KR20010059458A - 플러그 형성 방법 - Google Patents

플러그 형성 방법 Download PDF

Info

Publication number
KR20010059458A
KR20010059458A KR1019990066963A KR19990066963A KR20010059458A KR 20010059458 A KR20010059458 A KR 20010059458A KR 1019990066963 A KR1019990066963 A KR 1019990066963A KR 19990066963 A KR19990066963 A KR 19990066963A KR 20010059458 A KR20010059458 A KR 20010059458A
Authority
KR
South Korea
Prior art keywords
plug
layer
etching
conductive layer
gas
Prior art date
Application number
KR1019990066963A
Other languages
English (en)
Inventor
서일석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066963A priority Critical patent/KR20010059458A/ko
Publication of KR20010059458A publication Critical patent/KR20010059458A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 플러그(Plug) 형성용 다결정 실리콘층을 아이시피(Inductively Coupled Plasma:ICP) 방법으로 등방성 식각 공정을 사용하여 플러그층을 형성하므로 소자의 신뢰성, 경제성 및 수율을 향상시키기 위한 플러그 형성 방법에 관한 것이다.
본 발명의 플러그 형성 방법은 플러그 형성용 다결정 실리콘층을 ICP 방법으로 등방성 식각 공정을 사용하여 플러그층을 형성하므로, 층간 산화막 계면과 플러그층의 단차를 방지하여 전면을 평탄화하고 화학적인 식각이므로 여러 파라미터(Parameter)를 조절하여 상기 다결정 실리콘층과 층간 산화막의 식각 선택비를 1:1로 진행할 수 있으며 상기 다결정 실리콘층의 등방성 식각 공정 시 콘택홀 측벽 부위에 발생되는 다결정 실리콘의 잔류층을 제거하여 브리지(Bridge) 현상을 억제하므로 소자의 신뢰성 및 수율을 향상시키고 또한 시엠피(Chemical Mechanical Polishing:CMP) 장비, 티시피(Transformer Coupled Plasma:TCP) 장비 및 엠이알아이이(Magnetically Enhanced Reactive Ion Etcher:MERIE) 장비보다 저가의 장비로 공정을 진행하므로 반도체 제조 단가가 절감되어 소자의 경제성을 향상시키는 특징이 있다.

Description

플러그 형성 방법{Method for forming plug}
본 발명은 플러그(Plug) 형성 방법에 관한 것으로, 특히 아이시피(Inductively Coupled Plasma:ICP) 방법의 등방성 식각 공정으로 플러그층을 형성하여 소자의 신뢰성, 경제성 및 수율을 향상시키는 플러그 형성 방법에 관한 것이다.
도 1a와 도 1b는 종래 기술에 따른 플러그 형성 방법을 나타낸 공정 단면도이고, 도 2는 종래 기술에서 층간 산화막과 플러그층과의 발생된 단차를 나타낸 사진도이다.
종래 기술에 따른 플러그 형성 방법은 도 1a에서와 같이, 반도체 기판(11)상에 층간 산화막(12)과 감광막을 형성한다.
그리고, 상기 감광막을 콘택홀이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 층간 산화막(12)을 선택적으로 식각하여 콘택홀을 형성한 다음, 상기 감광막을 제거한다.
이어, 상기 콘택홀을 포함한 층간 산화막(12)상에 다결정 실리콘층(13a)을 형성한다.
도 1b에서와 같이, 상기 다결정 실리콘층(13a)을 시엠피(Chemical Mechanical Polishing:CMP) 방법, 티시피(Transformer Coupled Plasma:TCP) 방법 및 엠이알아이이(Magnetically Enhanced Reactive Ion Etcher:MERIE) 방법 중 하나의 방법으로 비등방성 식각 공정을 사용하여 플러그층(13)을 형성한다.
여기서, 상기 비등방성 식각 공정으로 플러그층(13)을 형성하기 때문에 도 2에서와 같이, 상기 층간 산화막(12)과 플러그층(13)과의 단차가 발생된다.
그러나 종래의 플러그 형성 방법은 플러그 형성용 다결정 실리콘층을 CMP 방법, TCP 방법 및 MERIE 방법 중 하나의 방법으로 비등방성 식각 공정을 사용하여 플러그층을 형성하므로 다음과 같은 문제점이 있었다.
첫째, CMP 방법으로 플러그층을 형성할 경우, 고가의 장비 구입과 유지비용이 들고 금속성 슬러지(Sludge) 사용으로 스크래치(Scratch)가 발생하여 소자의 수율을 저하시킨다.
둘째, TCP 방법 또는 MERIE 방법으로 플러그층을 형성할 경우, 상기 다결정 실리콘층과 층간 산화막과의 식각 선택비를 1:1로 식각할 수 없어 상기 층간 산화막과 플러그층과의 단차가 발생하고 또한 콘택홀 측면에 다결정 실리콘의 잔류층으로 브리지(Bridge) 현상이 발생하여 소자의 신뢰성을 저하시킨다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 플러그 형성용 다결정 실리콘층을 ICP 방법으로 등방성 식각 공정을 사용하여 플러그층을 형성하므로 소자의 신뢰성, 경제성 및 수율을 향상시키는 플러그 형성 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래 기술에 따른 플러그 형성 방법을 나타낸 공정 단면도
도 2는 종래 기술에서 층간 산화막과 플러그층과의 발생된 단차를 나타낸 사진도
도 3a와 도 3b는 본 발명의 실시 예에 따른 플러그 형성 방법을 나타낸 공정 단면도
도 4는 본 발명에서 층간 산화막과 플러그층과의 평탄한 형상을 나타낸 사진도
< 도면의 주요부분에 대한 부호의 설명 >
31: 반도체 기판 32: 층간 산화막
33a: 다결정 실리콘층 33: 플러그층
본 발명의 플러그 형성 방법은 기판상에 콘택홀을 갖는 층간 절연막을 형성하는 단계, 상기 구조 전면에 도전층을 형성하는 단계, 상기 도전층만을 등방성 식각 공정에 의해 선택 식각하는 제 1 식각단계 및 상기 도전층 및 층간 절연막의 선택비가 1:1이 되도록 CF4/O2가스를 사용하여 상기 도전층 및 층간 절연막을 식각하는 제 2 식각단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 플러그 형성 방법의 바람직한 실시 예를 첨부된도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a와 도 3b는 본 발명의 실시 예에 따른 플러그 형성 방법을 나타낸 공정 단면도이고, 도 4는 본 발명에서 층간 산화막과 플러그층과의 평탄한 형상을 나타낸 사진도이다.
본 발명의 실시 예에 따른 플러그 형성 방법은 도 3a에서와 같이, 반도체 기판(31)상에 층간 산화막(32)과 감광막을 형성한다.
그리고, 상기 감광막을 콘택홀이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 층간 산화막(32)을 선택적으로 식각하여 콘택홀을 형성한 다음, 상기 감광막을 제거한다.
이어, 상기 콘택홀을 포함한 층간 산화막(32)상에 다결정 실리콘층(33a)을 형성한다.
도 3b에서와 같이, 상기 다결정 실리콘층(33a)을 300 ∼ 900mT 압력, 400 ∼ 900mT 파워(Power) 및 10 ∼ 60℃ 온도하에 100 ∼ 600 SCCM의 CF4/100 ∼ 1000 SCCM의 O2가스를 사용한 ICP 방법으로 등방성 식각 공정을 사용하여 플러그층(33)을 형성한다.
여기서, 상기 다결정 실리콘층(33a)을 4000 ∼ 4600Å/MIN의 다결정 실리콘층(33a) 식각률로 상기 다결정 실리콘층(33a)만을 일정부분 제 1 식각한다.
그 후, 230 ∼ 830Å/MIN의 다결정 실리콘층(33a) 식각률로 그리고 500 ∼600Å/MIN의 층간 산화막(32) 식각률로 상기 층간 산화막(32)과 다결정 실리콘층(33a)의 식각 선택비를 1:1 비율로 하여 평탄화 목적으로 제 2 식각한다.
상기 다결정 실리콘층(33a)과 층간 산화막(32)과의 식각 선택비를 1:1 비율로 하기 위해 CF4가스 이외에 불소(F)가 포함된 가스를 사용하거나 O2가스 이외에 옥시젼(Oxygen)이 포함된 가스 또는 아르곤(Ar) 가스나 헬륨(He) 가스 등을 사용할 수 있다.
상기 다결정 실리콘층(33a) 식각률이 증가할수록 CF4/O2가스인 경우 상기 층간 산화막(32)과의 선택비는 증가하게 되므로 상기와 같이 다결정 실리콘층(33a)을 두 번 식각한다.
그리고, 상기 등방성 식각 공정으로 플러그층(33)을 형성하기 때문에 도 4에서와 같이, 상기 층간 산화막(32)과 플러그층(33)과의 단차 발생 없이 평탄한 형상을 갖는다.
본 발명의 플러그 형성 방법은 플러그 형성용 다결정 실리콘층을 ICP 방법으로 등방성 식각 공정을 사용하여 플러그층을 형성하므로, 층간 산화막 계면과 플러그층의 단차를 방지하여 전면을 평탄화하고 화학적인 식각이므로 여러 파라미터(Parameter)를 조절하여 상기 다결정 실리콘층과 층간 산화막의 식각 선택비를 1:1로 진행할 수 있으며 상기 다결정 실리콘층의 등방성 식각 공정 시 콘택홀 측벽 부위에 발생되는 다결정 실리콘의 잔류층을 제거하여 브리지 현상을 억제하므로 소자의 신뢰성 및 수율을 향상시키고 또한 CMP 장비, TCP 장비 및 MERIE 장비보다 저가의 장비로 공정을 진행하므로 반도체 제조 단가가 절감되어 소자의 경제성을 향상시키는 효과가 있다.

Claims (4)

  1. 기판상에 콘택홀을 갖는 층간 절연막을 형성하는 단계;
    상기 구조 전면에 도전층을 형성하는 단계;
    상기 도전층만을 등방성 식각 공정에 의해 선택 식각하는 제 1 식각단계;
    상기 도전층 및 층간 절연막의 선택비가 1:1이 되도록 CF4/O2가스를 사용하여 상기 도전층 및 층간 절연막을 식각하는 제 2 식각단계를 포함하여 이루어짐을 특징으로 하는 플러그 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 식각단계는 300 ∼ 900mT 압력, 400 ∼ 900mT 파워(Power) 및 10 ∼ 60℃ 온도하에 100 ∼ 600 SCCM의 CF4/100 ∼ 1000 SCCM의 O2가스를 사용한 ICP 방법에 의해 상기 층간 절연막과의 식각 선택비를 1:1 비율로 하여 식각함을 특징으로 하는 플러그 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 2 식각단계에서 CF4가스 이외에 불소(F)가 포함된 가스 그리고 O2가스 이외에 산소(O)가 포함된 가스를 사용한 ICP 방법에 의해 상기 층간 절연막과의 식각 선택비를 1:1 비율로 하여 식각함을 특징으로 하는 플러그 형성 방법.
  4. 제 2 항에 있어서,
    상기 제 2 식각단계에서 아르곤(Ar) 또는 헬륨(He) 가스를 사용한 ICP 방법에 의해 상기 층간 절연막과의 식각 선택비를 1:1 비율로 하여 식각함을 특징으로 하는 플러그 형성 방법.
KR1019990066963A 1999-12-30 1999-12-30 플러그 형성 방법 KR20010059458A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066963A KR20010059458A (ko) 1999-12-30 1999-12-30 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066963A KR20010059458A (ko) 1999-12-30 1999-12-30 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20010059458A true KR20010059458A (ko) 2001-07-06

Family

ID=19634094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066963A KR20010059458A (ko) 1999-12-30 1999-12-30 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20010059458A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055799A (ko) * 2001-12-27 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR100744673B1 (ko) * 2006-06-30 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 스토리지노드홀 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055799A (ko) * 2001-12-27 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR100744673B1 (ko) * 2006-06-30 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 스토리지노드홀 제조 방법

Similar Documents

Publication Publication Date Title
KR0179792B1 (ko) 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
US9054045B2 (en) Method for isotropic etching
TW408397B (en) Method for etching oxide film in plasma etching system
US20060231522A1 (en) Etch of silicon nitride selective to silicon and silicon dioxide useful during the formation of a semiconductor device
EP0820093A1 (en) Etching organic antireflective coating from a substrate
KR100643570B1 (ko) 반도체 소자 제조 방법
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
KR100295639B1 (ko) 플러그형성방법
KR20010059458A (ko) 플러그 형성 방법
KR100377174B1 (ko) 캐패시터의 제조 방법
KR101711647B1 (ko) 도전성 라인 사이의 유전 물질 제거 방법
US6133131A (en) Method of forming a gate spacer on a semiconductor wafer
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP3305270B2 (ja) 半導体装置の製造方法
JP3383939B2 (ja) ドライエッチング方法
KR100548564B1 (ko) 비트 라인 형성 방법
TW439218B (en) Via formation method for integrated circuit
KR100458085B1 (ko) 반도체장치제조방법
KR100259071B1 (ko) 반도체소자의 식각방법
KR20050073679A (ko) 반도체소자의 제조방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
KR20000042408A (ko) 콘택 저항을 줄이기 위한 반도체 소자의 콘택홀 형성방법
KR20040057080A (ko) 폴리머 프로세스를 이용한 ｓｔｉ 형성방법
KR19990027836A (ko) 반도체 장치의 비아홀 형성방법
KR20050004651A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination