KR101711647B1 - 도전성 라인 사이의 유전 물질 제거 방법 - Google Patents

도전성 라인 사이의 유전 물질 제거 방법 Download PDF

Info

Publication number
KR101711647B1
KR101711647B1 KR1020100026648A KR20100026648A KR101711647B1 KR 101711647 B1 KR101711647 B1 KR 101711647B1 KR 1020100026648 A KR1020100026648 A KR 1020100026648A KR 20100026648 A KR20100026648 A KR 20100026648A KR 101711647 B1 KR101711647 B1 KR 101711647B1
Authority
KR
South Korea
Prior art keywords
silicon oxide
carbon
doped silicon
layer
etching
Prior art date
Application number
KR1020100026648A
Other languages
English (en)
Other versions
KR20100108255A (ko
Inventor
마유미 블럭
로버트 씨 헤프티
스티븐 엠 시라드
겐지 다케시타
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20100108255A publication Critical patent/KR20100108255A/ko
Application granted granted Critical
Publication of KR101711647B1 publication Critical patent/KR101711647B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

금속 콘택들 사이의 탄소 도핑된 실리콘 산화물을 제거하는 방법이 제공된다. 탄소 도펀트를 제거함으로써, 탄소 도핑된 실리콘 산화물의 층이 실리콘 산화물의 층으로 변환된다. 변환된 실리콘 산화물의 층은 탄소 도핑된 실리콘 산화물 및 금속 콘택에 대해 선택적으로 습식 에칭되는데, 이는 금속 콘택들 사이에 리세스를 형성한다.

Description

도전성 라인 사이의 유전 물질 제거 방법{METHOD FOR DIELECTRIC MATERIAL REMOVAL BETWEEN CONDUCTIVE LINES}
본 발명은 반도체 디바이스 형성에 관한 것이다. 더 상세하게는, 본 발명은 도전성 라인들 사이에서 유전 물질을 제거하는 것에 관한 것이다.
반도체 웨이퍼 프로세싱 중에, 때때로 금속 라인들 사이의 유전 물질을 제거하는 것이 바람직하다. 유전 물질은 OSG (organosilicate glass), Applied Materials의 Black Diamond, ASM International N.V의 Aurora, 및 Novellus Systems의 Coral과 같은 탄소 도핑된 실리콘 산화물일 수도 있다. 탄소 도핑은 커패시턴스 또는 유전율 (k) 을 낮춘다. 더 낮은 커패시턴스 유전체는 제거된 탄소 도핑된 실리콘 산화물을 대체하는데 이용되어, 커패시턴스를 더욱 감소시킬 수도 있다.
본 발명의 목적에 따라 전술한 바를 달성하기 위해, 일 실시형태에서, 금속 콘택들 사이의 탄소 도핑된 실리콘 산화물을 제거하는 방법이 제공된다. 탄소 도펀트를 제거함으로써, 탄소 도핑된 실리콘 산화물의 층이 실리콘 산화물의 층으로 변환된다. 변환된 실리콘 산화물의 층은 탄소 도핑된 실리콘 산화물 및 금속 콘택에 대해 선택적으로 습식 에칭되는데, 이는 금속 콘택들 사이에 리세스를 형성한다.
본 발명의 다른 구현예에서, 금속 콘택들 사이의 탄소 도핑된 실리콘 산화물을 제거하는 방법이 제공된다. 탄소 도펀트를 제거함으로써, 탄소 도핑된 실리콘 산화물의 층이 실리콘 산화물의 층으로 변환된다. 변환된 실리콘 산화물의 층은 플루오르화 수소를 포함하는 에천트를 이용하여 탄소 도핑된 실리콘 산화물에 대해 선택적으로 습식 에칭되는데, 이는 적어도 1 의 애스펙트비로 금속 콘택들 사이에 리세스를 형성하고, 여기서 금속 콘택은 습식 에칭에 노출된다. 탄소 도핑된 실리콘 산화물은 습식 에칭 후에 마스크로서 금속 콘택을 이용하여 건식 에칭되어, 리세스를 피처로 형성한다.
본 발명의 이들 특징 및 다른 특징은 다음의 도면과 관련하여 본 발명의 상세한 설명에서 이하 더욱 상세히 설명될 것이다.
본 발명은, 동일한 참조부호가 유사한 엘리먼트를 지칭하는 첨부 도면에서 제한적이 아닌 예시적으로 설명된다.
도 1 은 본 발명의 일 실시형태의 하이 레벨 흐름도이다.
도 2a 내지 도 2d 는 본 발명의 일 실시형태에 따라 프로세싱된 스택의 개략도이다.
본 발명은 이하 첨부 도면에서 설명된 바와 같이 수개의 바람직한 실시형태를 참조하여 상세히 설명될 것이다. 다음의 설명에서, 수많은 구체적 세부사항은 본 발명의 완벽한 이해를 제공하기 위해 개시된다. 그러나, 당업자에게는 본 발명이 이들 구체적 세부사항의 일부 또는 전부 없이 실시될 수도 있다는 것이 명백할 것이다. 다른 예에서, 공지된 프로세스 단계 및/또는 구조는 본 발명을 불필요하게 모호하게 하지 않기 위해 상세히 설명되지 않았다.
이해를 용이하게 하기 위해, 도 1 은 금속 콘택들 사이의 탄소 도핑된 실리콘 산화물을 제거하는 본 발명의 일 실시형태에 이용되는 프로세스의 하이 레벨 흐름도이다. 탄소 도핑된 실리콘 산화물의 층은 탄소 도펀트를 제거함으로써 실리콘 산화물로 변환된다 (단계 104). 변환된 실리콘 산화물의 층을 에칭하도록 습식 에칭이 제공되는데, 이는 금속 콘택들 사이에 리세스를 형성한다 (단계 108).
옵션인 추가 단계가 수행될 수도 있다. 하나의 옵션 단계는 적어도 하나의 추가 시간에 상기의 단계를 반복 (단계 112) 하는 것이다.
다른 추가 옵션 단계는 마스크로서 금속 콘택을 이용하여 탄소 도핑된 실리콘 산화물 층의 후속하는 건식 에칭을 수행하는 것이다 (단계 116). 후속 단계는 탄소 도핑된 실리콘 산화물보다 더 낮은 커패시턴스를 갖는 유전 물질로 리세스를 충진하는 것일 수도 있다.
실시예
본 발명의 실시예의 이해를 용이하게 하게 위해, 도 2a 내지 도 2d 는 본 발명의 일 실시형태에 따라 프로세싱된 스택 (200) 의 일부의 개략적 단면도이다. 도 2a 는 웨이퍼 또는 어떤 다른 층일 수도 있는 기판 (210) 을 갖는 스택 (200) 의 개략적 단면도이며, 이 기판 위에 탄소 도핑된 실리콘 산화물의 ILD (interlayer dielectric)(220) 가 제공된다. 이 실시예에서, 탄소 도핑된 실리콘 산화물은 OSG (organosilicate glass) 이다. 다른 실시형태에서, 탄소 도핑된 실리콘 산화물은 Applied Materials의 Black Diamond, ASM International N.V.의 Aurora, 및 Novellus Systems의 Coral일 수도 있다. 탄소 도핑은 실리콘 산화물의 커패시턴스를 낮춘다. 탄소 도핑된 실리콘 산화물을 다공성으로 만드는 것과 같은 추가 특징이 ILD 의 커패시턴스를 더욱 낮추는데 이용될 수도 있다. 금속 콘택 (230) 은 ILD (220) 로 형성된다. 이 실시형태에서, 금속 콘택은 구리 라인이다. 이 실시형태에서, 구리 라인은 접착 또는 배리어 층 (240) 을 가진다. 예를 들어, 탄탈/탄탈 질화물의 배리어 층 (240) 이 구리 라인 (230) 둘레에 형성된다.
ILD 의 층은 변환된 층에서 대부분의 탄소 도펀트를 제거함으로써 실리콘 산화물로 변환된다 (단계 104). 대부분의 탄소 도펀트가 변환된 실리콘 산화물 층으로부터 제거되더라도, 변환된 실리콘 산화물 층은 다른 도펀트를 가질 수도 있다. 바람직하게는, 거의 모든 탄소 도펀트가 변환된 층으로부터 제거된다. 더 바람직하게는, 거의 모든 다른 도펀트가 변환된 실리콘 산화물 층으로부터 제거된다.
일 실시형태에서, 무산소 플라즈마가 탄소 도핑된 실리콘 산화물을 변환하는데 이용된다. 이 실시예에서, 무산소 플라즈마에 대한 레시피는 가스 소스로부터 플라즈마 프로세싱 챔버로 600 sccm H2 의 흐름을 제공한다. 챔버 압력은 120 mTorr 에서 유지된다. 60 MHz 의 무선 주파수 (RF) 전력이 600 와트의 전력으로 상부 전극으로 제공되며, 이는 80 ℃ 의 온도에서 유지된다. 기판은 하부 전극 상에서 지지되며, 이는 20 ℃ 의 온도에서 유지된다. 이 프로세스는 30 초 동안 유지된다. 27 MHz 미만, 더 바람직하게는 2 MHz 미만과 같이, 낮은 주파수에서 또는 하부 전극에 대한 DC 바이어스로 어떤 전력도 제공되지 않으므로, 이 프로세스는 이제 바이어스 전력을 가져서, 제로 바이어스 프로세스로 만든다. 도 2b 는 변환된 실리콘 산화물 층 (244) 을 도시한다. 일 실시형태에서, ILD 의 층을 실리콘 산화물로 변환하여 변환된 실리콘 산화물의 층 (244) 을 형성하는데 논-에칭 무산소 플라즈마가 이용된다.
바람직한 실시형태에서, 변환된 실리콘 산화물 층 (244) 은 균일한 두께를 가진다. 더 바람직하게는, 변환된 실리콘 산화물 층 (244) 은 제어된 균일한 두께를 가진다. 명세서 및 청구범위에서, 균일한 두께는 10% 미만의 편차를 갖는 두께로 정의된다. 명세서 및 청구범위에서, 제어된 균일한 두께는 실제 깊이의 20% 정확도로 제어될 수도 있는 균일한 두께로 정의된다.
다른 실시형태에서, UV 노광을 제공하여 제어된 균일한 변환된 실리콘 산화물 층을 제공하는데 UV 램프가 이용된다. 다른 실시형태에서, 다운스트림 마이크로웨이브 스트립퍼가 변환된 실리콘 산화물 층을 제공하는데 이용된다. 다운스트림 마이크로웨이브 스트립퍼는 수소 라디칼과 같은 중성 라디칼을 제공한다. 다른 실시형태에서, ICP (inductive capacitive plasma) 챔버를 이용하는 ICP 프로세스가 변환된 실리콘 산화물 층을 제공하는데 이용된다. 바람직하게는, 이러한 변환 프로세스는 ILD 층을 에칭하지 않는다. 더 바람직하게는, 이러한 변환 프로세스는 제로 바이어스를 이용하여, ILD 층의 에칭을 방지한다.
이들 실시예에서, 구리가 변환 프로세스에 노출된다. 변환된 실리콘 산화물 층 (244) 아래의 ILD (220) 의 일부는 변환되지 않은 채로 남겨진다는 것을 알아야 한다.
습식 에칭이 변환된 실리콘 산화물의 층을 제거하는데 이용된다 (단계 108). 플루오르화 수소 기반 습식 에칭이 본 발명의 일 실시형태에서 이용될 수도 있다. 변환된 층을 습식 에칭하는 레시피의 일 실시예는 60 초 동안 100:1 DI-HF 액체에 샘플을 디핑함으로써 수행된다. 바람직하게는, 습식 에칭은 금속 콘택을 손상시키지 않고 탄소 도핑된 실리콘 산화물에 대해 변환된 실리콘 산화물을 선택적으로 에칭한다.
도 2c 는 습식 에칭 이후의 스택 (200) 을 도시한다. 이 실시형태에서, 변환된 실리콘 산화물의 층이 제거된 반면, ILD 의 변환되지 않은 부분은 에칭되지 않은 채로 남아있다. 구리 콘택 (230) 과 배리어 층 (240) 양자는 습식 에칭 중에 노출된다. 변환된 층의 제거는 금속 라인일 수도 있는 금속 콘택 사이에 피처 (248) 를 형성한다. 이 실시형태에서, 피처 (248) 의 깊이 (252) 가 피처 (248) 의 폭 (256) 보다 크므로, 이들 피처 (248) 는 1 보다 큰 애스펙트비 (깊이 대 폭의 비율) 를 가진다. 이 실시예에서, 변환이 제어되고 균일하기 때문에, 피처의 깊이는 제어되고 균일하다. 이는, 구리 콘택 또는 배리어 층을 손상시키지 않는 습식 에칭을 이용하여, 실리콘 산화물 층으로의 탄소 도핑된 실리콘 산화물의 변환의 제어되고 균일한 두께가 ILD 의 제어되고 균일한 층의 습식 에칭 제거를 허용하기 때문이다.
옵션인 후속 단계는 스택을 더욱 프로세싱하도록 제공될 수도 있다. 일 실시예에서, 변환 단계 및 습식 에칭 단계는 1 회 이상 주기적으로 반복되어 균일하거 제어된 방식으로 ILD 를 더욱 에칭한다.
다른 실시형태에서, 플라즈마 에칭 프로세스가 금속 콘택을 마스크로서 이용하여 ILD 를 더욱 에칭하는데 이용된다. 플라즈마 에칭의 일 실시형태에서, 증착 층은 에칭 프로세스 중에 피처의 하부에 대해 콘택의 상부 위에 선택적으로 형성되어, 금속 콘택을 선택적으로 보호한다. 일 실시형태에서, 증착 및 에칭은 단일 단계에서 수행된다. 다른 실시형태에서, 증착과 에칭의 복수의 주기적 교호 단계가 제공된다. 더욱 상세한 실시예에서, 증착 단계는 에칭 단계와 상이한 가스 화학 작용을 가져서, 증착 단계와 에칭 단계 사이에서 가스가 조정된다. 본 발명의 일 실시형태에서, 피처의 하부에 대한 금속 콘택의 상부 상의 선택적인 증착은, 습식 에칭에 의해 형성된 피처의 애스펙트비 (피처의 폭에 대한 피처의 깊이의 비율) 가 1 보다 큰 경우에 더욱 선택적이다. 따라서, 이 실시형태에서, 건식 에칭 이전에 변환 및 습식 에칭을 제공하는 이득 중 하나는 1 보다 큰 애스펙트비의 피처를 제공하여 건식 에칭이 더욱 선택적이게 한다는 것이다.
이러한 선택적 플라즈마 에칭의 실시예는 4 주기를 제공하는데, 여기서 각 주기는 3 초의 증착과 7 초의 에칭을 포함한다. 증착은 약 85 mTorr 의 챔버 압력을 제공한다. 350 sccm CH3F, 175 sccm N2, 및 500 sccm Ar 의 가스 흐름이 가스 소스로부터 플라즈마 챔버로 제공된다. 60 MHz RF 전력이 300 와트에서 제공된다. 에칭은 약 30 mTorr 의 챔버 압력을 제공한다. 130 sccm CF4 의 가스 흐름이 챔버에 제공된다. 60 MHz RF 전력이 300 와트에서 제공된다. 4 주기가 완료된 후에, 일련의 15 주기가 제공되는데, 여기서 각 주기는 2 초의 CF4 와 H2 프로세스 및 그 다음의 3 초의 CO2 프로세스를 포함한다. CF4 와 H2 프로세스는 75 mTorr 의 챔버 압력을 제공한다. 27 MHz RF 전력이 1000 와트에서 제공된다. 300 sccm Ar, 30 sccm N2, 60 sccm CF4, 및 70 sccm H2 의 가스 흐름이 챔버에 제공된다. CO2 프로세스는 70 mTorr 의 챔버 압력을 제공한다. 27 MHz RF 전력이 300 와트에서 제공된다. 300 sccm CO2 의 가스 흐름이 챔버에 제공된다. 도 2d 는 ILD 층 (220) 이 더욱 에칭된 후의 스택을 도시한다.
추가 프로세싱 단계는 더 낮은 커패시턴스 유전체로 피처를 충진할 수도 있거나 공기 또는 진공 갭으로서 피처를 이용할 수도 있다. 본 발명은 탄소 도핑된 실리콘 산화물의 저유전율 (low-k) 유전체 ILD 에 의해 지지되는 금속 콘택을 제공하는데, 저유전율 유전체가 금속 콘택들 사이에 위치되어, 더욱 감소된 커패시턴스를 제공한다. 저유전율 유전체의 일 실시예는 3.0 미만의 k 값을 가질 것이다. 보다 저유전율 유전체의 일 실시예는 2.5 미만의 k 값을 가질 것이다. 변환 및 습식 에칭 프로세스가 금속 콘택에 대한 손상을 낮추므로, 이러한 결과적인 구조는 금속 콘택에 대한 보다 적은 손상을 가진다. 탄소를 제거하지 않고, 탄소 도핑된 실리콘 산화물을 습식 에칭하는 것이 더욱 어려울 것이다. 탄소 도핑된 실리콘 산화물의 존재는 나머지 ILD 가 저유전율을 갖게 한다. 이 프로세스는 또한 자기 마스크를 제공함으로써 언더컷팅을 감소시킨다.
다른 실시형태에서, 금속 콘택 또는 배리어 층은 코발트 또는 알루미늄을 포함할 수도 있다.
본 발명은 수개의 바람직한 실시형태의 관점에서 설명되었지만, 본 발명의 범위 내에 있는 변경, 치환, 변형, 및 다양한 대체 균등물이 있다. 또한, 본 발명의 방법 및 장치를 구현하는 많은 다른 방법이 있다는 것을 알아야 한다. 따라서, 다음의 첨부된 청구항은 본 발명의 진정한 사상 및 범위 내에 있는 이러한 모든 변경, 치환, 및 다양한 대체 균등물을 포함하는 것으로 해석되도록 의도된다.

Claims (19)

  1. 금속 콘택들 사이의 탄소 도핑된 실리콘 산화물을 제거하는 방법으로서,
    (a) 탄소 도펀트를 제거함으로써 상기 탄소 도핑된 실리콘 산화물의 층을 실리콘 산화물의 층으로 변환하는 단계;
    (b) 상기 탄소 도핑된 실리콘 산화물 및 상기 금속 콘택들에 대해서 상기 변환된 실리콘 산화물의 층을 선택적으로 습식 에칭하는 단계로서, 상기 습식 에칭하는 단계는 상기 금속 콘택들 사이에 리세스들을 형성하는, 상기 습식 에칭하는 단계;
    (c) 상기 리세스들을 피처들로 형성하도록, 상기 습식 에칭하는 단계 후에 마스크로서 상기 금속 콘택들을 이용하여 상기 탄소 도핑된 실리콘 산화물을 건식 에칭하는 단계; 및
    (d) 상기 금속 콘택들 사이의 상기 피처들을 공기 또는 진공 갭들로 형성하는 단계를 포함하고,
    상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계는 무산소 프로세스인, 탄소 도핑된 실리콘 산화물 제거 방법.
  2. 제 1 항에 있어서,
    상기 금속 콘택은 상기 습식 에칭하는 단계에 노출되는, 탄소 도핑된 실리콘 산화물 제거 방법.
  3. 제 2 항에 있어서,
    상기 습식 에칭하는 단계 후에 마스크로서 상기 금속 콘택들을 이용하여 상기 탄소 도핑된 실리콘 산화물을 건식 에칭하는 단계를 더 포함하는, 탄소 도핑된 실리콘 산화물 제거 방법.
  4. 제 3 항에 있어서,
    상기 습식 에칭하는 단계는 적어도 1 의 애스펙트비(aspect-ratio)를 갖는 피처들을 형성하는, 탄소 도핑된 실리콘 산화물 제거 방법.
  5. 제 4 항에 있어서,
    상기 습식 에칭하는 단계는 플루오르화 수소를 포함하는 에천트를 이용하는, 탄소 도핑된 실리콘 산화물 제거 방법.
  6. 제 5 항에 있어서,
    상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계는 상기 탄소 도핑된 실리콘 산화물을 제로 바이어스 프로세스에 노출하는 단계를 포함하는, 탄소 도핑된 실리콘 산화물 제거 방법.
  7. 제 6 항에 있어서,
    상기 제로 바이어스 프로세스는 논에칭(non-etching)이고, UV 노광 프로세스, 다운스트림 마이크로웨이브 스트립퍼(stripper) 프로세스, 플라즈마 노출 프로세스, 또는 ICP 플라즈마 프로세스 중 적어도 하나인, 탄소 도핑된 실리콘 산화물 제거 방법.
  8. 제 7 항에 있어서,
    상기 금속 콘택들은 배리어 층을 갖는 구리 함유 콘택들이고,
    상기 구리 함유 콘택들은 상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계 및 상기 습식 에칭하는 단계에 노출되고,
    상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계는 무산소 프로세스인, 탄소 도핑된 실리콘 산화물 제거 방법.
  9. 제 8 항에 있어서,
    상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계는, 상기 탄소 도핑된 실리콘 산화물의 일부는 변환되지 않고 변환된 상기 탄소 도핑된 실리콘 산화물 아래에 놓이도록, 제어되는 깊이까지 상기 탄소 도핑된 실리콘 산화물을 변환하는, 탄소 도핑된 실리콘 산화물 제거 방법.
  10. 제 9 항에 있어서,
    상기 금속 콘택들은 금속 라인들을 형성하는, 탄소 도핑된 실리콘 산화물 제거 방법.
  11. 제 1 항에 있어서,
    상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계는, 상기 탄소 도핑된 실리콘 산화물의 일부는 변환되지 않고 변환된 상기 탄소 도핑된 실리콘 산화물 아래에 놓이도록, 제어되는 깊이까지 상기 탄소 도핑된 실리콘 산화물을 변환하며,
    상기 단계 (a) 및 상기 단계 (b) 는 주기적으로 복수 회 반복되는, 탄소 도핑된 실리콘 산화물 제거 방법.
  12. 제 1 항에 있어서,
    상기 습식 에칭하는 단계는 플루오르화 수소를 포함하는 에천트를 이용하는, 탄소 도핑된 실리콘 산화물 제거 방법.
  13. 제 1 항에 있어서,
    상기 탄소 도핑된 실리콘 산화물 층을 변환하는 단계는 상기 탄소 도핑된 실리콘 산화물을 제로 바이어스 프로세스에 노출하는 단계를 포함하는, 탄소 도핑된 실리콘 산화물 제거 방법.
  14. 제 13 항에 있어서,
    상기 제로 바이어스 프로세스는 논에칭이고, UV 노광 프로세스, 다운스트림 마이크로웨이브 스트립퍼 프로세스, 플라즈마 노출 프로세스, 또는 ICP 플라즈마 프로세스 중 적어도 하나인, 탄소 도핑된 실리콘 산화물 제거 방법.
  15. 제 1 항에 있어서,
    상기 금속 콘택들은 배리어 층을 갖는 구리 함유 콘택들이고,
    상기 구리 함유 콘택들은 상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계 및 상기 습식 에칭하는 단계에 노출된, 탄소 도핑된 실리콘 산화물 제거 방법.
  16. 삭제
  17. 금속 콘택들 사이의 탄소 도핑된 실리콘 산화물을 제거하는 방법으로서,
    (a) 탄소 도펀트를 제거함으로써 상기 탄소 도핑된 실리콘 산화물의 층을 실리콘 산화물의 층으로 변환하는 단계;
    (b) 상기 탄소 도핑된 실리콘 산화물 및 상기 금속 콘택들에 대해서 상기 변환된 실리콘 산화물의 층을 선택적으로 습식 에칭하는 단계로서, 상기 습식 에칭하는 단계는 상기 금속 콘택들 사이에 리세스들을 형성하는, 상기 습식 에칭하는 단계;
    (c) 상기 리세스들을 피처들로 형성하도록, 상기 습식 에칭하는 단계 후에 마스크로서 상기 금속 콘택들을 이용하여 상기 탄소 도핑된 실리콘 산화물을 건식 에칭하는 단계; 및
    (d) 상기 탄소 도핑된 실리콘 산화물에 대한 k 값보다 더 낮은 k 값을 갖는 유전 물질로 상기 금속 콘택들 사이의 상기 피처들을 충진하는 단계를 포함하고,
    상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계는 무산소 프로세스인, 탄소 도핑된 실리콘 산화물 제거 방법.
  18. 금속 콘택들 사이의 탄소 도핑된 실리콘 산화물을 제거하는 방법으로서,
    (a) 탄소 도펀트를 제거함으로써 상기 탄소 도핑된 실리콘 산화물의 층을 실리콘 산화물의 층으로 변환하는 단계;
    (b) 플루오르화 수소를 포함하는 에천트를 이용하여, 상기 탄소 도핑된 실리콘 산화물에 대해 상기 변환된 실리콘 산화물의 층을 선택적으로 습식 에칭하는 단계로서, 상기 습식 에칭하는 단계는 적어도 1의 애스펙트비를 갖는 리세스들을 상기 금속 콘택들 사이에 형성하며, 상기 금속 콘택들은 상기 습식 에칭하는 단계에 노출되는, 상기 습식 에칭하는 단계;
    (c) 상기 리세스들을 피처들로 형성하도록, 상기 습식 에칭하는 단계 후에 마스크로서 상기 금속 콘택들을 이용하여 상기 탄소 도핑된 실리콘 산화물을 건식 에칭하는 단계;
    (d) 상기 탄소 도핑된 실리콘 산화물에 대한 k 값보다 더 낮은 k 값을 갖는 유전 물질로 상기 금속 콘택들 사이의 상기 피처들을 충진하는 단계를 포함하고,
    상기 탄소 도핑된 실리콘 산화물의 층을 변환하는 단계는 무산소 프로세스인, 탄소 도핑된 실리콘 산화물 제거 방법.
  19. 삭제
KR1020100026648A 2009-03-27 2010-03-25 도전성 라인 사이의 유전 물질 제거 방법 KR101711647B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/413,159 2009-03-27
US12/413,159 US8114780B2 (en) 2009-03-27 2009-03-27 Method for dielectric material removal between conductive lines

Publications (2)

Publication Number Publication Date
KR20100108255A KR20100108255A (ko) 2010-10-06
KR101711647B1 true KR101711647B1 (ko) 2017-03-02

Family

ID=42784807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100026648A KR101711647B1 (ko) 2009-03-27 2010-03-25 도전성 라인 사이의 유전 물질 제거 방법

Country Status (4)

Country Link
US (1) US8114780B2 (ko)
KR (1) KR101711647B1 (ko)
CN (1) CN101853807B (ko)
TW (1) TWI489541B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170330B2 (en) * 2014-12-09 2019-01-01 Globalfoundries Inc. Method for recessing a carbon-doped layer of a semiconductor structure
US11744069B2 (en) * 2020-08-27 2023-08-29 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025273A (en) 1998-04-06 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
KR100792394B1 (ko) * 2005-09-28 2008-01-09 주식회사 하이닉스반도체 반도체 소자 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483651C (zh) * 1992-08-27 2009-04-29 株式会社半导体能源研究所 半导体器件的制造方法
US6472306B1 (en) * 2000-09-05 2002-10-29 Industrial Technology Research Institute Method of forming a dual damascene opening using CVD Low-K material and spin-on-polymer
US6951823B2 (en) * 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process
US7041230B2 (en) * 2003-01-21 2006-05-09 Lam Research Corporation Method for selectively etching organosilicate glass with respect to a doped silicon carbide
US20050124151A1 (en) * 2003-12-04 2005-06-09 Taiwan Semiconductor Manufacturing Co. Novel method to deposit carbon doped SiO2 films with improved film quality
US7081393B2 (en) * 2004-05-20 2006-07-25 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
KR101128705B1 (ko) * 2005-04-30 2012-03-23 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US7358182B2 (en) * 2005-12-22 2008-04-15 International Business Machines Corporation Method of forming an interconnect structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025273A (en) 1998-04-06 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
KR100792394B1 (ko) * 2005-09-28 2008-01-09 주식회사 하이닉스반도체 반도체 소자 제조 방법

Also Published As

Publication number Publication date
TWI489541B (zh) 2015-06-21
KR20100108255A (ko) 2010-10-06
CN101853807A (zh) 2010-10-06
TW201044455A (en) 2010-12-16
US20100248485A1 (en) 2010-09-30
CN101853807B (zh) 2014-03-12
US8114780B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
JP5273482B2 (ja) 半導体処理のための方法
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
KR102494959B1 (ko) 플라즈마 에칭 방법
JP2010503207A5 (ko)
KR100255405B1 (ko) 드라이에칭방법
US10658194B2 (en) Silicon-based deposition for semiconductor processing
KR102547222B1 (ko) 드라이 에칭 방법
CN100468690C (zh) 高深宽比自对准接触刻蚀中减低接触电阻的方法
CN101764081B (zh) 连接孔的制造方法
KR101711647B1 (ko) 도전성 라인 사이의 유전 물질 제거 방법
WO2020195559A1 (ja) ドライエッチング方法及び半導体デバイスの製造方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
KR100549204B1 (ko) 실리콘 이방성 식각 방법
JP2687787B2 (ja) ドライエッチング方法
JP5642427B2 (ja) プラズマ処理方法
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
KR20170020231A (ko) 섀도우 트림 라인 에지 거칠기 감소
KR102535484B1 (ko) 유기 층 에칭시 수직 프로파일들을 생성하기 위한 방법
US10224414B2 (en) Method for providing a low-k spacer
CN101826460B (zh) 半导体元器件的干蚀刻方法
KR20140105567A (ko) 실리콘 온 인슐레이터 에칭
JP4778715B2 (ja) 半導体の製造方法
KR0168208B1 (ko) 다중합체 제거방법
WO1999021221A1 (en) Methods of forming conductive components and conductive lines
KR100576438B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200214

Year of fee payment: 4