CN100468690C - 高深宽比自对准接触刻蚀中减低接触电阻的方法 - Google Patents

高深宽比自对准接触刻蚀中减低接触电阻的方法 Download PDF

Info

Publication number
CN100468690C
CN100468690C CNB2006100287774A CN200610028777A CN100468690C CN 100468690 C CN100468690 C CN 100468690C CN B2006100287774 A CNB2006100287774 A CN B2006100287774A CN 200610028777 A CN200610028777 A CN 200610028777A CN 100468690 C CN100468690 C CN 100468690C
Authority
CN
China
Prior art keywords
etching
contact hole
fluorocarbons
ratio
fluorine carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100287774A
Other languages
English (en)
Other versions
CN101106100A (zh
Inventor
黄光瑜
李先林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100287774A priority Critical patent/CN100468690C/zh
Publication of CN101106100A publication Critical patent/CN101106100A/zh
Application granted granted Critical
Publication of CN100468690C publication Critical patent/CN100468690C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种在高深宽比自对准接触刻蚀中减低接触电阻的方法,该方法包括以下步骤:a)利用包含低氟碳比的氟碳化合物的第一刻蚀气体,对半导体器件结构进行自对准刻蚀,形成接触孔;b)对所形成的接触孔进行刻蚀后清洗;和c)利用包含高氟碳比的氟碳化合物的第二刻蚀气体,对所述接触孔进行第二次轻微刻蚀,除去接触孔底部残留的聚合物膜。该方法的优点在于防止接触孔的接触电阻升高,从而提高半导体器件性能的稳定性并且增大自对准接触工艺的加工窗口和加工能力。

Description

高深宽比自对准接触刻蚀中减低接触电阻的方法
技术领域
本发明涉及一种用于形成半导体器件接触的方法,具体而言,涉及一种在高深宽比自对准接触(SAC)刻蚀中减小接触电阻的方法,其中在传统的自对准刻蚀步骤之后增加一个自对准轻微刻蚀步骤,以移除接触孔底部沉积的聚合物层,从而降低接触孔的接触电阻,由此增大自对准接触工艺的加工窗口和加工能力,并且改善半导体器件性能的稳定性和可靠性。
背景技术
随着器件尺寸不断缩小,自对准接触刻蚀中由于特征尺寸缩小和高深宽比所引起的介质刻蚀问题越来越严重,这往往导致刻蚀工艺窗口减小的问题。
众所周知,在自对准接触刻蚀中重要的是在完全刻蚀接触孔底部的同时,不能损坏栅极侧壁上的绝缘隔离层的肩部。因为,一旦损坏就会暴露出栅极导电层,结果可能会在随后的工序中引起短路。
然而,如果使用刻蚀速率很快的高氟碳比的氟碳化合物如CF4、C2F6、C3F8等作为刻蚀气体来进行SAC刻蚀加工,则往往由于接触孔的高深宽比导致上述两方面的要求难以同时满足。
因此,近年来在高深宽比自对准接触刻蚀中,倾向于使用低氟碳比的氟碳化合物作为替代的刻蚀气体,此类的氟碳化合物例如可以是C4F8、C4F6、C5F8等。采用上述低氟碳比的氟碳化合物的原因是其氟碳比较低有利于提高刻蚀选择性,因而在SAC刻蚀中能够有效保护栅极侧壁的肩部不受损伤,同时也能很好地刻蚀高深宽比接触孔的底部。
中国专利CN200410104925.7公开了一种利用C5F8作为主要刻蚀气体,分两步进行自对准刻蚀的方法。该方法可以完全刻蚀接触孔底部的绝缘膜,从而使半导体器件性能稳定。
但是,使用上述低氟碳比的氟碳化合物(例如C5F8)的缺点在于其在刻蚀过程中会在接触孔的侧壁和底部产生高度交联和绝缘的沉积聚合物膜,这些聚合物膜甚至在经过刻蚀后清洗步骤之后还会部分残留在接触孔底部。因此,导致在接触孔底部的接触电阻Rc明显上升,使得半导体器件的性能不稳定以及加工窗口变小。
发明内容
本发明的技术方案的目的在于克服现有技术中存在的沉积聚合物膜残留的缺陷。
本发明提供一种在高深宽比自对准接触刻蚀中减小接触电阻的方法,该方法包括以下步骤:a)利用包含低氟碳比的氟碳化合物的第一刻蚀气体,对半导体器件结构进行自对准刻蚀,形成接触孔;b)对所形成的接触孔进行刻蚀后清洗;c)利用包含高氟碳比的氟碳化合物的第二刻蚀气体,对所述接触孔结构进行第二次轻微刻蚀,除去接触孔底部残留的聚合物膜。
在本发明的优选实施方案中,步骤a)中的低氟碳比的氟碳化合物包括C4F8、C4F6、C5F8等;其中所形成的接触孔具有大于或等于8的深宽比。
在步骤a)中的自对准刻蚀步骤中,调整所述自对准刻蚀步骤的刻蚀条件,使得所述刻蚀步骤不损伤所述半导体器件结构中栅极侧壁的肩部,从而不暴露所述栅极导电层。
步骤b)的刻蚀后清洗完成后,在所述接触孔底部还残留有聚合物膜。
在步骤b)的刻蚀后清洗中,采用的清洗液是稀HF水溶液,其体积比为H2O/HF=(30~200)/(2~10),清洗时间为10~30分钟。
步骤c)的第二次轻微刻蚀所使用的第二刻蚀气体包括高氟碳比的氟碳化合物如CF4、C2F6、C3F8等、惰性气体如氮气、氩气等和氧气。
步骤c)的刻蚀条件包括:第二刻蚀气体中各组分流量分别为高氟碳比的氟碳化合物:3~200sccm、O2:10~400sccm、Ar:0~100sccm或N2:0~50sccm,射频功率为300~1500W、压力为5~400mTorr和温度为40~80℃。
在本发明的一个实施方案中,通过步骤c)的第二次轻微刻蚀在所述接触孔的底部移除厚度为的聚合物膜。
在本发明的优选实施方案中,步骤a)和c)中的刻蚀步骤均采用反应性等离子体刻蚀方法。
本发明还提供具有根据本发明的方法形成的所述接触孔的半导体器件。与根据现有技术制造的半导体器件相比,该半导体器件的接触电阻明显减小,并且稳定性和可靠性得到提高。
本发明的优点在于1)保持了现有自对准刻蚀过程中利用低氟碳比的氟碳化合物保护半导体器件结构的栅极侧壁的肩部不受损伤的优点;2)通过增加一步轻微刻蚀步骤,有效移除接触孔底部的聚合物膜,防止接触孔的接触电阻升高,提高半导体器件性能的稳定性;3)增大自对准接触工艺的加工窗口和加工能力。
附图说明
下文中将参照附图对本发明的上述优点和特征进一步进行说明。
图1a~1f示出根据本发明的自对准接触刻蚀方法的各个步骤,其中:
图1a为进行传统自对准刻蚀后的半导体器件的TEM图;
图1b为除去光刻胶掩模层后的半导体器件的TEM图;
图1c为经过根据本发明的刻蚀后清洗之后的半导体器件的TEM图;
图1d为根据本发明刻蚀后清洗之后的半导体器件的接触孔底部的放大TEM图;
图1e为进行根据本发明的第二次轻微刻蚀之后的半导体器件的TEM图;和
图1f为进行根据本发明的第二次轻微刻蚀之后的半导体器件的接触孔底部的放大TEM图。
图2示出根据本发明制造的半导体晶片的晶片验收测试(WAT)数据。
具体实施方式
以下参照附图对本发明作进一步的说明。
参考图1,如图1a所示,利用含有低氟碳比气体如C4F8的第一刻蚀气体,在60℃的温度下,使半导体器件结构101经历自对准刻蚀步骤,得到深宽比约为8~12的接触孔102。其中,本领域技术人员可根据公知技术调节上述刻蚀条件,使得在得到高深宽比接触孔的同时,半导体器件结构101的栅极侧壁的肩部得到保护,未受损伤。
如图1b所示,剥除光刻胶掩模层103。其中在接触孔底部可见残留有沉积的聚合物膜104。
之后,对所得结构101进行刻蚀后清洗,如图1c所示。采用的清洗液是稀HF水溶液,其比例为H2O/HF约为(30~200)/(2~10),清洗时间为10~30分钟。
图1d为未进行第二次轻微刻蚀步骤的接触孔102的底部放大TEM照片,由图1d可见,经过刻蚀后清洗步骤之后,在接触孔102的底部仍然残留有沉积的聚合物膜104。
接着,如图1e所示,对所得接触孔102进行第二次轻微刻蚀,其中采用的刻蚀条件为:刻蚀气体为CF4、O2和Ar或N2,流量分别为CF4:60sccm、O2:240sccm和Ar:0~100sccm或N2:0~50sccm,射频功率为300~500W,压力为225mTorr,温度为60℃。
在第二次轻微刻蚀步骤中,所移除物质的厚度为50~200
Figure C200610028777D0007112104QIETU
。当移除厚度低于50
Figure C200610028777D0007112104QIETU
时,接触孔102底部的聚合物膜难以完全清除,残留的聚合物膜导致接触电阻高。当移除厚度大于200
Figure C200610028777D0007112104QIETU
时,刻蚀过程可能使半导体结构的栅极侧壁的肩部受损。
图1f为进行第二次轻微刻蚀步骤的接触孔102的底部放大TEM照片,由图1f可见,此时接触孔102的底部已经基本不存在沉积的聚合物膜。
图2是根据本发明制造的半导体晶片的晶片验收测试(WAT)数据。
在图2中,晶片编号06、07、12、14为进行了第二次轻微刻蚀步骤的半导体晶片,而其他编号的晶片未接受第二次轻微刻蚀。
由图2的数据可见,经过本发明方法处理过的晶片的平均接触电阻的绝对值和波动幅度均明显小于未经本发明方法处理的晶片。这表示经过本发明方法处理的半导体器件的接触电阻明显下降,并且具有经本发明方法处理的接触孔的半导体器件的稳定性和可靠性得到改善。
本发明并不局限于上述实施方案,这些实施方案不以任何方式限制本发明的范围。本领域技术人员在权利要求的范围内所作出的任何改变和调整也应认为属于本发明的范围。

Claims (10)

1.一种在高深宽比自对准接触刻蚀中减低接触电阻的方法,该方法包括以下步骤:
a)利用包含低氟碳比的氟碳化合物的第一刻蚀气体,对半导体器件结构进行自对准刻蚀,形成接触孔,并且刻蚀条件不损伤所述半导体器件结构中栅极侧壁的肩部;
b)对所形成的接触孔进行刻蚀后清洗;和
c)利用包含高氟碳比的氟碳化合物的第二刻蚀气体,对所述接触孔进行第二次轻微刻蚀,除去接触孔底部残留的厚度为50~200
Figure C200610028777C0002163848QIETU
聚合物膜,所形成的接触孔的深宽比大于或等于8。
2.权利要求1的方法,其特征在于,步骤a)中用作第一刻蚀气体的低氟碳比的氟碳化合物包括C4F8、C4F6和C5F8
3.权利要求1的方法,其特征在于,步骤b)的刻蚀后清洗完成后,所述接触孔底部还残留有聚合物膜。
4.权利要求3的方法,其特征在于,在步骤b)的刻蚀后清洗中,采用的清洗液是稀HF水溶液,其体积比为H2O/HF=(30~200)/(2~10),清洗时间为10~30分钟。
5.权利要求1的方法,其特征在于,步骤c)中的第二次轻微刻蚀使用的第二刻蚀气体包含高氟碳比的氟碳化合物、氧气和惰性气体。
6.权利要求5的方法,其特征在于,所述高氟碳比的氟碳化合物包括CF4、C2F6和C3F8
7.权利要求5的方法,其特征在于,所述惰性气体包括氮气、氩气及其混合物。
8.权利要求5的方法,其特征在于,步骤c)中的第二次轻微刻蚀的刻蚀条件为:第二刻蚀气体中各组分流量分别为高氟碳比的氟碳化合物:3~200sccm、O2:10~400sccm、Ar:0~100sccm或N2:0~50sccm,射频功率为300~1500W、压力为5~400mTorr和温度为40~80℃。
9.权利要求1的方法,其特征在于,步骤a)和c)中的刻蚀步骤采用反应性等离子体刻蚀方法。
10.具有根据权利要求1的方法形成的所述接触孔的半导体器件。
CNB2006100287774A 2006-07-10 2006-07-10 高深宽比自对准接触刻蚀中减低接触电阻的方法 Expired - Fee Related CN100468690C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100287774A CN100468690C (zh) 2006-07-10 2006-07-10 高深宽比自对准接触刻蚀中减低接触电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100287774A CN100468690C (zh) 2006-07-10 2006-07-10 高深宽比自对准接触刻蚀中减低接触电阻的方法

Publications (2)

Publication Number Publication Date
CN101106100A CN101106100A (zh) 2008-01-16
CN100468690C true CN100468690C (zh) 2009-03-11

Family

ID=38999919

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100287774A Expired - Fee Related CN100468690C (zh) 2006-07-10 2006-07-10 高深宽比自对准接触刻蚀中减低接触电阻的方法

Country Status (1)

Country Link
CN (1) CN100468690C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651116B (zh) * 2008-08-14 2011-10-05 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN101777491B (zh) * 2009-01-09 2011-10-05 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法
CN102487002B (zh) * 2010-12-03 2014-03-12 中芯国际集成电路制造(北京)有限公司 连接件的制造方法
CN103247526B (zh) * 2013-05-08 2015-07-29 中国电子科技集团公司第五十五研究所 一种适合于亚微米栅长半导体器件制造的栅介质刻蚀方法
CN106206421B (zh) * 2016-07-27 2019-06-28 上海华虹宏力半导体制造有限公司 自对准接触孔的制备方法
CN111009459B (zh) * 2019-12-26 2022-08-16 北京北方华创微电子装备有限公司 含氟残留物去除方法、刻蚀方法和氧化层清洗方法

Also Published As

Publication number Publication date
CN101106100A (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
US5685951A (en) Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
US5619064A (en) III-V semiconductor gate structure and method of manufacture
CN100468690C (zh) 高深宽比自对准接触刻蚀中减低接触电阻的方法
EP0167136A2 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
KR20010063852A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
US20080121619A1 (en) Method of cleaning wafer after etching process
US20140187050A1 (en) Method for isotropic etching
US6376384B1 (en) Multiple etch contact etching method incorporating post contact etch etching
KR20080060376A (ko) 반도체 소자의 제조방법
TWI652368B (zh) 去除晶片上的二氧化矽的方法及積體電路製造製程
CN101459071B (zh) 去除硅衬底表面氧化硅层及形成接触孔的方法
KR100695484B1 (ko) 반도체 소자의 콘택 형성 방법
US20080045032A1 (en) Method for producing semiconductor device
US20070045227A1 (en) Method of stripping photoresist
CN104979275A (zh) 接触插塞的形成方法
CN101330019B (zh) 通孔刻蚀方法及通孔区内钝化层去除方法
US6660642B2 (en) Toxic residual gas removal by non-reactive ion sputtering
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
KR101711647B1 (ko) 도전성 라인 사이의 유전 물질 제거 방법
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
CN102082090B (zh) 自对准硅化物膜的蚀刻方法
CN104701242A (zh) 接触孔的刻蚀方法
US6716760B2 (en) Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer
US8642475B2 (en) Integrated circuit system with reduced polysilicon residue and method of manufacture thereof
CN101826460B (zh) 半导体元器件的干蚀刻方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111230

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111230

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20180710