CN102082090B - 自对准硅化物膜的蚀刻方法 - Google Patents
自对准硅化物膜的蚀刻方法 Download PDFInfo
- Publication number
- CN102082090B CN102082090B CN2009101885321A CN200910188532A CN102082090B CN 102082090 B CN102082090 B CN 102082090B CN 2009101885321 A CN2009101885321 A CN 2009101885321A CN 200910188532 A CN200910188532 A CN 200910188532A CN 102082090 B CN102082090 B CN 102082090B
- Authority
- CN
- China
- Prior art keywords
- etching
- self
- silicide film
- aligned silicide
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种自对准硅化物膜的蚀刻方法，包括：用氧化物蚀刻腔产生经过辉光放电生成的氧气等离子体，对富硅氧化物层进行轰击，来完成反应离子蚀刻，同时清除光刻胶浮渣；用氢氟酸溶液进行湿法蚀刻。上述自对准硅化物膜的蚀刻方法省去了清除浮渣这一步骤，减少了一步工序，降低了生产成本、提高了生产效率。使用氧气作为干法蚀刻的气体，能很好地保护晶圆片有源区；此外因为氧气的成本比传统工艺采用的CF4/CHF3要低，还能降低生产成本。同时由于氧干法蚀刻步骤能一步将富硅氧化物层蚀刻完全，缩短了湿法蚀刻的时间，提高了生产效率；且采用稀氢氟酸溶液的短时间湿法蚀刻不会引起明显钻蚀，提高了产品的稳定性和可靠性。
Description
【技术领域】
本发明涉及半导体制造工艺中的蚀刻(Etching)工艺，尤其涉及一种自对准硅化物膜的蚀刻方法。
【背景技术】
在半导体制造过程中，钴(Co)与硅反应的过程是一个自对准过程，被称为硅化物自对准过程。因为Co可以与硅(Si)反应，但是不会与硅氧化物、硅氮化物或者硅氮氧化物反应。
为了调节沟道长度及防止栅-源区出现击穿(punch through)现象，需要引入侧墙(spacer)工艺，即在多晶硅(POLY)两侧形成“L”型保护结构。而为了减少后续接触孔中钨插塞(W-plug)与多晶硅及有源区(active area)的接触电阻，需在栅极与源、漏区生长一层Co，形成钴自对准硅化物(Co salicide)。又为了防止在不需要的地方产生钴自对准硅化物，可在晶片表面淀积一层富硅氧化物(Silicon Rich Oxide，SRO)作为保护层，该层被称为自对准硅化物膜(Salicide Block，SAB)。传统工艺中用光刻胶(photoresist，PR)定义出图形后，采用相继进行清除浮渣(descum)、干法蚀刻、湿法蚀刻的方法对此保护层进行蚀刻，如图1所示。
传统工艺中清除浮渣步骤是为了去除残留的光刻胶浮渣，但这一步骤增加了蚀刻时间。干法蚀刻步骤一般采用CF4/CHF3作为蚀刻气体，但所述蚀刻气体无法由于蚀刻氧化物/硅的选择比不够，会造成栅-源区的硅损耗(loss)，导致器件漏电。因此在此步骤中需要保留一定厚度的富硅氧化物(约 )，留待湿法蚀刻处理，以免造成栅-源区的硅损耗。但湿法蚀刻的各向同性蚀刻(isotropicetch)性质容易导致侧墙钻蚀(spacer liner undercut)，使得钴硅化物形成在侧墙底下，影响器件的击穿性质。
【发明内容】
鉴于此，有必要针对传统工艺导致侧墙钻蚀的问题，提供一种自对准硅化物膜的蚀刻方法。
一种自对准硅化物膜的蚀刻方法，其特征在于，包括如下步骤：
以氧气等离子体对富硅氧化物层进行轰击，完成反应离子蚀刻，同时清除光刻胶浮渣，所述富硅氧化物层为自对准硅化物膜；
用氢氟酸溶液进行湿法蚀刻。
优选的，所述反应离子蚀刻在氧气的流量为15～25sccm，功率为150～250W，气体压力为30～70mTorr的工艺条件下进行。
优选的，所述反应离子蚀刻采用预先设定蚀刻时间的模式。
优选的，所述反应离子蚀刻采用终点检测系统对蚀刻终点进行判断。
优选的，所述氢氟酸溶液的摩尔比为HF∶H2O＝1∶50～1∶100。
优选的，所述湿法蚀刻采用预先设定蚀刻时间的模式。
优选的，所述湿法蚀刻采用终点检测系统对蚀刻终点进行判断。
优选的，所述氧气等离子体是在氧化物蚀刻腔中经过辉光放电生成的。
上述自对准硅化物膜的蚀刻方法使用氧气作为干法蚀刻的气体，由于其氧化物/硅的选择比较高，且遇到衬底上的硅会生成氧化膜，因此能很好地保护晶圆片有源区。同时由于氧干法蚀刻步骤能一步将富硅氧化物层蚀刻完全，缩短了快速湿法蚀刻的时间，提高了生产效率；且采用稀氢氟酸溶液的短时间湿法蚀刻不会引起明显钻蚀，提高了产品的稳定性和可靠性。
【附图说明】
图1是传统的蚀刻自对准硅化物膜的工艺流程图。
图2是自对准硅化物膜的蚀刻方法的流程图。
图3是采用自对准硅化物膜的蚀刻方法后晶圆片的剖面在扫描电镜下的照片。
【具体实施方式】
图2是自对准硅化物膜的蚀刻方法的流程图。自对准硅化物膜的蚀刻方法包括如下步骤：
氧氧干法蚀刻：在氧化物蚀刻腔(oxide etch chamber)内经辉光放电生成氧气等离子体，并用所述氧气等离子体对富硅氧化物层进行轰击，以完成反应离子蚀刻，同时起到清除光刻胶浮渣的作用。腐蚀工艺在氧气的流量为15～25sccm，功率为150～250W，气体压力为30～70mTorr的条件下进行。采用该工艺条件，等离子体轰击对晶圆片造成的损伤小，且选择比较高。氧干法蚀刻可以采用预先设定蚀刻时间的模式，蚀刻时间根据蚀刻工艺条件和预定的过腐蚀(overetching)比例进行调整；也可以采用终点检测系统对蚀刻终点进行判断。所述终点检测系统是本领域常用的激光干涉检测，质谱仪检测等检测系统。
快速湿法蚀刻：用氢氟酸溶液进行湿法蚀刻。在优选的实施方式中，该氢氟酸溶液采用质量分数为49％的HF溶液与去离子水进行调配，调配成摩尔比为1∶50～1∶100的稀氢氟酸溶液；在其他实施方式中也可以使用其他浓度的氢氟酸溶液、或者HF气体来调配成1∶50～1∶100的稀氢氟酸溶液。由于氧干法蚀刻中，氧气对氧化物/硅的选择比很高，且氧气遇到衬底上的硅会生成氧化膜，氧干法蚀刻无需刻意留一层富硅氧化物待湿法蚀刻。因此快速湿法蚀刻只是起清除残留及光刻胶被氧干法蚀刻时生成的少量聚合物(polymer)的作用，需要的时间很短，且由于是采用上述比例的稀溶液，因而也不会引起富硅氧化物层明显的钻蚀。快速湿法蚀刻可以采用预先设定蚀刻时间的模式，蚀刻时间根据蚀刻工艺条件和预定的过腐蚀(over etching)比例进行调整；也可以采用终点检测系统对蚀刻终点进行判断。所述终点检测系统是本领域常用的激光干涉检测，质谱仪检测等检测系统。
上述自对准硅化物膜的蚀刻方法与传统工艺相比，省去了清除浮渣这一步骤，减少了一步工序，降低了生产成本、提高了生产效率。使用氧气作为干法蚀刻的气体，由于其氧化物/硅的选择比较高，且遇到衬底上的硅会生成氧化膜，因此能很好地保护晶圆片有源区；此外氧气的成本比传统工艺采用的CF4/CHF3要低，还能降低生产成本。同时氧干法蚀刻步骤能一步将富硅氧化物层蚀刻完全，缩短了快速湿法蚀刻的时间，提高了生产效率；且采用稀氢氟酸溶液的短时间湿法蚀刻不会引起明显钻蚀，提高了产品的稳定性和可靠性。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种自对准硅化物膜的蚀刻方法，其特征在于，包括如下步骤：
以氧气等离子体对富硅氧化物层进行轰击，完成反应离子蚀刻，同时清除光刻胶浮渣，所述富硅氧化物层为自对准硅化物膜；
用氢氟酸溶液进行湿法蚀刻。
2.根据权利要求1所述的自对准硅化物膜的蚀刻方法，其特征在于：所述反应离子蚀刻在氧气的流量为15～25sccm，功率为150～250W，气体压力为30～70mTorr的工艺条件下进行。
3.根据权利要求1所述的自对准硅化物膜的蚀刻方法，其特征在于：所述反应离子蚀刻采用预先设定蚀刻时间的模式。
4.根据权利要求1所述的自对准硅化物膜的蚀刻方法，其特征在于：所述反应离子蚀刻采用终点检测系统对蚀刻终点进行判断。
5.根据权利要求1所述的自对准硅化物膜的蚀刻方法，其特征在于：所述氢氟酸溶液的摩尔比为HF∶H2O＝1∶50～1∶100。
6.根据权利要求1所述的自对准硅化物膜的蚀刻方法，其特征在于：所述湿法蚀刻采用预先设定蚀刻时间的模式。
7.根据权利要求1所述的自对准硅化物膜的蚀刻方法，其特征在于：所述湿法蚀刻采用终点检测系统对蚀刻终点进行判断。
8.根据权利要求1所述的自对准硅化物膜的蚀刻方法，其特征在于：所述氧气等离子体是在氧化物蚀刻腔中经过辉光放电生成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101885321A CN102082090B (zh) | 2009-12-01 | 2009-12-01 | 自对准硅化物膜的蚀刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101885321A CN102082090B (zh) | 2009-12-01 | 2009-12-01 | 自对准硅化物膜的蚀刻方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102082090A CN102082090A (zh) | 2011-06-01 |
| CN102082090B true CN102082090B (zh) | 2012-11-21 |
Family
ID=44087971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101885321A Active CN102082090B (zh) | 2009-12-01 | 2009-12-01 | 自对准硅化物膜的蚀刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102082090B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109243971B (zh) * | 2018-09-07 | 2021-04-20 | 成都海威华芯科技有限公司 | 一种半导体器件介质膜低角度蚀刻方法 |
| CN114488399A (zh) * | 2022-01-30 | 2022-05-13 | 华中科技大学 | 一种制备光波导器件的模板及其制备方法、应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1898547A (zh) * | 2003-10-28 | 2007-01-17 | 兰姆研究有限公司 | 用于蚀刻终点检测的方法和设备 |
| CN101051622A (zh) * | 2006-04-07 | 2007-10-10 | 台湾积体电路制造股份有限公司 | 形成无蚀刻停止层的双镶嵌结构的方法 |
-
2009
- 2009-12-01 CN CN2009101885321A patent/CN102082090B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1898547A (zh) * | 2003-10-28 | 2007-01-17 | 兰姆研究有限公司 | 用于蚀刻终点检测的方法和设备 |
| CN101051622A (zh) * | 2006-04-07 | 2007-10-10 | 台湾积体电路制造股份有限公司 | 形成无蚀刻停止层的双镶嵌结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102082090A (zh) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101691717B1 (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
| US9991116B1 (en) | Method for forming high aspect ratio patterning structure | |
| US6277700B1 (en) | High selective nitride spacer etch with high ratio of spacer width to deposited nitride thickness | |
| KR20160015328A (ko) | 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화 | |
| KR102287682B1 (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| CN102024691B (zh) | 栅极结构形成方法 | |
| CN102082090B (zh) | 自对准硅化物膜的蚀刻方法 | |
| CN100468690C (zh) | 高深宽比自对准接触刻蚀中减低接触电阻的方法 | |
| JP5174328B2 (ja) | 半導体素子の製造方法 | |
| CN102386061B (zh) | 半导体器件的形成方法 | |
| CN102916043B (zh) | Mos-hemt器件及其制作方法 | |
| CN113035699B (zh) | 半导体器件的制造方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| KR100844930B1 (ko) | 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법 | |
| KR100361206B1 (ko) | 플래쉬 메모리 소자의 콘트롤 게이트 형성방법 | |
| CN100490112C (zh) | 改善高压mos器件中浅沟槽隔离形貌的方法 | |
| KR20080002061A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100351911B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
| JP2006086295A (ja) | 半導体装置の製造方法 | |
| KR100490299B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN113571414A (zh) | 半导体器件的制造方法 | |
| KR100540057B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| CN103531459A (zh) | 半导体器件制造方法 | |
| KR20080113872A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170926 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214000 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |