KR20080002061A - 플래쉬 메모리 소자의 제조방법 - Google Patents
플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR20080002061A KR20080002061A KR1020060060626A KR20060060626A KR20080002061A KR 20080002061 A KR20080002061 A KR 20080002061A KR 1020060060626 A KR1020060060626 A KR 1020060060626A KR 20060060626 A KR20060060626 A KR 20060060626A KR 20080002061 A KR20080002061 A KR 20080002061A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- film
- forming
- memory device
- flash memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 4
- 239000006117 anti-reflective coating Substances 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 230000002265 prevention Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판의 셀 영역과 주변 영역에 게이트 산화막을 각각 형성하는 단계, 전체구조 상부에 플로팅 게이트용 폴리 실리콘막, 질화막 하드마스크, 산화막 하드마스크 및 카본 하드마스크를 형성하는 단계, 전체구조 상부에 후속 식각시 하드마스크의 손상을 방지하기 위해 SiON막을 형성하는 단계, 결과물 전면에 난반사 방지막 및 포토 레지스트 패턴을 순차적으로 형성하는 단계 및 포토 레지스트 패턴에 따라 식각하여 게이트 패턴을 형성하고 반도체 기판에 트랜치를 형성하는 단계를 포함하고, ISO 구조 형성시 카본 하드마스크와 반사 방지막 간에 SiON막을 형성하여 게이트 식각시 하드마스크의 손상을 방지함으로써 수율을 향상시킬 수 있고, 셀 영역과 주변 영역을 동시에 형성함으로써 공정의 단순화를 이루어 원가를 절감할 수 있다.
플래쉬 메모리, 트랜치, ISO, 하드마스크, SiON
Description
도 1 내지 도 5는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 저전압 게이트 산화막
103 : 고전압 게이트 산화막 104 : 폴리 실리콘막
105 : 질화막 하드마스크 106 : 산화막 하드마스크
107 : 카본 하드마스크 108 : SiON막
109 : 난반사 방지막 110 : 포토 레지스트 패턴
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로 특히, 플래쉬 메모리 소자의 플로팅 게이트 및 자기정렬 STI(shallow trench isolation) 구조의 제조 방법에 관한 것이다.
플래쉬 메모리 소자의 제조방법에 있어서, 전기적 절연을 위해 ISO(isolation) 구조를 형성하게 된다. 일반적으로, ISO 구조와 게이트를 형성하기 위해 반도체 기판 상부에 게이트 산화막, 플로팅 게이트용 폴리 실리콘막, 질화막 하드마스크, 산화막 하드마스크, 난반사 방지막 및 포토 레지스트 패턴을 순차적으로 형성하고 게이트 식각을 실시한다.
하지만, 포토 레지스트 패턴의 부족으로 인하여 식각시 하부 하드마스크의 손상이 발생하게 되는데, 포토 레지스트 패턴의 두께를 상향 조절하려 하여도 트랜치의 깊이 등과 관련되어 한계가 있다. 또한, 셀 영역과 주변 영역의 게이트 산화막 두께가 다르기 때문에 패턴을 동시에 형성하기가 어렵다.
따라서, 본 발명은 ISO 구조 형성시 카본 하드마스크와 반사 방지막 간에 SiON막을 형성하여 게이트 식각시 하드마스크의 손상을 방지하는 플래쉬 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판의 셀 영역과 주변 영역에 게이트 산화막을 각각 형성하는 단계, 전체구조 상부에 플로팅 게이트용 폴리 실리콘막, 질화막 하드마스크, 산화막 하드마스크 및 카본 하드마스 크를 형성하는 단계, 전체구조 상부에 후속 식각시 하드마스크의 손상을 방지하기 위해 SiON막을 형성하는 단계, 결과물 전면에 난반사 방지막 및 포토 레지스트 패턴을 순차적으로 형성하는 단계 및 포토 레지스트 패턴에 따라 식각하여 게이트 패턴을 형성하고 반도체 기판에 트랜치를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 5는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 플로팅 게이트 및 자기정렬 STI 구조를 형성하기 위해, 반도체 기판(101)의 셀 영역과 주변 영역에 게이트 형성 물질로써 게이트 산화막을 각각 형성한다. 셀 영역에는 저전압 게이트 산화막(102)을 형성하고, 주변 영역에는 고전압 게이트 산화막(103)을 형성한다. 전체구조 상부에 플로팅 게이트용 폴리 실리콘막(104)을 형성하고 그 상부에 CMP 멈춤막으로 사용될 질화막 하드마스크(105)를 형성한다. 질화막 하드마스크(105) 상부에 산화막 하드마스크(106), 비정질 카본 하드마스크(107), SiON막(108), 난반사 방지막(109) 및 포토 레지스트 패턴(110)을 순차적으로 형성한다.
이때, 비정질 카본 하드마스크(107)의 형성 두께는 후속 식각시 손실되는 량을 고려하여 1000 내지 3000Å으로 형성한다. SiON막(108)의 형성 두께는 후속 식각시 손실되는 양을 고려하여 200 내지 400Å으로 형성하는 것이 바람직하다.
도 2를 참조하면, 포토 레지스트 패턴(110)에 따라 노출된 난반사 방지막(109) 및 SiON막(108)을 식각하여 난반사 방지막 패턴(109a) 및 SiON막 패턴(108a)을 형성한다. 패턴 형성을 위한 식각시 포토 레지스트 패턴(110)이 상당 부분이 소실된다.
도 3을 참조하면, 포토 레지스트 패턴(110) 및 난반사 방지막 패턴(109a)을 제거하고 SiON막 패턴(108a)에 따라 카본 하드마스크(107)를 건식 식각방법으로 식각하여 카본 하드마스크 패턴(107a)을 형성한다. 건식 식각 가스는 N2 및 H2를 혼합 사용하거나 또는 N2, O2 및 CO를 혼합 사용한다.
도 4를 참조하면, 산화막 하드마스크(106) 및 질화막 하드마스크(105)를 식각한다. 이때, 도 3의 SiON막 패턴(108a)도 함께 식각되어 제거되므로 카본 하드마스크 패턴(107a)이 최상부에 남게 된다.
도 5를 참조하면, O2를 사용한 건식 식각 방법으로 비정질 카본 하드마스크 패턴(107a)을 제거한다. 산화막 하드마스크 패턴(106a)에 따라 폴리 실리콘막(104) 및 게이트 산화막(103, 102)을 식각하고 반도체 기판에 트랜치(200)를 형성한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면 ISO 구조 형성시 카본 하드마스크와 반사 방지막 간에 SiON막을 형성하여 게이트 식각시 하드마스크의 손상을 방지함으로써 수율을 향상시킬 수 있고, 셀 영역과 주변 영역을 동시에 형성함으로써 공정의 단순화를 이루어 원가를 절감할 수 있다.
Claims (6)
- 반도체 기판의 셀 영역과 주변 영역에 게이트 산화막을 각각 형성하는 단계;상기 전체구조 상부에 플로팅 게이트용 폴리 실리콘막, 질화막 하드마스크, 산화막 하드마스크 및 카본 하드마스크를 형성하는 단계;상기 전체구조 상부에 후속 식각시 하드마스크의 손상을 방지하기 위해 SiON막을 형성하는 단계;상기 결과물 전면에 난반사 방지막 및 포토 레지스트 패턴을 순차적으로 형성하는 단계; 및상기 포토 레지스트 패턴에 따라 식각하여 게이트 패턴을 형성하고 반도체 기판에 트랜치를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 카본 하드마스크는 1000 내지 3000Å의 두께로 형성하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 SiON막은 200 내지 400Å의 두께로 형성하는 플래쉬 메모리 소자의 제 조방법.
- 제 3 항에 있어서,상기 SiON막은 패터닝 후에 100 내지 200Å의 두께로 감소되는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 카본 하드마스크의 패터닝은 N2 및 H2의 혼합가스 또는 N2, O2 및 CO의 혼합가스를 이용한 건식 식각 방법으로 실시되는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 카본 하드마스크 패턴은 식각공정 후에 500 내지 1500Å의 두께로 감소 되도록 하는 플래쉬 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060626A KR20080002061A (ko) | 2006-06-30 | 2006-06-30 | 플래쉬 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060626A KR20080002061A (ko) | 2006-06-30 | 2006-06-30 | 플래쉬 메모리 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080002061A true KR20080002061A (ko) | 2008-01-04 |
Family
ID=39213916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060060626A KR20080002061A (ko) | 2006-06-30 | 2006-06-30 | 플래쉬 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080002061A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934532B1 (ko) * | 2008-01-11 | 2009-12-29 | 광주과학기술원 | 복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법및 이를 이용한 플래시 메모리 소자 |
| CN107665822A (zh) * | 2016-07-28 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN113517182A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 硬掩膜层的图形结构的形成方法 |
-
2006
- 2006-06-30 KR KR1020060060626A patent/KR20080002061A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934532B1 (ko) * | 2008-01-11 | 2009-12-29 | 광주과학기술원 | 복층 블로킹 절연막을 갖는 플래시 메모리 소자의 제조방법및 이를 이용한 플래시 메모리 소자 |
| CN107665822A (zh) * | 2016-07-28 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN113517182A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 硬掩膜层的图形结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100395878B1 (ko) | 스페이서 형성 방법 | |
| KR20040097188A (ko) | 집적 회로 소자 및 그 형성 방법 | |
| US7585727B2 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
| KR100704475B1 (ko) | 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN102099915A (zh) | 采用双硬掩模涂层制造cmos图像传感器的方法 | |
| CN108010835B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| KR20080002061A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100490301B1 (ko) | 난드 플래시 메모리 소자의 제조 방법 | |
| KR20080081581A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100612947B1 (ko) | 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법 | |
| KR100799031B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
| US20070004105A1 (en) | Method for fabricating semiconductor device | |
| KR100838377B1 (ko) | 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100772262B1 (ko) | 반도체 소자의 살리사이드 방지막 제조 방법 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| KR20060113269A (ko) | 리세스 게이트 공정을 이용한 반도체장치의 제조 방법 | |
| KR100301427B1 (ko) | 하드마스크를 갖는 반도체소자의 식각방법 | |
| KR100649025B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100318262B1 (ko) | 반도체 소자의 얼라인먼트 키 형성방법 | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100792355B1 (ko) | 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법 | |
| KR20080086185A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |