KR100799031B1 - 플래쉬 메모리 소자의 제조방법 - Google Patents
플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100799031B1 KR100799031B1 KR1020060060624A KR20060060624A KR100799031B1 KR 100799031 B1 KR100799031 B1 KR 100799031B1 KR 1020060060624 A KR1020060060624 A KR 1020060060624A KR 20060060624 A KR20060060624 A KR 20060060624A KR 100799031 B1 KR100799031 B1 KR 100799031B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- pattern
- film
- forming
- gate oxide
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판 상부에 게이트 산화막, 플로팅 게이트용 폴리 실리콘막, 제 1 하드마스크, 제 2 하드마스크, 제 3 하드마스크, 난반사 방지막 및 포토 레지스트를 순차적으로 적층하고, 노광하여 포토 레지스트 패턴을 형성하는 단계, 포토 레지스트 패턴에 따라 난반사 방지막 패턴 및 제 3 하드마스크 패턴을 형성하는 단계, 난반사 방지막 패턴을 제거하고 제 3 하드마스크 패턴에 따라 제 2 하드마스크 패턴을 형성하는 단계 및 제 2 하드마스크 패턴을 제거하지 않고 제 1 하드마스크 패턴, 폴리 실리콘막 패턴, 게이트 산화막 패턴 형성 및 반도체 기판에 트랜치를 형성하는 단계를 포함하고, ISO 구조 형성시 산화막 하드마스크를 사용하지 않고 비정질 카본 마스크 패턴을 사용하여 질화막 하드마스크, 플로팅 게이트용 물질 및 게이트 산화막을 식각하고 반도체 기판에 트랜치를 형성함으로써 수율을 향상시킬 수 있고, 공정의 단순화에 의해 원가를 절감할 수 있다.
플래쉬 메모리, 트랜치, ISO, 하드마스크
Description
도 1 내지 도 4는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 저전압 게이트 산화막
103 : 고전압 게이트 산화막 104 : 폴리 실리콘막
105 : 제 1 하드마스크 106 : 제 2 하드마스크
107 : 제 3 하드마스크 108 : 난반사 방지막
109 : 포토 레지스트 패턴
본 발명은 플래쉬 메모리 소자에 관한 것으로 특히, 플래쉬 메모리 소자의 제조방법에 관한 것이다.
플래쉬 메모리 소자의 제조방법에 있어서, 전기적 절연을 위해 ISO(isolation) 구조를 형성하게 된다. 일반적으로, ISO 구조와 게이트를 형성하기 위해 반도체 기판 상부에 게이트 산화막, 플로팅 게이트용 폴리 실리콘막, 제 1 하드마스크, 제 2 하드마스크, 제 3 하드마스크, 제 4 하드마스크, 난반사 방지막 및 포토 레지스트 패턴을 순차적으로 형성한다. 제 1 하드마스크는 질화막, 제 2 하드마스크는 산화막, 제 3 하드마스크는 비정질 카본, 제 4 하드마스크는 산화 질화막으로 형성된다.
게이트 패터닝을 위해 포토 레지스트 패턴에 따라 난반사 방지막, 제 4 하드마스크 및 제 3 하드마스크를 순차적으로 식각한다. 제 3 하드마스크 패턴에 따라 제 2 내지 제 1 하드마스크를 패터닝 한다. 플로팅 게이트를 식각할 시에는 비정질 카본 하드마스크인 제 3 하드마스크를 제거하고 산화막 하드마스크인 제 2 하드마스크를 사용하여 식각하게 된다. 그 이유는 비정질 카본 하드마스크 패턴을 사용하여 식각하게 되면 카본 폴리머가 많이 발생되기 때문에 정결한 패터닝이 어렵게 된다. 따라서, 산소를 이용한 건식 식각 방법으로 비정질 카본 하느마스크인 제 3 하드마스크를 제거하고 식각 공정을 진행하게 된다.
그러나, 상기 공정으로 인해 페리 영역의 고전압 영역에 존재하는 게이트 산화막이 과도 식각되는 경우가 불가피하게 된다. 따라서, 마진 부족을 방지하기 위해서는 하드 마스크의 형성 두께를 높여야 하는데, 이는 공정 비용 및 시간의 증대를 필요로 하게 되므로 효율성이 많이 감소하게 된다.
따라서, 본 발명은 ISO 구조 형성시 산화막 하드마스크를 사용하지 않고 비정질 카본 마스크 패턴을 사용하여 질화막 하드마스크, 플로팅 게이트용 물질 및 게이트 산화막을 식각하고 반도체 기판에 트랜치를 형성하는 플래쉬 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 반도체 기판의 셀 영역과 주변 영역에 게이트 산화막을 각각 형성한다. 게이트 산화막의 상부에 플로팅 게이트용 폴리 실리콘막, 제 1 하드마스크, 제 2 하드마스크, 제 3 하드마스크, 난반사 방지막 및 포토 레지스트를 순차적으로 적층하고, 노광하여 포토 레지스트 패턴을 형성한다. 포토 레지스트 패턴에 따라 난반사 방지막 패턴 및 제 3 하드마스크 패턴을 형성한다. 난반사 방지막 패턴을 제거하고 제 3 하드마스크 패턴에 따라 제 2 하드마스크 패턴을 형성한다. 제 2 하드마스크 패턴에 따라 제 1 하드마스크, 폴리 실리콘막 및 게이트 산화막을 패터닝하고, 노출된 반도체 기판을 식각하여 트랜치를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도 록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 4는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(101)의 셀 영역과 주변 영역에 게이트 산화막을 각각 형성한다. 셀 영역에는 저전압 게이트 산화막(102)을 형성하고, 주변 영역에는 고전압 게이트 산화막(103)을 형성한다. 전체구조 상부에 플로팅 게이트용 폴리 실리콘막(104)을 형성하고 그 상부에 CMP 멈춤막으로 사용될 제 1 하드마스크(105)로 질화막을 형성한다. 제 2 하드마스크(106)용 비정질 카본 하드마스크, 제 3 하드마스크(107)용 산화 질화막, 난반사 방지막(108) 및 포토 레지스트를 순차적으로 적층하고, 노광하여 포토 레지스트 패턴(109)을 형성한다.
이때, 제 2 하드마스크(106)용 비정질 카본 하드마스크의 형성 두께는 후속 시각시 손실되는 량을 고려하여 1000 내지 3000Å으로 형성한다. 제 3 하드마스크(107)용 산화 질화막의 형성 두께는 후속 시각시 손실되는 량을 고려하여 200 내지 400Å으로 형성하는 것이 바람직하다.
도 2를 참조하면, 포토 레지스트 패턴(109)에 따라 노출된 난반사 방지막(108) 및 제 3 하드마스크(107)용 산화 질화막을 식각하여 난반사 방지막 패턴(108a) 및 제 3 하드마스크 패턴(107a)을 형성한다.
도 3을 참조하면, 난반사 방지막 패턴(108a)을 제거하고 제 3 하드마스크 패턴(107a)에 따라 제 2 하드마스크(106)용 비정질 카본 하드마스크를 건식 식각방법 으로 식각하여 제 2 하드마스크 패턴(106)을 형성한다. 이때, 건식 식각 가스는 N2 및 H2를 혼합 사용하거나 또는 N2, O2 및 CO를 혼합 사용한다. 제 2 하드마스크(106) 식각시 제 3 하드마스크 패턴(107a)이 손실되게 되는데 이때, 식각 후 남은 제 3 하드마스크 패턴(107a)의 두께는 바람직하게 100 내지 200Å가 되어야 한다.
도 4를 참조하면, 제 3 하드마스크 패턴(107a)을 제거하고 제 2 하드마스크 패턴(106a)에 따라 노출된 제 1 하드마스크(105)를 식각한다. 폴리 실리콘막(104) 및 게이트 산화막(103, 102)을 순차적으로 식각하여 제 1 하드마스크 패턴(105a), 폴리 실리콘막 패턴(104a) 및 게이트 산화막 패턴(103a, 102a)을 형성한다. 제 3 하드마스크 패턴(107a)용 비정질 카본 하드마스크 패턴을 사용하여 반도체 기판(101)을 식각하여 트랜치(200)를 형성하여 ISO 구조를 형성한다. 제 1 하드마스크 패턴(105a) 형성 후 남은 제 2 하드마스크 패턴(106a)의 두께는 500 내지 1500Å이 되도록 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면 ISO 구조 형성시 산화막 하드마스크를 사용하지 않고 비정질 카본 마스크 패턴을 사용하여 질화막 하드마스크, 플로팅 게이트용 물질 및 게이트 산화막을 식각하고 반도체 기판에 트랜치를 형성함으로써 수율을 향상시킬 수 있고, 공정의 단순화에 의해 원가를 절감할 수 있다.
Claims (6)
- 반도체 기판의 셀 영역과 주변 영역에 게이트 산화막을 각각 형성하는 단계;상기 게이트 산화막을 포함한 상기 반도체 기판 상부에 폴리 실리콘막, 제 1 하드마스크, 제 2 하드마스크, 제 3 하드마스크를 순차적으로 적층하는 단계;상기 제 3 하드마스크를 패터닝하는 단계;상기 제 3 하드마스크의 패턴에 따라 상기 제 2 하드마스크를 패터닝하는 단계; 및상기 제 2 하드마스크의 패턴에 따라 상기 제 1 하드마스크, 폴리 실리콘막 및 게이트 산화막을 패터닝하고, 노출된 상기 반도체 기판을 식각하여 트랜치를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 하드마스크는 비정질 카본 하드마스크를 사용하여 1000Å 내지 3000Å의 두께로 형성하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 3 하드마스크는 산화 질화막으로 형성하고, 200Å 내지 400Å의 두께로 형성하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 하드마스크를 패터닝하는 단계는 건식 식각방법으로 실시하고, 식각 가스는 N2 및 H2를 혼합 사용하거나 N2, O2 및 CO를 혼합 사용하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 하드마스크를 패터닝한 후, 상기 제 3 하드마스크는 100Å 내지 200Å의 두께로 잔류하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 1 하드마스크를 패터닝한 후에, 상기 제 2 하드마스크는 500Å 내지 1500Å의 두께로 잔류하는 플래쉬 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060624A KR100799031B1 (ko) | 2006-06-30 | 2006-06-30 | 플래쉬 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060624A KR100799031B1 (ko) | 2006-06-30 | 2006-06-30 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080002060A KR20080002060A (ko) | 2008-01-04 |
| KR100799031B1 true KR100799031B1 (ko) | 2008-01-28 |
Family
ID=39213915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060060624A KR100799031B1 (ko) | 2006-06-30 | 2006-06-30 | 플래쉬 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100799031B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8513129B2 (en) * | 2010-05-28 | 2013-08-20 | Applied Materials, Inc. | Planarizing etch hardmask to increase pattern density and aspect ratio |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020095691A (ko) * | 2001-06-15 | 2002-12-28 | 주식회사 하이닉스반도체 | 플레쉬 메모리소자의 제조방법 |
-
2006
- 2006-06-30 KR KR1020060060624A patent/KR100799031B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020095691A (ko) * | 2001-06-15 | 2002-12-28 | 주식회사 하이닉스반도체 | 플레쉬 메모리소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080002060A (ko) | 2008-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100953049B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| KR100562674B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100799031B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20090128902A (ko) | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 | |
| KR20080002061A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100851922B1 (ko) | 반도체 소자의 제조방법 | |
| KR100612947B1 (ko) | 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법 | |
| KR20020017845A (ko) | 반도체소자의 비트라인 형성방법 | |
| KR20110083978A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR101016334B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20100079959A (ko) | 스페이서패터닝공정을 이용한 반도체장치 제조 방법 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| KR20080029638A (ko) | 반도체 소자의 제조방법 | |
| KR100400321B1 (ko) | 반도체소자의 형성방법 | |
| KR100490299B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20040076982A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20020043383A (ko) | 반도체 장치의 게이트 패턴 형성 방법 | |
| KR100735607B1 (ko) | 패드폴리 형성방법 | |
| KR20060113297A (ko) | 에스티에이알 공정을 이용한 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |