KR20090128902A - 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 - Google Patents
이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 Download PDFInfo
- Publication number
- KR20090128902A KR20090128902A KR1020080054879A KR20080054879A KR20090128902A KR 20090128902 A KR20090128902 A KR 20090128902A KR 1020080054879 A KR1020080054879 A KR 1020080054879A KR 20080054879 A KR20080054879 A KR 20080054879A KR 20090128902 A KR20090128902 A KR 20090128902A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- film
- logic region
- etching
- mask layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 230000009977 dual effect Effects 0.000 title abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 91
- 239000010409 thin film Substances 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 로직영역에 실리사이드를 형성하고 화소영역에 이온주입을 이용하게 하면서도 하드마스크막 제거 공정이 필요없고 하드마스크막의 두께를 낮게 유지할 수 있으며, 게이트패턴 형성시 임계선폭 제어가 용이하게 하며, 게이트포토레지스트패턴의 임계선폭 균일도를 향상시킬 수 있는 씨모스이미지센서 제조 방법을 제공하기 위한 것으로, 본 발명의 씨모스이미지센서 제조 방법은 화소영역과 로직영역이 정의된 기판 상부에 게이트도전막을 형성하는 단계; 상기 게이트도전막 상에 상기 화소영역에 형성되는 두께가 상기 로직영역에 형성되는 두께보다 두꺼운 하드마스크막을 형성하는 단계; 상기 하드마스크막 상에 유기반사방지막을 형성하는 단계; 상기 유기반사방지막 상에 제1포토레지스트패턴을 형성하는 단계; 상기 제1포토레지스트패턴을 식각장벽으로 하여 상기 유기반사방지막과 하드마스크막을 식각하는 단계; 상기 하드마스크막을 식각장벽으로 상기 게이트도전막을 식각하여 상기 화소영역과 로직영역에 각각 게이트패턴을 형성하는 단계; 상기 로직영역에 잔류하는 하드마스크막을 제거하는 단계; 및 상기 로직영역에 실리사이드를 형성하는 단계를 포함한다.
씨모스이미지센서, 하드마스크막, 리버스마스크, 반사방지막
Description
본 발명은 반도체장치 제조 방법에 관한 것으로, 특히 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법에 관한 것이다.
반도체장치 중에서 씨모스이미지센서(CMOS Image Sensor)는 CMOS 공정을 적용하여 단위 화소에 하나의 포토 다이오드와 단위 화소 구동을 위한 3개 또는 4개 등의 복수의 트랜지스터를 포함한다. 씨모스 이미지 센서를 구성하는 복수의 트랜지스터는 일반적인 메모리장치의 트랜지스터와 동일하게 게이트전극과 소스/드레인영역을 포함한다.
그리고, 씨모스 이미지센서의 포토다이오드(Photodiode)를 형성하기 위한 이온주입 공정시 이온주입 블록킹 물질로 사용하기 위해 두꺼운 하드마스크를 기판 전체에 형성하고, 반사방지막으로 무기반사방지막(Inorganic Anti Reflective Coating)인 실리콘산화질화막(SiON막)을 형성한다.
도 1a 내지 도 1f는 종래기술에 따른 씨모스이미지센서 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 화소영역역과 로직영역이 정의된 반도체기판(11) 상에 게이트절연막(12)을 형성한 후, 게이트절연막(12) 상에 게이트폴리실리콘막(13)을 형성한다.
이어서, 게이트폴리실리콘막(13) 상에 하드마스크막(14)을 형성한 후, 하드마스크막(14) 상에 반사방지막(15)을 형성한다. 이때, 반사방지막(15)은 무기반사방지막인 SiON을 이용한다.
이어서, 반사방지막(15) 상에 포토레지스트를 도포한 후 노광 및 현상으로 패터닝하여 제1포토레지스트패턴(16)을 형성한다.
이어서, 제1포토레지스트패턴(16)을 식각장벽으로 이용하여 반사방지막(15)과 하드마스크막(14)을 식각한다.
도 1b에 도시된 바와 같이, 제1포토레지스트 패턴(16)을 제거한 후, 하드마스크막(14)을 식각장벽으로 하여 게이트폴리실리콘막(13)을 식각한다. 이에 따라 게이트패턴(13A)이 형성된다.
이어서, 포토다이오드 형성을 위한 이온주입공정을 진행한다.
도 1c에 도시된 바와 같이, 실리사이드를 형성하기 위해 리버스 마스크(Reverse mask)를 이용하여 포토공정을 진행한다. 이에 따라 제2포토레지스트패턴(17)이 형성된다
도 1d에 도시된 바와 같이, 게이트패턴(13A) 상부의 제2포토레지스트패 턴(17)을 선택적으로 제거한다. 이에 따라 반사방지막(15)이 노출된다.
도 1e에 도시된 바와 같이, 습식식각을 통해 반사방지막(15)과 하드마스크막(14)을 제거한다.
도 1f에 도시된 바와 같이, 실리사이드 공정을 진행한 후에 애싱 및 세정을 진행하여 제2포토레지스트패턴(17)을 모두 제거한다.
상술한 종래기술의 경우, 하드마스크막(14)의 두께가 너무 높기 때문에 게이트패턴(13A) 형성시 임계선폭(Critical Dimension) 제어가 어려우며, 무기반사방지막을 사용함에 따라 제1포토레지스트패턴(16)의 임계선폭 균일도가 저하되는 문제가 있다.
또한, 종래기술은 실리사이드를 형성하기 위해 잔류하는 두꺼운 하드마스크막을 반드시 제거해야만 하므로 공정이 복잡하다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안한 것으로서, 로직영역에 실리사이드를 형성하고 화소영역에 이온주입을 이용하게 하면서도 하드마스크막 제거 공정이 필요없고 하드마스크막의 두께를 낮게 유지할 수 있는 씨모스이미지센서 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 게이트패턴 형성시 임계선폭 제어가 용이하게 하며, 게이트포토레지스트패턴의 임계선폭 균일도를 향상시킬 수 있는 씨모스이미지센서 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 씨모스이미지센서 제조 방법은 화소영역과 로직영역이 정의된 기판 상부에 게이트도전막을 형성하는 단계; 상기 게이트도전막 상에 상기 화소영역에 형성되는 두께가 상기 로직영역에 형성되는 두께보다 두꺼운 하드마스크패턴을 형성하는 단계; 상기 하드마스크패턴을 식각장벽으로 상기 게이트도전막을 식각하여 상기 화소영역과 로직영역에 각각 게이트패턴을 형성하는 단계; 상기 로직영역에 잔류하는 하드마스크패턴을 제거하는 단계; 및 상기 로직영역에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 씨모스이미지센서 제조 방법은 화소영역과 로직영역이 정의된 기판 상부에 게이트도전막을 형성하는 단계; 상기 게이트도전막 상에 상기 화소 영역에 형성되는 두께가 상기 로직영역에 형성되는 두께보다 두꺼운 하드마스크막을 형성하는 단계; 상기 하드마스크막 상에 유기반사방지막을 형성하는 단계; 상기 유기반사방지막 상에 제1포토레지스트패턴을 형성하는 단계; 상기 제1포토레지스트패턴을 식각장벽으로 하여 상기 유기반사방지막과 하드마스크막을 식각하는 단계; 상기 하드마스크막을 식각장벽으로 상기 게이트도전막을 식각하여 상기 화소영역과 로직영역에 각각 게이트패턴을 형성하는 단계; 상기 로직영역에 잔류하는 하드마스크막을 제거하는 단계; 및 상기 로직영역에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 한다.
상술한 본 발명은 포토다이오드 형성을 위해 이온주입이 되는 화소영역과 이온주입되지 않는 로직영역의 하드마스크막 두께를 서로 다르게 하므로써 하드마스크막 제거 공정이 필요없고, 하드마스크막 두께를 낮게 유지하므로써 게이트패턴 형성시 임계선폭(CD) 제어가 용이하며, 유기반사방지막을 사용함에 따라 포토레지스트패턴의 임계선폭 균일도도 향상된다.
또한, 본 발명은 리버스마스크를 사용하지 않아도 되므로 예상치못한 게이트패턴에서 하드마스크막이 잔류할 가능성이 없기 때문에 다양한 패턴에서 사용가능하다.
또한, 리버스마스크 제작비용보다 저렴하게 마스크를 제작할 수 있으며, 하드마스크막 제거공정 감소를 통해 반도체소자 제조 시간 및 원가감소를 이룰 수 있 다.
또한, 하드마스크 두께 감소 및 유기반사방지막 사용, 하드마스크제거공정 미적용을 통해 게이트패턴의 임계선폭을 보다 안정적으로 유지할 수 있기 때문에 반도체소자의 신뢰성 및 수율 향상에 기여할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 씨모스이미지센서 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판(21) 상에 게이트절연막(22)을 형성한다. 게이트절연막(22)은 반도체기판(21)의 표면을 산화시켜 형성할 수 있다. 반도체기판(21)은 포토다이오드가 형성될 화소영역(Pixel region)과 트랜지스터 등이 형성될 로직영역(Logic region)이 정의되어 있다.
이어서, 게이트절연막(22) 상에 게이트 도전막(23)을 증착한다. 여기서, 게이트도전막(23)은 폴리실리콘막을 포함하고, 폴리실리콘막은 도프드(doped) 또는 언도프드(undoped) 폴리실리콘막으로 형성한다.
이어서, 게이트도전막(23) 상에 산화막 계열의 물질로 이루어진 제1하드마스크막(24)을 증착한다. 제1하드마스크막(24)은 산화막을 포함한다. 바람직하게, 제1 하드마스크막(24)은 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용하여 형성한 TEOS(Tetra Ethyl Ortho Silicate, LPTEOS라 함)를 포함한다. 제1하드마스크막(24)은 500∼1500Å 두께로 형성한다.
이어서, 제1하드마스크막(24) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 제1포토레지스트패턴(25)을 형성한다. 이때, 제1포토레지스트패턴(25)은 화소영역은 덮고 나머지 로직영역은 오픈시키는 형태를 갖는다.
이어서, 습식식각 공정을 이용하여 제1포토레지스트패턴(25)에 의해 노출되어 있는 로직영역의 제1하드마스크막(24)을 제거한다. 따라서, 제1하드마스크막(24)은 화소영역에만 잔류한다. 바람직하게, 제1하드마스크막(24)이 산화막이므로 습식식각은 불산(HF)이 혼합된 용액을 이용하여 진행한다. 예컨대, 습식식각은 BOE(Buffered Oxide Etchant) 용액을 이용한다.
도 2b에 도시된 바와 같이, 제1포토레지스트패턴(25)을 제거한 후에 전면에 제2하드마스크막(26)을 형성한다. 이때, 제2하드마스크막(26)은 제1하드마스크막(24)보다 얇은 두께로 형성하거나 동일한 두께로 형성하는데, 바람직하게는 제1하드마스크막(24)보다 얇게 형성한다. 바람직하게, 제2하드마스크막(26)은 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용하여 형성한 TEOS(Tetra Ethyl Ortho Silicate, LPTEOS라 함)를 포함한다. 제2하드마스크막(26)은 500∼1000Å 두께로 형성한다.
이와 같이 제2하드마스크막(26)을 형성한 후에는 각 영역에서 두께가 서로 다른 이중 하드마스크막(Dual hardmask) 구조가 형성된다. 즉, 화소영역에는 제1하 드마스크막(24)과 제2하드마스크막(26)이 적층된 구조가 형성되고, 로직영역에서는 제2하드마스크막(26)만 존재하므로, 화소영역과 로직영역에서는 서로 다른 두께의 하드마스크막이 형성된다. 따라서, 화소영역에 형성된 두께가 로직영역에 형성되는 두께보다 더 두꺼운 이중 하드마스크막 구조가 된다.
도 2c에 도시된 바와 같이, 전면에 반사방지막(27)을 형성한다. 화소영역에 형성된 하드마스크막을 후막 하드마스크(Thick Hard mask, 101)라고 약칭하고, 로직영역에 형성된 하드마스크막을 박막 하드마스크(Thin Hardmask, 102)라 약칭한다. 즉, 후막 하드마스크(101)는 제1하드마스크막과 제2하드마스크막이 적층된 것이고, 박막 하드마스크막(102)는 제2하드마스크막으로만 이루어진 것이다. 설명의 편의상 후술하는 도면들에서는 제1 및 제2하드마스크막의 도면부호를 생략하고 후막 하드마스크(101)과 박막 하드마스크(102)으로 설명하기로 한다.
반사방지막(27)은 유기반사방지막(Organic ARC)을 적용한다. 유기반사방지막은 무기반사방지막인 SiON막보다 반사방지특성이 우수하고, 이에 따라 후속 포토공정에서의 포토레지스트패턴의 임계선폭이 신뢰성 및 재현성이 있게 구현되어 균일도를 향상시킬 수 있다. 유기반사방지막은 포토레지스트와 같이 C, H 및 O를 함유하는 물질이다.
이어서, 포토레지스트를 도포한 후 노광 및 현상으로 패터닝하여 제2포토레지스트패턴(28)을 형성한다. 이때, 제2포토레지스패턴(28)은 게이트패턴을 형성하기 위한 게이트포토레지스트패턴으로서, 화소영역과 로직영역에서 게이트를 동시에 패터닝하기 위한 패턴이다.
도 2d에 도시된 바와 같이, 제2포토레지스트패턴(28)을 식각장벽으로 하여 반사방지막(27)을 식각한다. 연속해서, 후막하드마스크(101)와 박막하드마스크(102)를 동시에 식각한다. 이때, 식각공정은 플라즈마를 이용한 건식식각으로 진행한다.
반사방지막(27)은 산소계 가스를 이용하여 식각하며, 후막 및 박막 하드마스크(101, 102)는 불소계 가스를 이용하여 식각한다. 반사방지막(27)을 식각하기 위한 산소계가스는 산소가스(O2)에 N2, HBr, CF4 또는 Cl2 중에서 선택된 어느 하나의 가스가 혼합된 가스를 이용하는데, 예를 들면 O2/N2, O2/HBr, O2/CF4, O2/Cl2 등과 같은 혼합가스를 이용한다. 산화막질인 하드마스크들을 식각하기 위해 사용되는 불소계 가스는 CF4, CHF3, C2F6 또는 CH2F2 중에서 선택된 어느 하나의 가스를 이용한다.
후막 및 박막 하드마스크(101, 102)까지 식각이 완료된 후의 결과를 보면, 화소영역에는 후막 하드마스크패턴(101A)이 형성되고, 로직영역에서는 박막 하드마스크패턴(102A)이 형성된다. 따라서, 화소영역에 형성되는 후막 하드마스크패턴(101A)은 로직영역에 형성되는 박막 하드마스크패턴(102A)보다 두께가 두껍다.
도 2e에 도시된 바와 같이, 제2포토레지스트패턴(28) 및 반사방지막(27)을 제거한다.
도 2f에 도시된 바와 같이, 후막 및 박막 하드마스크패턴(101A, 102A)을 식각장벽으로 게이트도전막(23)을 식각하여 게이트패턴(23A, 23B)을 형성한다. 이때, 게이트도전막(23)이 폴리실리콘막이므로, HBr, Cl2 및 HeO2가 혼합된 혼합가스를 이 용하여 식각한다. 게이트패턴(23A, 23B)은 화소영역과 로직영역에서 동시에 형성된다.
도 2g에 도시된 바와 같이, 불산(HF) 용액을 이용한 습식식각으로 로직영역에 남아있는 박막 하드마스크패턴(102A)을 제거한다. 이와 같이 로직영역에 남아있는 박막 하드마스크패턴(102A)을 제거하는 이유는 로직영역에 형성된 게이트패턴(23)에 실리사이드를 형성하기 위함이다. 박막 하드마스크패턴(102A)이 산화막질이므로 불산용액을 이용한 습식식각에 의해 게이트패턴(23A)의 어택없이 선택적으로 제거가 가능하다. 이와 같이 박막 하드마스크패턴(102A)을 제거할 때 후막 하드마스크패턴도 일부 식각될 수도 있으나, 여전히 일정 두께를 갖고 잔류한다. 잔류하는 후막 하드마스크패턴은 도면부호 '101B'와 같다.
도 2h에 도시된 바와 같이, 로직영역에 실리사이드(29)를 형성한다. 실리사이드(29)는 게이트패턴(23B)의 상부에만 형성된다.
상술한 실시예에 따르면, 포토다이오드 형성을 위해 이온주입이 되는 화소영역의 게이트패턴(23A) 상부에는 실리사이드를 형성하지 않아도 되므로 하드마스크막을 잔류시킨다. 실리사이드가 필요한 로직영역의 게이트패턴(23B) 상부에는 포토다이오드 형성을 위한 이온주입영역이 아니기 때문에 두꺼운 하드마스크막이 필요없다.
따라서, 포토다이오드 형성을 위해 이온주입이 되는 화소영역과 이온주입되지 않는 로직영역의 하드마스크막 두께를 서로 다르게 하므로써 하드마스크막 제거 공정이 필요없고, 하드마스크막 두께를 낮게 유지하므로써 게이트패턴 형성시 임계 선폭(CD) 제어가 용이하며, 유기반사방지막을 사용함에 따라 포토레지스트패턴의 임계선폭 균일도도 향상된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 내지 도 1f는 종래기술에 따른 씨모스이미지센서의 제조 방법을 도시한 공정 단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 씨모스이미지센서 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 게이트절연막
23A : 게이트패턴 24 : 제1하드마스크막
26 : 제2하드마스크막 27 : 반사방지막
29 : 실리사이드
101 : 후막 하드마스크 102 : 박막 하드마스크
Claims (19)
- 화소영역과 로직영역이 정의된 기판 상부에 게이트도전막을 형성하는 단계;상기 게이트도전막 상에 상기 화소영역에 형성되는 두께가 상기 로직영역에 형성되는 두께보다 두꺼운 하드마스크패턴을 형성하는 단계;상기 하드마스크패턴을 식각장벽으로 상기 게이트도전막을 식각하여 상기 화소영역과 로직영역에 각각 게이트패턴을 형성하는 단계;상기 로직영역에 잔류하는 하드마스크패턴을 제거하는 단계; 및상기 로직영역에 실리사이드를 형성하는 단계를 포함하는 씨모스이미지센서 제조 방법.
- 제1항에 있어서,상기 하드마스크패턴을 형성하는 단계는,상기 게이트도전막의 전면에 제1하드마스크막을 형성하는 단계;상기 로직영역의 제1하드마스크막을 선택적으로 제거하는 단계;상기 남아있는 제1하드마스크막을 포함한 전면에 제2하드마스크막을 형성하는 단계; 및포토레지스트패턴을 식각장벽으로 상기 제1하드마스크막과 제2하드마스크막을 동시에 식각하는 단계를 포함하는 씨모스이미지센서 제조 방법.
- 제2항에 있어서,상기 제2하드마스크막은 상기 제1하드마스크막보다 얇게 형성하는 씨모스이미지센서 제조 방법.
- 제2항에 있어서,상기 제1 및 제2하드마스크막은 산화막을 포함하는 씨모스이미지센서 제조 방법.
- 제4항에 있어서,상기 산화막은 LPTEOS(Low Pressure CVD Tetra Ethyl Ortho Silicate)를 포함하는 씨모스이미지센서 제조 방법.
- 제2항에 있어서,상기 로직영역의 제1하드마스크막을 선택적으로 제거하는 단계는,상기 화소영역을 덮고 상기 로직영역을 노출시키는 포토레지스트패턴을 식각장벽으로 이용하여 식각하는 씨모스이미지센서 제조 방법.
- 제6항에 있어서,상기 포토레지스트패턴을 식각장벽으로 이용한 식각은, 습식식각으로 진행하는 씨모스이미지센서 제조 방법.
- 제2항에 있어서,상기 제1하드마스크막과 제2하드마스크막을 동시에 식각하는 단계는,플라즈마건식식각으로 진행하는 씨모스이미지센서 제조 방법.
- 제1항에 있어서,상기 로직영역에 잔류하는 하드마스크패턴을 제거하는 단계는,습식식각으로 진행하는 씨모스이미지센서 제조 방법.
- 화소영역과 로직영역이 정의된 기판 상부에 게이트도전막을 형성하는 단계;상기 게이트도전막 상에 상기 화소영역에 형성되는 두께가 상기 로직영역에 형성되는 두께보다 두꺼운 하드마스크막을 형성하는 단계;상기 하드마스크막 상에 유기반사방지막을 형성하는 단계;상기 유기반사방지막 상에 제1포토레지스트패턴을 형성하는 단계;상기 제1포토레지스트패턴을 식각장벽으로 하여 상기 유기반사방지막과 하드마스크막을 식각하는 단계;상기 하드마스크막을 식각장벽으로 상기 게이트도전막을 식각하여 상기 화소영역과 로직영역에 각각 게이트패턴을 형성하는 단계;상기 로직영역에 잔류하는 하드마스크막을 제거하는 단계; 및상기 로직영역에 실리사이드를 형성하는 단계를 포함하는 씨모스이미지센서 제조 방법.
- 제10항에 있어서,상기 서로다른 두께의 하드마스크막을 형성하는 단계는,상기 도전막의 전면에 제1하드마스크막을 형성하는 단계;상기 로직영역의 제1하드마스크막을 선택적으로 제거하는 단계; 및상기 남아있는 제1하드마스크막을 포함한 전면에 제2하드마스크막을 형성하는 단계를 포함하는 씨모스이미지센서 제조 방법.
- 제11항에 있어서,상기 제2하드마스크막은 상기 제1하드마스크막보다 얇게 형성하는 씨모스이미지센서 제조 방법.
- 제12항에 있어서,상기 제1 및 제2하드마스크막은 LPTEOS(Low Pressure CVD Tetra Ethyl Ortho Silicate)를 포함하는 씨모스이미지센서 제조 방법.
- 제11항에 있어서,상기 로직영역의 제1하드마스크막을 선택적으로 제거하는 단계는,상기 화소영역을 덮고 상기 로직영역을 노출시키는 제2포토레지스트패턴을 식각장벽으로 이용하여 식각하는 씨모스이미지센서 제조 방법.
- 제14항에 있어서,상기 제2포토레지스트패턴을 식각장벽으로 이용한 식각은, 습식식각으로 진 행하는 씨모스이미지센서 제조 방법.
- 제10항에 있어서,상기 유기반사방지막과 하드마스크막을 식각하는 단계는,플라즈마건식식각으로 진행하는 씨모스이미지센서 제조 방법.
- 제16항에 있어서,상기 유기반사방지막은 산소계 가스로 식각하는 씨모스이미지센서 제조 방법.
- 제16항에 있어서,상기 하드마스크막은 불소계 가스로 식각하는 씨모스이미지센서 제조 방법.
- 제10항에 있어서,상기 로직영역에 잔류하는 하드마스크막을 제거하는 단계는,습식식각으로 진행하는 씨모스이미지센서 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080054879A KR20090128902A (ko) | 2008-06-11 | 2008-06-11 | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 |
| CN2009801220909A CN102099915A (zh) | 2008-06-11 | 2009-06-10 | 采用双硬掩模涂层制造cmos图像传感器的方法 |
| JP2011513425A JP5226863B2 (ja) | 2008-06-11 | 2009-06-10 | ２重ハードマスク層を使用したｃｍｏｓイメージセンサの製造方法 |
| PCT/KR2009/003131 WO2009151284A2 (ko) | 2008-06-11 | 2009-06-10 | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 |
| US12/996,999 US20110164161A1 (en) | 2008-06-11 | 2009-06-10 | Method of manufacturing cmos image sensor using double hard mask layer |
| EP09762671.7A EP2306521A4 (en) | 2008-06-11 | 2009-06-10 | METHOD FOR MANUFACTURING CMOS IMAGE SENSORS BASED ON THE USE OF DOUBLE HARD MASK COATING |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080054879A KR20090128902A (ko) | 2008-06-11 | 2008-06-11 | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090128902A true KR20090128902A (ko) | 2009-12-16 |
Family
ID=41417257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080054879A KR20090128902A (ko) | 2008-06-11 | 2008-06-11 | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20110164161A1 (ko) |
| EP (1) | EP2306521A4 (ko) |
| JP (1) | JP5226863B2 (ko) |
| KR (1) | KR20090128902A (ko) |
| CN (1) | CN102099915A (ko) |
| WO (1) | WO2009151284A2 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9034742B2 (en) | 2013-10-04 | 2015-05-19 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
| CN103887224B (zh) * | 2014-03-20 | 2017-01-11 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
| CN106816441B (zh) * | 2015-12-02 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN117153786B (zh) * | 2023-10-31 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117878060B (zh) * | 2024-03-11 | 2024-05-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3624140B2 (ja) * | 1999-08-05 | 2005-03-02 | キヤノン株式会社 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US6448595B1 (en) * | 2000-06-26 | 2002-09-10 | Twin Han Technology Co., Ltd. | Active photodiode CMOS image sensor structure |
| US20020142252A1 (en) * | 2001-03-29 | 2002-10-03 | International Business Machines Corporation | Method for polysilicon conductor (PC) Trimming for shrinking critical dimension and isolated-nested offset correction |
| US6518151B1 (en) * | 2001-08-07 | 2003-02-11 | International Business Machines Corporation | Dual layer hard mask for eDRAM gate etch process |
| US6730610B1 (en) * | 2002-12-20 | 2004-05-04 | Taiwan Semiconductor Manufacturing Co., Ltd | Multiple thickness hard mask method for optimizing laterally adjacent patterned layer linewidths |
| KR100888200B1 (ko) * | 2002-12-30 | 2009-03-12 | 주식회사 하이닉스반도체 | 반도체소자의 전도 패턴 형성 방법 |
| JP3757213B2 (ja) * | 2003-03-18 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法 |
| US7118987B2 (en) * | 2004-01-29 | 2006-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of achieving improved STI gap fill with reduced stress |
| US7125775B1 (en) * | 2004-03-18 | 2006-10-24 | Integrated Device Technology, Inc. | Method for forming hybrid device gates |
| JP2006032688A (ja) * | 2004-07-16 | 2006-02-02 | Fujitsu Ltd | 固体撮像装置 |
| TWI302754B (en) * | 2005-02-28 | 2008-11-01 | Magnachip Semiconductor Ltd | Complementary metal-oxide-semiconductor image sensor and method for fabricating the same |
| CN100468752C (zh) * | 2005-11-24 | 2009-03-11 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| KR100694480B1 (ko) * | 2005-12-22 | 2007-03-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
| KR100713349B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
| KR100772271B1 (ko) * | 2006-08-16 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 이미지 센서 소자의 콘택 제조 방법 |
| US7531374B2 (en) * | 2006-09-07 | 2009-05-12 | United Microelectronics Corp. | CMOS image sensor process and structure |
| KR20090090776A (ko) * | 2008-02-22 | 2009-08-26 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
-
2008
- 2008-06-11 KR KR1020080054879A patent/KR20090128902A/ko not_active Application Discontinuation
-
2009
- 2009-06-10 CN CN2009801220909A patent/CN102099915A/zh active Pending
- 2009-06-10 US US12/996,999 patent/US20110164161A1/en not_active Abandoned
- 2009-06-10 JP JP2011513425A patent/JP5226863B2/ja not_active Expired - Fee Related
- 2009-06-10 WO PCT/KR2009/003131 patent/WO2009151284A2/ko active Application Filing
- 2009-06-10 EP EP09762671.7A patent/EP2306521A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP2306521A2 (en) | 2011-04-06 |
| EP2306521A4 (en) | 2013-05-22 |
| WO2009151284A2 (ko) | 2009-12-17 |
| US20110164161A1 (en) | 2011-07-07 |
| JP5226863B2 (ja) | 2013-07-03 |
| WO2009151284A3 (ko) | 2010-04-15 |
| JP2011523227A (ja) | 2011-08-04 |
| CN102099915A (zh) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794230B2 (en) | Approach to improve line end shortening | |
| KR100961404B1 (ko) | 집적 회로 장치 및 그 형성 방법 | |
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20120092983A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20090128902A (ko) | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 | |
| US20030211730A1 (en) | Method for forming contact hole in semiconductor device | |
| KR100268894B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US7153780B2 (en) | Method and apparatus for self-aligned MOS patterning | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| KR100289808B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100917058B1 (ko) | 반도체 소자의 트리플 게이트 산화막 형성 방법 | |
| US7125775B1 (en) | Method for forming hybrid device gates | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR100344825B1 (ko) | 반도체소자의 제조방법 | |
| KR100831978B1 (ko) | 반사방지막을 이용한 비트라인콘택홀 형성 방법 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| KR100466208B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100532839B1 (ko) | 반도체 제조공정의 샐로우 트렌치 형성방법 | |
| KR100370158B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| KR100396711B1 (ko) | 반도체 소자의 제조방법 | |
| KR20060128489A (ko) | 리세스게이트공정을 이용한 반도체소자의 제조 방법 | |
| US20090053873A1 (en) | Method of forming semiconductor structure | |
| KR20040001485A (ko) | 반도체 소자의 제조방법 | |
| KR20060075077A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |