KR100772271B1 - 이미지 센서 소자의 콘택 제조 방법 - Google Patents

이미지 센서 소자의 콘택 제조 방법 Download PDF

Info

Publication number
KR100772271B1
KR100772271B1 KR1020060077147A KR20060077147A KR100772271B1 KR 100772271 B1 KR100772271 B1 KR 100772271B1 KR 1020060077147 A KR1020060077147 A KR 1020060077147A KR 20060077147 A KR20060077147 A KR 20060077147A KR 100772271 B1 KR100772271 B1 KR 100772271B1
Authority
KR
South Korea
Prior art keywords
region
layer
pixel region
contact hole
source
Prior art date
Application number
KR1020060077147A
Other languages
English (en)
Inventor
김재영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060077147A priority Critical patent/KR100772271B1/ko
Application granted granted Critical
Publication of KR100772271B1 publication Critical patent/KR100772271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지 센서 소자의 콘택 제조 방법에 관한 것으로, 특히 픽셀 영역의 게이트 전극 및 소오스/드레인 영역 상부면에 두껍게 블록킹 산화막을 형성하고, 로직 영역의 게이트 전극 또는 소오스/드레인 영역에 실리사이드막을 형성하고, 반도체 기판의 구조물 전면에 순차적으로 식각 정지막 및 층간 절연막을 형성하고, 픽셀 영역의 식각 정지막을 식각 타겟으로 하여 픽셀 영역의 층간 절연막 및 식각 정지막을 식각하여 콘택홀을 형성함과 동시에, 로직 영역의 층간 절연막 일부를 식각하여 콘택홀을 형성한 후에, 로직 영역의 식각 정지막을 식각 타겟으로 하여 픽셀 영역의 콘택홀 아래의 블록킹 산화막을 식각하여 소오스/드레인 영역 표면을 오픈시키고 동시에, 로직 영역의 콘택홀 아래의 층간 절연막 및 식각 정지막을 식각하여 실리사이드막 표면을 오픈시킨다. 그러므로, 본 발명은 픽셀 영역과 로직 영역의 콘택홀을 위한 층간 절연막 내지 블록킹 산화막 식각 공정시 식각 선택비를 조정하여 콘택홀을 형성하기 때문에 로직 영역에서 실리사이드막과 소자 분리막 사이의 경계 부분에 있는 소자 분리막을 과도 식각하는 것을 막아 이미지 센서 소자의 누설 원인을 줄일 수 있다.
이미지 센서, 블록킹 산화막, 식각 정지막, 실리사이드막

Description

이미지 센서 소자의 콘택 제조 방법{METHOD FOR MANUFACTURING CONTACT OF IMAGE SENSOR DEVICE}
도 1은 종래 기술에 의한 이미지 센서 소자의 콘택 구조를 나타낸 수직 단면도,
도 2a 내지 도 2i는 종래 기술에 의한 이미지 센서 소자에서 픽셀 영역과 로직 영역의 콘택 제조 공정을 설명하기 위한 공정 순서도,
도 3은 본 발명에 따라 제조된 이미지 센서 소자의 콘택 구조를 나타낸 수직 단면도,
도 4a 내지 도 4g는 본 발명에 따른 이미지 센서 소자의 픽셀 영역과 로직 영역의 콘택 제조 공정을 설명하기 위한 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 반도체 기판 102 : 소자 분리막
104 : 게이트 절연막 106 : 게이트 전극
108 : 스페이서 110 : 소오스/드레인 영역
112 : 블록킹 산화막 114 : 실리사이드막
116 : 식각 정지막 118 : 층간 절연막
122a : 픽셀 영역의 콘택홀 122b : 로직 영역의 콘택홀
본 발명은 이미지 센서 소자의 콘택 제조 방법에 관한 것으로서, 특히 픽셀 영역과 로직 영역의 콘택홀 식각 공정시 발생하는 로직 영역의 소자 분리막 과도 식각을 미연에 방지할 수 있는 이미지 센서 소자의 콘택 제조 방법에 관한 것이다.
일반적으로, 이미지 센서 소자는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하캐리어가 커패시터에 저장되고 이송되는 소자이다. 더욱이, 씨모스(Complementary MOS; 이하 CMOS라 함) 이미지 센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 다양한 이미지 센서를 제조함에 있어서, 이미지 센서의 감광도(photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는바 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지 센서는 빛을 감지하는 광감지 소자부분(즉, 픽셀 영역)과, 감지된 빛을 전기적신호로 처리하여 데이터화하는 CMOS 논리 회로부분(즉, 로직 영역)으로 구성되어 있다.
한편, 종래 이미지 센서 제조 공정에서 광감지 소자가 형성되는 픽셀 영역은 다이오드 누설(leakage)을 줄이기 위해서 실리사이드막을 채택하지 않는 콘택을 형성하고, 논리 회로가 형성되는 로직 영역은 고속 신호 처리를 위해서 실리사이드를 채택한 콘택을 형성하게 된다.
도 1은 종래 기술에 의한 이미지 센서 소자의 콘택 구조를 나타낸 수직 단면도이다. 도 2a 내지 도 2i는 종래 기술에 의한 이미지 센서 소자에서 픽셀 영역과 로직 영역의 콘택 제조 공정을 설명하기 위한 공정 순서도이다.
이들 도면을 참조하면, 종래 기술에 의한 이미지 센서 소자의 콘택 제조 공정은 다음과 같이 진행된다.
우선 도 2a에 도시된 바와 같이, STI(Shallow Trench Isolation) 등의 소자 분리 공정을 통해 반도체 기판(10)인 실리콘 기판의 활성 영역과 소자 분리 영역을 구분하는 소자분리막(12)을 형성하고, 이온 주입(ion implantation) 공정을 통해 기판(10)의 활성 영역에 웰(well), 문턱 전압 조절 등의 불순물 도펀트(dopant)를 이온 주입한다.
그리고 기판(10)의 활성 영역 전면에 게이트 절연막(14)으로서, 실리콘 산화막(SiO2)을 증착하고, 그 위에 도프트 폴리실리콘 등의 도전막을 증착한다. 게이트 마스크를 이용한 사진 및 건식 식각 공정을 진행하여 도전막을 패터닝하여 픽셀 영역(A) 및 로직 영역(B)에 각각 게이트 전극(16)을 형성하고, 그 하부의 게이트 절연막(14)도 식각한다.
또, 기판 전면에 절연막으로서, 실리콘 질화막(Si3N4)을 증착하고, 이를 건 식 식각, 예를 들어 반응성 이온 식각(RIE : Reactive Ion Etching)하여 픽셀 영역(A) 및 로직 영역(B)의 게이트 전극(16) 측벽에 스페이서(18)를 형성한다.
계속해서, 소오스/드레인 이온 주입 공정, 예를 들어, n형 도펀트 이온을 고농도로 이온 주입하여 픽셀 영역(A) 및 로직 영역(B)의 기판(10)내에 게이트 전극(16) 또는 스페이서(18) 에지와 소자 분리막(12) 사이의 활성 영역에 소오스/드레인 영역(20)을 형성한다.
도 2b에 도시된 바와 같이, 기판 전면에 열산화 공정 또는 습식 산화 공정 등으로 실리사이드의 형성을 막는 블록킹 산화막(22)을 약 500Å∼1000Å 정도 증착하고, 사진 및 식각 공정을 진행하여 로직 영역(B)의 블록킹 산화막을 제거함으로써 픽셀 영역(A)에만 블록킹 산화막(22)이 남아 있도록 한다.
도 2c에 도시된 바와 같이, 기판 전면에 실리사이드 금속층으로서 티타늄(Ti)을 증착하고 어닐 처리하여 로직 영역(B)의 게이트 전극(16) 또는 소오스/드레인 영역(20)에 티타늄 실리사이드막(24)을 형성한다. 이때, 픽셀 영역(A)의 게이트 전극(16) 또는 소오스/드레인 영역(20)에는 블록킹 산화막(22)에 의해 실리사이드막이 형성되지 않는다.
이어서 도 2d에 도시된 바와 같이, 상기 구조물 전면에 식각 정지막(26)으로서 실리콘 질화막(Si3N4)을 약 300Å 정도 증착하고, 그 위에 층간 절연막(PMD : Poly Metal Dielectric layer)(28)으로서 BPSG(BoroPhospho Silicate Glass) 또는 PSG(Phospho Silicate Glass)를 6000Å∼7000Å정도 증착하고 이를 어닐링한다. 그런 다음 화학적기계적연마(CMP : Chemical Mechanical Polishing)로 층간 절연막(28)의 표면을 평탄화한다.
계속해서 도 2e에 도시된 바와 같이, 픽셀 영역(A) 및 로직 영역(B)의 콘택홀 마스크를 이용한 사진 공정을 진행하여 층간 절연막(28)에 포토레지스트 패턴(30)을 형성한다.
그리고 도 2f에 도시된 바와 같이, 포토레지스트 패턴(30)에 의해 드러난 층간 절연막(28) 및 식각 정지막(26)을 건식 식각하여 픽셀 영역(A) 및 로직 영역(B)에 콘택홀(32a, 32b)을 각각 형성한다. 이때, 로직 영역(B)에서는 콘택홀 식각 공정에 의해 소오스/드레인 영역(20)의 실리사이드막(24) 표면이 오픈되지만, 픽셀 영역(A)에서는 블록킹 산화막(22)으로 인해 소오스/드레인 영역(20)이 오픈되지 못한다.
이를 위해 도 2g에 도시된 바와 같이, 산화막의 건식 식각 공정을 진행하여 픽셀 영역(A)의 블록킹 산화막(22)을 선택 식각함으로서 픽셀 영역(A)의 소오스/드레인 영역(20)이 오픈되도록 한다.
그 다음, 도 2h에 도시된 바와 같이, 에슁 공정을 진행하여 콘택홀 식각을 위한 포토레지스트 패턴을 제거하고, 세정 공정을 진행한다.
그리고나서, 도 2i에 도시된 바와 같이, 픽셀 영역(A) 및 로직 영역(B)의 콘택홀에 도전막으로서 도프트 폴리실리콘 또는 금속 물질을 매립하고 화학적기계적연마(CMP) 공정으로 층간 절연막(28) 표면의 도전막을 제거하여 픽셀 영역(A)의 소오스/드레인 영역(20)과 연결되고, 로직 영역(B)의 실리사이드막(24)을 통해 소오 스/드레인 영역(20)과 연결되는 콘택(36)을 각각 형성한다.
하지만, 종래 기술에 의한 이미지 센서 픽셀 영역과 로직 영역의 콘택 제조 공정시 로직 영역(B)의 콘택홀을 위한 포토레지스트 패턴(30)이 미스 얼라인되어 있을 경우 픽셀 영역(A)의 블록킹 산화막(22)을 식각할 때 로직 영역(B)에서 실리사이드(24)와 소자 분리막(12) 사이의 경계 부분에 있는 소자 분리막(12)을 과도 식각(34)하게 된다. 이러한 과도 식각된 부분(34)은 이미지 센서 소자의 누설 원인으로 작용하게 되어 제품의 수율을 저하시키게 된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 픽셀 영역의 블록킹 산화막을 두껍게 증착하고, 픽셀 영역과 로직 영역의 콘택홀을 위한 블록킹 산화막 식각 공정시 식각 선택비를 조정함으로써 로직 영역의 소자 분리막 경계 부분이 과도 식각되는 것을 방지할 수 있는 이미지 센서 소자의 콘택 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 픽셀 영역 및 로직 영역을 갖는 이미지 센서 소자를 제조하는 방법에 있어서, 반도체 기판의 픽셀 영역 및 로직 영역에 각각 게이트 전극 및 소오스/드레인 영역을 형성하는 단계와, 픽셀 영역의 게이트 전극 및 소오스/드레인 영역 상부면에 블록킹 산화막을 형성하는 단계와, 로직 영역의 게이트 전극 또는 소오스/드레인 영역에 실리사이드막을 형성하는 단계와, 반도체 기판의 구조물 전면에 순차적으로 식각 정지막 및 층간 절연막을 형성하는 단계와, 픽셀 영역의 식각 정지막을 식각 타겟으로 하여 픽셀 영역의 층간 절연막 및 식각 정지막을 식각하여 콘택홀을 형성함과 동시에, 로직 영역의 층간 절연막 일부를 식각하여 콘택홀을 형성하는 단계와, 로직 영역의 식각 정지막을 식각 타겟으로 하여 픽셀 영역의 콘택홀 아래의 블록킹 산화막을 식각하여 소오스/드레인 영역 표면을 오픈시키고 동시에, 로직 영역의 콘택홀 아래의 층간 절연막 및 식각 정지막을 식각하여 실리사이드막 표면을 오픈시키는 단계를 포함한다.
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.
도 3은 본 발명에 따라 제조된 이미지 센서 소자의 콘택 구조를 나타낸 수직 단면도이다.
도 3에 도시된 바와 같이, 본 발명에 따라 제조된 이미지 센서 소자는, 소자 분리막(102)이 형성된 반도체 기판(100)의 활성 영역에서 픽셀 영역(A) 및 로직 영역(B)에 각각 순차적으로 게이트 절연막(104) 및 게이트 전극(106)이 형성되어 있다.
픽셀 영역(A) 및 로직 영역(B)의 게이트 전극(106) 측벽에 스페이서(108)가 형성되어 있고, 상기 게이트 전극(106) 또는 스페이서(108) 에지와 소자 분리막(102) 사이의 활성 영역에 소오스/드레인 영역(110)이 형성되어 있다.
픽셀 영역(A)의 게이트 전극(106), 스페이서(108) 및 소오스/드레인 영역(110) 상부면에 블록킹 산화막(112)이 두껍게, 예를 들어 3000Å∼5000Å 정도 형성되어 있고, 로직 영역(B)의 게이트 전극(106) 또는 소오스/드레인 영역(110)에 실리사이드막(114)이 형성되어 있다.
픽셀 영역(A) 및 로직 영역(B)의 상기 구조물 전면에 식각 정지막(116) 및 층간 절연막(PMD)(118)이 순차적으로 형성되어 있고, 픽셀 영역(A)의 콘택홀(122a)을 통해 소오스/드레인 영역(110)과 연결되는 픽셀용 콘택(124)이 형성되어 있고, 로직 영역(B)의 콘택홀(122b)을 통해 소오스/드레인 영역 상부의 실리사이드막(114)과 연결되는 로직용 콘택(124)이 형성되어 있다.
그러므로, 본 발명에 따른 이미지 센서 소자의 콘택은, 픽셀 영역(A)에만 형성되는 실리사이드 블록킹막(112) 두께를 종래보다 두껍게 증가시킴으로써, 픽셀 영역(A)과 로직 영역(B)의 콘택홀 식각 공정시 로직 영역(B)의 소자 분리막(102) 경계 부분(126)이 과도 식각되는 것을 방지할 수 있다.
도 4a 내지 도 4g는 본 발명에 따른 이미지 센서 소자의 픽셀 영역과 로직 영역의 콘택 제조 공정을 설명하기 위한 공정 순서도이다.
이들 도면을 참조하면, 본 발명에 따른 이미지 센서 소자의 픽셀 영역과 로직 영역의 콘택 제조 공정은 다음과 같이 진행된다.
우선 도 4a에 도시된 바와 같이, STI 등의 소자 분리 공정을 통해 반도체 기판(100)인 실리콘 기판의 활성 영역과 소자 분리 영역을 구분하는 소자분리막(102)을 형성하고, 이온 주입 공정을 통해 기판(100)의 활성 영역에 웰(well), 문턱 전압 조절 등의 불순물 도펀트를 이온 주입한다.
그리고, 반도체 기판(100)의 활성 영역 전면에 게이트 절연막(104)으로서, 실리콘 산화막(SiO2)을 증착하고, 그 위에 도프트 폴리실리콘 등의 도전막을 증착한다. 게이트 마스크를 이용한 사진 및 건식 식각 공정을 진행하여 도전막을 패터닝하여 픽셀 영역(A) 및 로직 영역(B)에 각각 게이트 전극(106)을 형성하고, 그 하부의 게이트 절연막(104)도 식각한다.
또, 기판 전면에 절연막으로서, 실리콘 질화막(Si3N4)을 증착하고, 이를 건식 식각, 예를 들어 반응성 이온 식각(RIE)하여 픽셀 영역(A) 및 로직 영역(B)의 게이트 전극(106) 측벽에 스페이서(108)를 형성한다.
계속해서, 소오스/드레인 이온 주입 공정, 예를 들어, n형 도펀트 이온을 고농도로 이온 주입하여 픽셀 영역(A) 및 로직 영역(B)의 기판(100)내에 게이트 전극(106) 또는 스페이서(108) 에지와 소자 분리막(102) 사이의 활성 영역에 소오스/드레인 영역(110)을 형성한다.
도 4b에 도시된 바와 같이, 기판 전면에 실리사이드의 형성을 막고자 실리콘 산화막(SiO2)을 약 3000Å∼5000Å 정도 증착하여 블록킹 산화막(112)을 형성하고, 사진 및 식각 공정을 진행하여 로직 영역(B)의 블록킹 산화막을 제거함으로써 픽셀 영역(A)에만 블록킹 산화막(112)이 남아 있도록 한다. 이때, 로직 영역(B)의 블록킹 산화막의 식각 공정은 블록킹 산화막과 기판의 실리콘과의 식각 선택비를 12 : 1의 고선택비로 한다.
기판 전면에 실리사이드 금속층으로서 티타늄(Ti)을 증착하고 어닐 처리하여 로직 영역(B)의 게이트 전극(106) 또는 소오스/드레인 영역(110)에 티타늄 실리사 이드막(114)을 형성한다. 이때, 픽셀 영역(A)의 게이트 전극(106) 또는 소오스/드레인 영역(110)에는 블록킹 산화막(112)에 의해 실리사이드막이 형성되지 않는다.
그리고 도 4c에 도시된 바와 같이, 상기 구조물 전면에 식각 정지막(116)으로서 실리콘 질화막(Si3N4)을 약 300Å 정도 증착하고, 그 위에 층간 절연막(PMD)(118)으로서 BPSG 또는 PSG를 6000Å∼7000Å정도 증착하고 이를 어닐링한다. 그런 다음 화학적기계적연마(CMP)로 층간 절연막(118)의 표면을 평탄화한다.
계속해서 도 4d에 도시된 바와 같이, 픽셀 영역(A) 및 로직 영역(B)의 콘택홀 마스크를 이용한 사진 공정을 진행하여 층간 절연막(118)에 포토레지스트 패턴(120)을 형성한다.
그리고 포토레지스트 패턴(120)에 의해 드러난 픽셀 영역(A)의 층간 절연막(118), 식각 정지막(116) 및 블록킹 산화막(112) 일부를 건식 식각하여 픽셀 영역(A) 의 콘택홀(122a)을 일부 형성함과 동시에, 로직 영역(B)의 층간 절연막(118)을 일정 깊이로 식각하여 로직 영역(B)의 콘택홀(122b)을 형성한다.
이때, 픽셀 영역(A)에서는 콘택홀 식각 공정에 의해 식각 정지막(116)이 제거된 바로 아래의 블록킹 산화막(112) 일부 표면이 오픈되고, 로직 영역(B)에서는 콘택홀 식각 공정에 의해 층간 절연막(118) 표면이 오픈된다. 여기서, 건식 식각 공정은, 층간 절연막(118)인 산화막과 식각 정지막(116)의 식각 선택비를 5 : 1 비율 이하의 저선택비로 한다. 이러한 식각 공정에 의해 로직 영역(B)의 잔여 층간 절연막(118) 두께가 약 1000Å 정도 남도록 한다.
계속해서 도 4e에 도시된 바와 같이, 건식 식각 공정을 진행하여 픽셀 영역(A)의 블록킹 산화막(112)을 식각함과 동시에, 로직 영역(B)의 잔여 층간 절연막(118) 및 식각 정지막(116)을 식각한다. 여기서, 건식 식각 공정은, 블록킹 산화막(112)과 식각 정지막(116)의 식각 선택비를 18 : 1 비율 이상의 고선택비로 한다.
이로 인해, 픽셀 영역(A)의 소오스/드레인 영역(110)이 콘택홀(122a)에 의해 오픈되고, 로직 영역(B)의 소오스/드레인 영역(110)의 실리사이드막(114) 표면이 콘택홀(122b)에 의해 오픈된다.
그 다음, 도 4f에 도시된 바와 같이, 에슁 공정을 진행하여 콘택홀 식각을 위한 포토레지스트 패턴을 제거하고, 세정 공정을 진행한다.
그리고나서, 도 4g에 도시된 바와 같이, 픽셀 영역(A) 및 로직 영역(B)의 콘택홀에 도전막으로서 도프트 폴리실리콘 또는 금속 물질을 매립하고 화학적기계적연마(CMP) 공정으로 층간 절연막(118) 표면의 도전막을 제거하여 픽셀 영역(A)의 소오스/드레인 영역(110)과 연결되고, 로직 영역(B)의 실리사이드막(114)을 통해 소오스/드레인 영역(110)과 연결되는 콘택(124)을 각각 형성한다.
그러므로, 본 발명에 따른 이미지 센서 소자의 콘택 제조 방법은, 픽셀 영역(A)에만 형성되는 실리사이드 블록킹막(112) 두께를 종래보다 증가시킴으로써, 픽셀 영역(A)과 로직 영역(B)의 콘택홀 식각 공정시 픽셀 영역(A)의 층간 절연막(118)과 식각 정지막(116)의 식각 선택비를 낮추어 1차 식각 공정을 진행하고, 이후 블록킹 산화막(112)과 식각 정지막(116)의 식각 선택비를 높여 2차 식각 공정 을 진행하여 콘택홀을 형성한다. 이에 따라, 픽셀 영역(A)과 로직 영역(B)의 콘택홀 식각 공정시 로직 영역(B)의 소자 분리막(102) 경계 부분(126)이 과도 식각되는 것을 방지할 수 있다.
이상 설명한 바와 같이, 본 발명은 픽셀 영역의 블록킹 산화막을 두껍게 증착하고, 픽셀 영역과 로직 영역의 콘택홀을 위한 층간 절연막 내지 블록킹 산화막 식각 공정시 식각 선택비를 조정하여 콘택홀을 형성한다.
그러므로, 본 발명은 로직 영역의 콘택홀을 위한 포토레지스트 패턴이 미스 얼라인되어 있을 경우 픽셀 영역의 실리사이드 블록킹막과 로직 영역의 식각 정지막을 식각할 때 로직 영역에서 실리사이드와 소자 분리막 사이의 경계 부분에 있는 소자 분리막을 과도 식각하는 것을 막아 이미지 센서 소자의 누설 원인을 줄일 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (5)

  1. 픽셀 영역 및 로직 영역을 갖는 이미지 센서 소자를 제조하는 방법에 있어서,
    상기 반도체 기판의 상기 픽셀 영역 및 상기 로직 영역에 각각 게이트 전극 및 소오스/드레인 영역을 형성하는 단계와,
    상기 픽셀 영역의 상기 게이트 전극 및 상기 소오스/드레인 영역 상부면에 블록킹 산화막을 형성하는 단계와,
    상기 로직 영역의 상기 게이트 전극 또는 상기 소오스/드레인 영역에 실리사이드막을 형성하는 단계와,
    상기 반도체 기판의 구조물 전면에 순차적으로 식각 정지막 및 층간 절연막을 형성하는 단계와,
    상기 픽셀 영역의 식각 정지막을 식각 타겟으로 하여 상기 픽셀 영역의 상기 층간 절연막 및 상기 식각 정지막을 식각하여 콘택홀을 형성함과 동시에, 상기 로직 영역의 층간 절연막 일부를 식각하여 콘택홀을 형성하는 단계와,
    상기 로직 영역의 식각 정지막을 식각 타겟으로 하여 상기 픽셀 영역의 상기 콘택홀 아래의 상기 블록킹 산화막을 식각하여 상기 소오스/드레인 영역 표면을 오픈시키고 동시에, 상기 로직 영역의 콘택홀 아래의 상기 층간 절연막 및 상기 식각 정지막을 식각하여 상기 실리사이드막 표면을 오픈시키는 단계
    를 포함하는 이미지 센서 소자의 콘택 제조 방법.
  2. 제 1항에 있어서,
    상기 블록킹 산화막은, 3000Å∼5000Å의 두께로 형성하는 것을 특징으로 하는 이미지 센서 소자의 콘택 제조 방법.
  3. 제 1항에 있어서,
    상기 콘택홀을 형성하는 단계에서, 상기 층간 절연막과 상기 식각 정지막의 식각 선택비를 5 : 1 로 하여 식각하는 것을 특징으로 하는 이미지 센서 소자의 콘택 제조 방법.
  4. 제 1항에 있어서,
    상기 소오스/드레인 표면을 오픈시키는 단계에서, 상기 블록킹 산화막과 상기 식각 정지막의 식각 선택비를 18 : 1 로 하여 식각하는 것을 특징으로 하는 이미지 센서 소자의 콘택 제조 방법.
  5. 제 1항에 있어서,
    상기 이미지 센서 소자의 콘택 제조 방법은,
    상기 실리사이드막 표면을 오픈시키는 단계 이후에, 상기 콘택홀에 도전막을 매립하여 상기 픽셀 영역의 콘택홀을 통해 상기 소오스/드레인 영역과 연결되는 콘택을 형성함과 동시에, 상기 로직 영역의 콘택홀을 통해 상기 실리사이드막과 연결되는 다른 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서 소자의 콘택 제조 방법.
KR1020060077147A 2006-08-16 2006-08-16 이미지 센서 소자의 콘택 제조 방법 KR100772271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060077147A KR100772271B1 (ko) 2006-08-16 2006-08-16 이미지 센서 소자의 콘택 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060077147A KR100772271B1 (ko) 2006-08-16 2006-08-16 이미지 센서 소자의 콘택 제조 방법

Publications (1)

Publication Number Publication Date
KR100772271B1 true KR100772271B1 (ko) 2007-11-01

Family

ID=39060499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060077147A KR100772271B1 (ko) 2006-08-16 2006-08-16 이미지 센서 소자의 콘택 제조 방법

Country Status (1)

Country Link
KR (1) KR100772271B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009151284A3 (ko) * 2008-06-11 2010-04-15 크로스텍 캐피탈, 엘엘씨 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050029874A (ko) * 2003-09-24 2005-03-29 동부아남반도체 주식회사 씨모스 이미지 센서의 제조방법
KR20060011411A (ko) * 2004-07-30 2006-02-03 매그나칩 반도체 유한회사 시모스 이미지센서 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050029874A (ko) * 2003-09-24 2005-03-29 동부아남반도체 주식회사 씨모스 이미지 센서의 제조방법
KR20060011411A (ko) * 2004-07-30 2006-02-03 매그나칩 반도체 유한회사 시모스 이미지센서 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009151284A3 (ko) * 2008-06-11 2010-04-15 크로스텍 캐피탈, 엘엘씨 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법
CN102099915A (zh) * 2008-06-11 2011-06-15 科洛司科技有限公司 采用双硬掩模涂层制造cmos图像传感器的方法

Similar Documents

Publication Publication Date Title
US6194258B1 (en) Method of forming an image sensor cell and a CMOS logic circuit device
US6335249B1 (en) Salicide field effect transistors with improved borderless contact structures and a method of fabrication
KR100465380B1 (ko) 반도체 장치 및 그의 제조 방법
US6001726A (en) Method for using a conductive tungsten nitride etch stop layer to form conductive interconnects and tungsten nitride contact structure
US7638389B2 (en) Semiconductor device capacitor fabrication method
US20040089883A1 (en) CMOS image sensor and method of fabricating the same
CN100454565C (zh) 半导体器件及制造半导体器件的方法
KR100731064B1 (ko) 씨모스 이미지 센서의 제조방법
US6509264B1 (en) Method to form self-aligned silicide with reduced sheet resistance
KR100791683B1 (ko) 수평형 모스 트랜지스터 및 그 제조 방법
CN100483683C (zh) Cmos图像传感器及其制造方法
US6306678B1 (en) Process for fabricating a high quality CMOS image sensor
KR100772271B1 (ko) 이미지 센서 소자의 콘택 제조 방법
KR20070020919A (ko) 리세스 채널 어레이 트랜지스터 및 그 제조 방법
KR100763680B1 (ko) 이미지 센서 소자의 콘택 구조 및 그 제조 방법
KR20030001827A (ko) 이중 게이트 산화막을 갖는 반도체 소자의 제조방법
KR20050029874A (ko) 씨모스 이미지 센서의 제조방법
KR100498644B1 (ko) Ｐｉｐ 커패시터를 갖는 반도체 소자의 제조 방법
KR20060073818A (ko) 반도체 소자의 콘택 제조 방법
US20020090771A1 (en) Self-align offset gate structure and method of manufacture
KR100376868B1 (ko) 반도체장치의 제조방법
KR100481987B1 (ko) 반도체 소자의 ｍｏｓ 커패시터 형성 방법
KR100562669B1 (ko) 살리사이드 공정을 이용한 이미지센서 제조 방법
KR20070083348A (ko) 씨모스 이미지 센서의 콘택 형성 방법
US20020132458A1 (en) Method for fabricating a MOS transistor of an embedded memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee