CN100454565C - 半导体器件及制造半导体器件的方法 - Google Patents

半导体器件及制造半导体器件的方法 Download PDF

Info

Publication number
CN100454565C
CN100454565C CNB200510009009XA CN200510009009A CN100454565C CN 100454565 C CN100454565 C CN 100454565C CN B200510009009X A CNB200510009009X A CN B200510009009XA CN 200510009009 A CN200510009009 A CN 200510009009A CN 100454565 C CN100454565 C CN 100454565C
Authority
CN
China
Prior art keywords
diffusion layer
distribution
dielectric film
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510009009XA
Other languages
English (en)
Other versions
CN1658396A (zh
Inventor
太田宗吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1658396A publication Critical patent/CN1658396A/zh
Application granted granted Critical
Publication of CN100454565C publication Critical patent/CN100454565C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/16—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by features of a layer formed of particles, e.g. chips, powder or granules
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/068—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of particles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/14—Layered products comprising a layer of synthetic resin next to a particulate layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J175/00—Adhesives based on polyureas or polyurethanes; Adhesives based on derivatives of such polymers
    • C09J175/04—Polyurethanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/412—Transparent

Abstract

一种半导体器件，包括：半导体基底；设置在所述半导体基底一个主面中的隔离膜；布置在所述隔离膜上的配线；形成在所述半导体基底内并且位于所述隔离膜附近的扩散层；以及在所述半导体基底一个主面上覆盖扩散层的绝缘膜。所述绝缘膜还覆盖靠近于扩散层的隔离膜的一部分，并且与靠近于扩散层的配线的侧部接触。

Description

半导体器件及制造半导体器件的方法
技术领域
本发明涉及诸如图像传感器的半导体器件及制造半导体器件的方法。
背景技术
在最近的半导体集成电路中，通常执行硅化以便于提高运行速度。在硅化中，例如，MOS集成电路的栅电极的表面和扩散层(源极/漏极)的表面与诸如钛、钴和镍等难熔金属反应以便形成硅化物。当栅电极和扩散层(源极/漏极)的表面被硅化时，MOS集成电路可获得较低电阻和较高运行速度。伴随改进器件特性或可靠性的需求，存在将芯片中形成有硅化物的区域与未形成有硅化物的区域相分离的趋势。这种技术也用在具有较小芯片尺寸的诸如图像传感器的半导体器件中。
图14是示出了图像传感器的结构的示例的示意图。图像传感器包括半导体基底200、像素区域202以及周边电路区域203。像素区域202以及周边电路区域203被形成在半导体基底200上。周边电路区域203包括用于驱动像素区域202的驱动电路、信号处理电路等。驱动电路、信号处理电路等中的每个都包括具有MOS结构的FET(场效应晶体管)。像素区域202包括二维阵列形式的多个像素201，并且每个像素201都包括光电二极管。
图15示出了像素结构的横截面。N类型光电二极管的扩散层116被设在P类型半导体基底200中。MOS晶体管的传输门117被形成在扩散层116的附近。在图15中，N类型扩散层(浮动扩散放大器)118被布置在传输门117与扩散层116相对的侧部附近。隔离膜104被布置在扩散层116与传输门117相对的侧部附近。隔离膜104被设在半导体基底200中。在隔离膜104上形成有配线101。多晶硅膜主要用于传输门117和配线101。
近年来，图像传感器的像素尺寸已日益缩小以使得图像传感器可被安置在例如蜂窝式电话或数字式静物摄影机中。而且，除光电二极管的扩散层116、传输门117和配线101以外，每个像素201(图14)还都需要侧壁隔板103。
侧壁隔板103的结构与周边电路区域203中的MOS晶体管的侧壁隔板的结构相同(图14)。周边电路区域203中的MOS晶体管(图14)使用LDD(轻微掺杂漏极)结构，因此可抑制热载流子所导致的降级。
在每个像素201(图14)中，形成有硅化物层105以减小传输门117或配线101的电阻。硅化物层105不仅形成在配线101和传输门117的表面上，而且还形成在像素的晶体管(除传输门117以外)和周边电路区域203(图14)的晶体管的源极/漏极表面(图15中未示出)上。
公知的是可以如下方式形成侧壁隔板103：在传输门117和配线101上形成SiO2绝缘膜，然后通过各向异性蚀刻深蚀刻所述绝缘膜。在直接布置在扩散层116上方的绝缘膜102上覆以抗蚀图案的同时执行各向异性蚀刻，以便于避免在扩散层116中由于蚀刻而形成损坏层(例如，见JP2002-190586A)。当在扩散层116中形成了损坏层时，已通过光电变换产生并储存在扩散层116中的电荷(Q)的一部分(ΔQ)作为漏泄电流而流失。因此，减小了诸如图像传感器敏感性的饱和特性，饱和特性转而降低图像传感器的像素特性。
接下来，将参照图16和17具体描述用于制造图像传感器的方法。图16示出了绝缘膜108由各向异性蚀刻深蚀刻之前的一种状态。图17示出了绝缘膜108由各向异性蚀刻深蚀刻之后的一种状态。在这种状态下，图16和图17是图15中所示的传统图像传感器的像素中的配线101和其周围部分的放大横截面图。
如图16所示，抗蚀图案110作为掩模形成在绝缘膜108上以便于不会覆盖配线101和用作侧壁隔板108b的绝缘膜108的部分(图17)。考虑到光掩模的对准偏差(误差)而设计了用以形成抗蚀图案110的光掩模的布置。具体地，对准偏差包括光掩模朝向配线101的偏差和朝向扩散层116的偏差。因此，如图17所示，隔离膜104足够大以确保边缘106和边缘107。
然而，用以确保边缘106、107的隔离膜104的尺寸上的这种增加使得光电二极管的扩散层116更小。由于光电二极管的扩散层116在尺寸上的减小，使得扩散层116中通过光电变换产生的电荷量减小，这妨碍了图像敏感性的改进(更高的性能)。而且，在各向异性蚀刻期间必须避免对于扩散层116的蚀刻损坏。因此，其中抗蚀图案110被形成为不会覆盖配线101和用作侧壁隔板108b的绝缘膜108的部分(图17)的传统方法无法将扩散层116布置得更接近于隔离膜104以使图像传感器最小化。因此，传统图像传感器难于实现较小尺寸和较高性能。
上述问题不专属于传统图像传感器，而是包括侧壁隔板和布置在侧壁隔板附近的扩散层的其他半导体器件共有的。
发明内容
本发明的半导体器件包括以下部分：半导体基底；设置在所述半导体基底一个主面中的隔离膜；布置在所述隔离膜上的配线；形成在所述半导体基底内并且位于所述隔离膜附近的扩散层；以及在所述半导体基底一个主面上覆盖扩散层的绝缘膜。所述绝缘膜还覆盖靠近于扩散层的隔离膜的一部分，并且与靠近于扩散层的配线的侧部接触，所述配线的所述隔离膜侧的面的相反面的整个面从所述绝缘膜露出；所述绝缘膜的最上部，配置在所述配线的所述隔离膜侧的面的相反面的高处的上侧。
制造本发明半导体器件的方法包括：步骤(a)，在半导体基底的一个主面上形成隔离膜、在所述隔离膜上形成配线、通过向半导体基底中注入杂质离子而在所述隔离膜附近形成扩散层、以及在所述半导体基底的一个主面上形成绝缘膜以便于完全覆盖隔离膜、配线和扩散层；以及步骤(b)，使用光掩膜在绝缘膜上形成抗蚀图案、在使用抗蚀图案作为掩膜的同时通过各向异性蚀刻去除一部分绝缘膜，并且露出至少一部分配线；其中，在所述步骤(b)之后，所述半导体器件的状态为，所述绝缘膜完全覆盖所述扩散层，并进一步连续地覆盖所述隔离膜的靠近所述扩散层的部分，并且与所述配线的靠近所述扩散层的侧面接触；所述配线的所述隔离膜侧的面的相反面上的至少一部分从所述绝缘膜露出。
根据所述半导体器件和其制造方法，例如，即使隔离膜被形成在半导体基底的较小区域中而扩散层被形成在半导体基底的较大区域中，也可避免对于所述扩散层的蚀刻损坏。而且，即使扩散层被布置得更靠近于隔离膜，也可避免对于所述扩散层的蚀刻损坏。因此，本发明可实现半导体器件的小型化和高性能。
在该说明书中，配线的侧部是指限定配线厚度的表面。
附图说明
图1是示出了在用于制造实施例1的半导体器件的方法中的一个步骤的一个示例的横截面图。
图2是示出了在用于制造实施例1的半导体器件的方法中的一个步骤的一个示例的横截面图。
图3是示出了在用于制造实施例1的半导体器件的方法中的一个步骤的一个示例的横截面图。
图4是示出了在用于制造实施例1的半导体器件的方法中的一个步骤的一个示例的横截面图。
图5是示出了在用于制造实施例1的半导体器件的方法中的一个步骤的一个示例的横截面图。
图6是示出了在用于制造实施例1的半导体器件的方法中的一个步骤的一个示例的横截面图。
图7是示出了在用于制造实施例1的半导体器件的方法中的一个步骤的一个示例的横截面图。
图8是示出了在用于制造实施例1的半导体器件的方法中的一个步骤的一个示例的横截面图。
图9是示出了在用于制造实施例2的半导体器件的方法中的一个步骤的一个示例的横截面图。
图10是示出了在用于制造实施例2的半导体器件的方法中的一个步骤的一个示例的横截面图。
图11是示出了在用于制造实施例2的半导体器件的方法中的一个步骤的一个示例的横截面图。
图12是示出了在用于制造实施例2的半导体器件的方法中的一个步骤的一个示例的横截面图。
图13是示出了本发明一个半导体器件的结构的一个示例的横截面图。
图14是示出了传统图像传感器的结构的示意图。
图15是示出了传统图像传感器的像素的横截面图。
图16是示出了绝缘膜由各向异性蚀刻深蚀刻之前图15中的像素中的配线和其周围部分的一种状态的横截面图。
图17是示出了绝缘膜由各向异性蚀刻深蚀刻之后图15中的像素中的配线和其周围部分的一种状态的横截面图。
具体实施方式
在下文中，将参照附图描述本发明的实施例。
实施例1
图1到图8是横截面图，每个都示出了在用于制造本发明的半导体器件的方法中的一个步骤的一个示例。具体地，本实施例的半导体器件是图像传感器，所述图像传感器包括具有多个像素201的像素区域202和包括用于驱动像素区域202(图14)的驱动电路的周边电路区域203。图1到图7示出了包含在每个像素201中的配线和其周围部分的制造方法。像素201的其他结构与图15中所示的传统图像传感器的像素结构相同。图8示出了刚刚硅化之后像素区域的一部分和周边电路区域的一部分。
在本实施例的半导体器件的制造方法中，如图1中所示，通过LOCOS(硅的局部氧化)或STI(浅度沟槽隔离)在半导体基底100上形成隔离膜4。隔离膜4包括例如SiO2。
然后，通过将诸如砷和磷等杂质离子注入到半导体基底100中而形成光电二极管的扩散层16。光电二极管的一端被布置在隔离膜4的附近。扩散层16位于半导体基底100一个表面的略向内侧。光电二极管的扩散层16的传导类型与半导体基底100的传导类型相反。例如，当半导体基底100为P类型时，扩散层16为N类型。
接下来，使用例如N类型传导的多晶硅膜在隔离膜4上形成配线1。配线是如此形成的，即，当从配线1上方观察配线1和隔离膜4时，可沿配线1的整个周边看到隔离膜4。在图1中，靠近于扩散层16的配线1的边缘与靠近于扩散层16的隔离膜4的边缘之间的距离20可为例如0.1μm。
另外，MOS晶体管28的栅电极27被形成在用作周边电路区域B(图8)的半导体基底100的一个主面的一部分中。
接下来，如图2中所示，将绝缘膜8形成为使其覆盖隔离膜4、配线1和扩散层16。绝缘膜8可覆盖例如半导体基底100的一个主面的整个表面。因此，栅电极27(图8)也由绝缘膜8覆盖。绝缘膜8例如为二氧化硅膜并且可通过例如CVD制成。
在以下描述中，直接位于配线1上的绝缘膜8的一部分可被称作“第一部分8a”，并且位于第一部分8a旁边并且具有包括弧形表面8c的绝缘膜8的阶状部分可被称作“第二部分8b”。第二部分8b被布置在隔离膜4的配线侧表面4a的一部分4a’上，即，位于与扩散层16相同的配线1的侧部上。
如图2中所示，最好如此确定绝缘膜8的厚度，即，使得第二部分8b(阶状部分)的宽度L1至少为用以形成抗蚀图案10(图3)的光掩模的对准精度(偏差)两倍长。当第二部分8b的宽度L1至少为光掩模的对准精度两倍长时，即使由于光掩模的对准偏差导致边缘10a朝向配线1或扩散层16的偏移为最大量，也可将抗蚀图案10(图3)形成为使其边缘10a位于第二部分8b上。
第二部分8b的宽度L1与侧壁隔板3的宽度L2(图4)相同，所述侧壁隔板3是以蚀刻工艺形成的，如稍后所述的。
接下来，如图3中所示，将抗蚀图案10形成在绝缘膜8上。抗蚀图案10被形成为用以覆盖包括第二部分8b的一部分的区域和布置在扩散层16正上方的绝缘膜8的一部分，同时避开绝缘膜8的第一部分8a上的区域。抗蚀图案10保护扩散层16在随后的蚀刻工艺中免受等离子体侵蚀。
用于形成抗蚀图案10的光掩模的布置最好如此设计，即，使得抗蚀图案10的边缘10a被布置在第二部分8b(阶状部分)的宽度L1一半处。当第二部分8b的宽度L1至少为光掩模的对准精度两倍长时，即使边缘10a朝向配线1或扩散层16(在图3的右侧)的偏移为最大量，也可将抗蚀图案10形成为使其边缘10a位于第二部分8b上。
例如，当光掩模的对准精度为100nm时，即，当边缘10a从期望位置处的最大偏移为100nm时，第二部分8b可具有200nm的宽度L1。可如此确定边缘10a的期望位置，即，使得例如边缘10a与靠近于扩散层16的第二部分8b的侧部之间的距离12为100nm，同时使得边缘10a与配线1的侧部1a之间的距离13为100nm。
在本实施例的半导体器件的制造方法中，即使光掩模朝向配线1的对准偏差为最大值，抗蚀图案10的边缘10a也不会被直接布置在配线1(第一部分8a)上。因此，在随后的蚀刻工艺中可将配线1(第一部分8a)上的所有绝缘膜都去除，从而可将面向远离隔离膜4的配线1的整个表面硅化。
接下来，使用抗蚀图案10作为掩模，通过各向异性干蚀刻去除绝缘膜8的一部分，从而露出面向远离隔离膜4的配线1的表面，并且将侧壁隔板3形成为与配线1的侧部相接触，如图4中所示。在这种情况下，通过蚀刻形成在侧壁隔板3中的绝缘膜8(第二部分8b)的一部分被抗蚀图案10(图3)覆盖。因此，如图4中所示，侧壁隔板3具有通过将角状部分3a布置在通常侧壁隔板(例如，见图15中的附图标记103)上构成的形状。
在通过各向异性干蚀刻去除绝缘膜8的一部分以便于露出配线1并且形成侧壁隔板3的同时，露出了面向远离半导体基底的栅电极27的表面，并且侧壁隔板23被形成为与周边电路区域B中的栅电极27的侧部相接触，如图8所示。栅电极27构成MOS晶体管28。
抗蚀图案的另一个边缘被布置得从用作侧壁隔板23的绝缘膜8的一部分处更靠近于像素区域A。因此，与栅电极27的侧部相接触的侧壁隔板23具有通常侧壁隔板(例如，见图15中的附图标记103)的形状。与配线1的侧部相接触的侧壁隔板3的宽度L2(图4)与侧壁隔板23的宽度L3(图8)相同。
接下来，如图5中所示，露出的配线1与难熔金属反应以便于形成硅化物5。硅化物5通常可通过沉积Ti或Co的金属膜并且加热所述金属膜和配线1而形成。当金属膜的一部分保持未反应时，可使用例如包括氨和过氧化氢的混合物选择性地将其去除。
当刚好在形成硅化物5之前或之后进行表面清洁时，通过各向异性蚀刻去除一部分绝缘膜而形成的侧壁隔板3的角状部分3a逐渐变小。因此，角状部分3a的高度足够低得不至于造成任何问题。用于表面清洁的清洁剂可为例如包括氨和过氧化氢、氢氟酸等的混合物。在用清洁剂清洁配线1的露出表面的工艺中，一部分角状部分3a被该清洁剂溶解。因此，可防止角状部分3a妨碍产生较薄的半导体器件。而且，在随后的化学机械抛光(CMP)工艺中可容易地提高绝缘膜8的平直度。因此，也可在CMPT艺之后在平版印刷技术中容易地形成图案。
图8是示出了继之以表面清洁的硅化物5刚刚形成之后的像素区域A的一部分和周边电路区域B的一部分的横截面图。图8中的配线1与图5中的配线1相对应。
如图8中所示，绝缘膜8也覆盖靠近于扩散层16的MOS晶体管的传输门17的端部。通过形成用以覆盖靠近于扩散层16的传输门17的端部的抗蚀图案10(图3)，可由图8中所示的一层二氧化硅膜制成配线1的侧壁隔板3、布置在扩散层16上方的绝缘膜8的一部分，以及覆盖传输门17的左端的绝缘膜8的另一部分。该二氧化硅膜从配线1的侧部1a到靠近于扩散层16的传输门17的端部连续地覆盖半导体基底100。而且，传输门17也被硅化。
当将抗蚀图案10(图3)形成为用于覆盖靠近于扩散层16的传输门17的端部时，即使例如将扩散层16形成在半导体基底100的较大区域中或者使得扩散层16位于更靠近于传输门17，也可避免对于扩散层16的蚀刻损坏。
接下来，如图6中所示，通过CVD将BPSG(硼磷硅酸盐玻璃)膜19形成在硅化配线1和绝缘膜8中。随后，如图7中所示，BPSG膜19的表面通过化学机械抛光(CMP)工艺弄平直。当BPSG膜19的下层变得不平坦时，BPSG膜19的不平坦度增加了，并且BPSG膜19的修平需要花费很长时间。
在本实施例中，侧壁隔板3和布置在扩散层16上方的绝缘膜的一部分(图8)是由一层连续的二氧化硅膜制成的。因此，与例如其中侧壁隔板103与布置得用于覆盖扩散层116的绝缘膜102相分离的图15中的传统示例相比较，BPSG膜19的下层的不平坦度较小。因此，还可容易地修平BPSG膜。随后的工艺与传统示例中的相同(例如，见JP 4(1992)-12568A或JP2000-357786 A)。
如上所述，在本实施例的半导体器件的制造方法中，绝缘膜8被形成为用于至少覆盖配线1、隔离膜4、以及光电二极管的扩散层16(图2)，然后抗蚀图案10被形成在绝缘膜8上，以便于覆盖包括至少第二部分8b的一部分和直接布置在扩散层16上方的绝缘膜8的一部分的区域，同时避开第一部分8a上的区域的至少一部分(图3)。因此，例如，即使隔离膜4被形成在半导体基底100的较小区域中而扩散层16被形成在半导体基底100的较大区域中，也可避免对于扩散层16的蚀刻损坏。而且，即使扩散层16被布置得更靠近于隔离膜4，也可避免对于扩散层16的蚀刻损坏。
因此，本实施例的半导体器件的制造方法可实现半导体器件的小型化或高性能。例如，当半导体器件为图像传感器时，图像传感器可对入射光信号具有出色的敏感性。
图13示出了由本实施例的方法所制造的半导体器件。如图13所示，本实施例的半导体器件包括半导体基底100、设在半导体基底100一个主面中的隔离膜4、布置在隔离膜4上的配线1、形成在半导体基底内并且位于隔离膜4附近的扩散层16、以及在半导体基底100的一个主面上覆盖扩散层16的绝缘膜8。在这种情况下，附近可以是作为光电二极管的扩散层16的渗透特性不受隔离膜4影响、并且光电二极管的动态区不低于预定值的区域。
图13中的半导体器件是图像传感器，所述图像传感器包括具有多个像素201的像素区域202和包括用于驱动像素区域202的驱动电路的周边电路区域203(图14)。在图13中，扩散层16用作包含在像素中的光电二极管的扩散层，配线1用作包含在像素中的配线。传输门17被设在像素中的半导体基底100的一个主面上。传输门17被布置在扩散层16与配线1相对的侧部上。
在图13中，附图标记5是硅化物、19是BPSG膜、30是金属层、31是保护膜(钝化膜)、32是丙烯酸层、33是滤色器、以及34是显微透镜。
绝缘膜8不仅覆盖扩散层16正上方的一部分，而且还覆盖靠近于扩散层16的隔离膜4的一部分，并且绝缘膜8与靠近于扩散层16的配线1的侧部相接触。在图13所示实施例中，绝缘膜8覆盖隔离膜4的一部分以及扩散层16正上方的一部分。隔离膜4的该部分比配线1更靠近扩散层16。绝缘膜8与配线1朝向扩散层的一个侧部接触。
本实施例的半导体器件包括栅电极27以及形成为和绝缘膜8一起与栅电极27的侧部相接触的侧壁隔板23(图8)。因此，绝缘膜8以与侧壁隔板23相同的材料制成(图8)。
由于本实施例的半导体器件(图像传感器)是由上述方法制造的，因此可在制造工艺期间抑制扩散层16的降级。因此，半导体器件对入射光信号具有优异灵敏性。
如图13所示，绝缘膜8最好还覆盖传输门17的面向远离半导体基底100的表面的一部分。这是由于在半导体器件制造工艺期间可抑制对于位于传输门17附近的扩散层16的蚀刻损坏。
在图13中所示的示例中，绝缘膜8未被形成在配线1的面向远离隔离膜4的表面上。然而，本发明的半导体器件不局限于此。绝缘膜8可被形成为进一步覆盖配线1的面向远离隔离膜4的表面的一部分。
实施例2
参照图9到图11，将描述用于制造本发明的半导体器件的方法的另一个示例。具体地，本实施例的该方法是用于制造图像传感器的方法，所述图像传感器包括具有多个像素的图像区域和包括用于驱动图像区域的驱动电路的周边电路区域。
图9示出了形成抗蚀图案的工艺，图10示出了在用于制造图像传感器的方法中蚀刻绝缘膜之后形成硅化物的工艺。图9和图10都只示出了包含在图像传感器的像素中的配线和其周围部分。像素的其他结构与图15中所示的传统图像传感器的像素结构相同。本实施例中形成抗蚀图案之前的工艺和形成硅化物之后的工艺与实施例1中的相同。
在本实施例的半导体器件的制造方法中，如图9所示，连续地在绝缘膜8上形成抗蚀图案10，以便于不仅覆盖包括第二部分8b和直接布置在扩散层16上方的绝缘膜8的一部分的一个区域，而且还覆盖第一部分8a的一部分。在图9中，附图标记100为半导体基底、4为隔离膜、1为像素的配线。
当用于形成抗蚀图案的光掩模的对准精度为例如100nm时，抗蚀图案10的边缘10a从期望位置处的最大偏移为100nm。在这种情况下，可如此设计抗蚀图案10(光掩模)的布置，即，使得例如边缘10a与靠近于扩散层16的配线1的侧部1a之间的距离14为120nm，以及使得一对相对边缘10a之间的距离15为250nm。
配线1的宽度21为例如490nm，这是通过将距离15与距离14的两倍相加而获得的。在本实施例的半导体器件的制造方法中，一对边缘10a之间的距离(250nm)与设计规则所限定的选通脉冲宽度(配线宽度)的最小值相同。因此，宽度21(490nm)，即，距离15与距离14的两倍的合计大于设计规则所限定的选通脉冲宽度的最小值。
在这种布置下，即使光掩模(抗蚀图案10的边缘10a)从期望位置处的偏差为最大量(例如，100nm)，抗蚀图案10的边缘10a既不会被直接布置在扩散层16上也不会被布置在通过蚀刻形成在侧壁隔板中的第二部分8b(阶状部分)上。
在图9中，配线1的宽度21为例如490nm。然而，本实施例的半导体器件的制造方法不局限于此。配线1的宽度21最好不小于边缘10a从期望位置处偏差的最大值的两倍与设计规则所限定的配线宽度的最小值的合计值。而且，配线1的宽度21最好不大于通过从隔离膜的宽度22中减去边缘10a从期望位置处偏差的最大值的两倍所获得的差值。具体地，当设计规则所限定的配线宽度的最小值例如为250nm时，边缘10a从期望位置处偏差的最大值为例如80nm到120nm，并且一对边缘10a之间的距离15为例如250nm，配线1的宽度21优选为410nm到490nm，更优选为450nm到530nm，进而允许偏差。即使光掩模从期望位置处的偏差为最大量，落在该范围内的配线宽度也允许边缘10a被布置在配线1之上。因此，可以可靠地避免对于扩散层16的蚀刻损坏。
接下来，使用抗蚀图案10作为掩模，通过各向异性干蚀刻去除绝缘膜8的一部分，从而露出配线1的一部分，并且将侧壁隔板3形成在配线1的侧部上，如图10所示。在形成侧壁隔板3的同时，侧壁隔板23(图8)也被形成为与周边电路区域中的晶体管28的栅电极27的侧部相接触。
接下来，如图10所示，配线1的表面与诸如Ti或Co的难熔金属反应以便于形成硅化物5。同时，周边电路区域中的晶体管28(图8)的源极/漏极区域也与诸如Ti或Co的难熔金属反应以便于形成硅化物。在这种情况下，绝缘膜8被布置在光电二极管的扩散层16和浮动扩散放大器18(图8)的正上方。因此，扩散层16和浮动扩散放大器18未被硅化，从而避免对于它们的硅化损坏。
在参照图9和图10所述的示例中，抗蚀图案10的一对边缘10a之间的距离15(图9)小于配线1的宽度21(图9)。然而，本实施例的半导体器件的制造方法不局限于此。即使光掩模从期望位置处的偏差为最大量，也可使得距离15延伸为例如大约与配线1的宽度21相同的长度，只要每个边缘10a被布置在第二部分8b上。当距离15增加时，形成有硅化物5的区域(图10)变大了，并且可将配线1的电阻制造得更低。
图11示出了其中距离15与配线1的宽度相同的光掩模的布置。在图11中所示的示例中，光掩模的对准偏差在图中的右侧方向为最大值。在图11中，附图标记100为半导体基底、16为光电二极管的扩散层、4为隔离膜。在这种情况下，抗蚀图案10的左边缘10a被布置在第一部分8a上，右边缘10a被布置在第二部分8b上。
无论光掩模的对准偏差在左侧方向还是在右侧方向为最大值，绝缘膜8的厚度，尤其是第二部分8b的宽度L1都可被如此调节，即，使得抗蚀图案10被形成在绝缘膜8上以便于覆盖包括至少第二部分8b的一部分和直接布置在扩散层16上方的绝缘膜8的一部分的区域，同时避开第一部分8a上的区域的至少一部分。
接下来，使用抗蚀图案10作为掩模，通过各向异性干蚀刻去除绝缘膜8的一部分，从而露出配线1，并且将侧壁隔板3形成为与配线1的侧部接触，如图12所示。同时，侧壁隔板23(图8)也被形成为与周边电路区域B中的晶体管28的栅电极27的侧部相接触。在本实施例的半导体器件的制造方法中，刚刚形成侧壁隔板3之后绝缘膜8的不均匀度大于实施例1中的。然而，在刚好在形成硅化物5之前或之后执行表面清洁时，所述不均匀度逐渐减小，因此其足够小得不至于导致任何问题。
接下来，配线1的表面与诸如Ti或Co的难熔金属反应以便于形成硅化物5。同时，周边电路区域中的晶体管28(图8)的源极/漏极区域也与诸如Ti或Co的难熔金属反应以便于形成硅化物5。在本实施例中，将配线1的面向远离隔离膜4的表面的一部分硅化。因此，在配线1的表面上具有硅化部分和未硅化部分。与实施例1相似，BPSG膜被形成在绝缘膜8上并且由CMP修平。随后的工艺与传统示例中的工艺相同。
如上所述，在本实施例的半导体器件的制造方法中，如图11所示，在蚀刻绝缘膜8并露出配线1一部分的工艺中，抗蚀图案10被形成在绝缘膜8上以便于覆盖包括第一部分8a的一部分、第二部分8b和布置在扩散层16正上方的绝缘膜8的一部分的区域。因此，例如，即使隔离膜4被形成在半导体基底100的较小区域中而扩散层16被形成在半导体基底100的较大区域中，也可避免对于扩散层16的蚀刻损坏。而且，即使扩散层16被布置得更靠近于隔离膜4，也可避免对于扩散层16的蚀刻损坏。因此，可实现半导体器件的小型化或高性能，从而例如提供对入射光信号具有出色敏感性的图像传感器。而且，可避免硅化导致的扩散层16的特性的退化。
在实施例1和2中，图像传感器用作半导体器件的示例。然而，本发明的半导体器件不局限于此，而是可为例如MOS系统LSI、半导体储存器等。
除光电二极管的扩散层之外，扩散层16可为例如通用半导体集成电路的输入-输出电路的扩散层。除二氧化硅膜以外，绝缘膜8还可由例如SiON或SiN制成。
在不脱离其精神和主要特征的情况下，可以其他形式体现本发明。本申请中所披露的实施例在所有方面都被认为是例证性的而非限制性的。本发明的保护范围由所附权利要求指示而不是由上述描述限制，并且落在权利要求等同物的意思和范围内的所有改变都应认为包含在其中。

Claims (17)

1.一种半导体器件，包括：
半导体基底；
设置在半导体基底一个主面上的隔离膜；
布置在所述隔离膜上的配线；
形成在所述半导体基底内并被配置在所述隔离膜附近的扩散层；以及
从所述半导体基底的所述一个主面侧完全覆盖所述扩散层的绝缘膜，
完全覆盖所述扩散层的所述绝缘膜，还连续地覆盖所述隔离膜的靠近所述扩散层的部分，并且与所述配线的靠近所述扩散层的侧面接触，所述配线的所述隔离膜侧的面的相反面的整个面从所述绝缘膜露出，
所述绝缘膜的最上部，配置在所述配线的所述隔离膜侧的面的相反面的高处的上侧。
2.根据权利要求1所述的半导体器件，其特征在于，
所述配线的所述隔离膜侧的面的所述相反面，通过在所述绝缘膜上形成的开口从所述绝缘膜露出，靠近构成所述开口的所述扩散层的一侧的端部，不被配置在所述配线的正上方。
3.根据权利要求1或2所述的半导体器件，其特征在于，
所述半导体器件是图像传感器，所述图像传感器包括：具有多个像素部的像素区域；和具有用于驱动所述像素区域的驱动电路的周边电路区域。
4.根据权利要求3所述的半导体器件，其特征在于，
所述扩散层为各个像素部所具有的光电二极管的扩散层，所述配线为各个像素部所具有的配线。
5.根据权利要求4所述的半导体器件，其特征在于，
各个像素部包括设在所述扩散层附近的所述半导体基底的一个主面上的传输门，并且所述绝缘膜形成为还覆盖所述传输门的所述半导体基底侧的面的相反面的一部分。
6.根据权利要求3所述的半导体器件，其特征在于，
所述周边电路区域包括栅电极和侧壁隔板，该侧壁隔板由与所述栅电极的侧面接触地配置的所述绝缘膜形成。
7.根据权利要求3所述的半导体器件，其特征在于，
至少从所述绝缘膜露出的所述配线的表面被硅化。
8.一种半导体器件的制造方法，其特征在于，包括：
步骤(a)，在半导体基底的一个主面上形成隔离膜、在所述隔离膜上形成配线、对所述半导体基底注入杂质离子而在所述隔离膜附近形成扩散层、以及在所述半导体基底的所述一个主面上形成绝缘膜以便完全覆盖所述隔离膜、所述配线和所述扩散层；以及
步骤(b)，使用光掩模在所述绝缘膜上形成抗蚀图案、将所述抗蚀图案作为掩模并通过各向异性蚀刻去除所述绝缘膜的一部分，并且露出至少一部分所述配线；
其中，在所述步骤(b)之后，所述半导体器件的状态为，所述绝缘膜完全覆盖所述扩散层，并进一步连续地覆盖所述隔离膜的靠近所述扩散层的部分，并且与所述配线的靠近所述扩散层的侧面接触；所述配线的所述隔离膜侧的面的相反面上的至少一部分从所述绝缘膜露出。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，
所述步骤(b)中的所述各向异性蚀刻为在所述绝缘膜上形成开口的蚀刻，
当将所述绝缘膜中的配置在所述配线的正上方的部分作为第1部分，将与所述第1部分邻接的、所述隔离膜的所述配线侧的相反侧的一部分作为第2部分时，通过除去所述第2部分的一部分，来形成靠近构成所述绝缘膜的所述开口的所述扩散层一侧的端部。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于，
所述第2部分的宽度为，所述光掩模的对准中的最大偏移宽度的2倍以上。
11.据权利要求9所述的半导体器件的制造方法，其特征在于，
在所述步骤(b)之后，所述配线的所述隔离膜侧的面的相反面，整个面从所述绝缘膜露出。
12.据权利要求8所述的半导体器件的制造方法，其特征在于，
所述步骤(b)中的所述各向异性蚀刻为在所述绝缘膜上形成开口的蚀刻，
所述光掩模的图案被配置为，即使在所述光掩模的对准的偏移为最大的情况下，靠近构成所述绝缘膜的所述开口的所述扩散层一侧的端部，也位于所述配线的所述隔离膜侧的面的相反面上。
13.根据权利要求8至12任一项所述的半导体器件的制造方法，其特征在于，
所述半导体器件的制造方法是图像传感器的制造方法，所述图像传感器包括：具有多个像素部的像素区域；和具有用于驱动所述像素区域的驱动电路的周边电路区域。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于，
所述扩散层为各个像素部所具有的光电二极管的扩散层，所述配线为各个像素部所具有的配线。
15.根据权利要求13所述的半导体器件的制造方法，其特征在于，
在所述步骤(a)中，传输门形成在所述扩散层附近的所述半导体基底的一个主面上，并且覆盖所述传输门地形成所述绝缘层，并且在所述步骤(b)中，所述抗蚀图案形成在所述绝缘膜上以便覆盖所述传输门的靠近所述扩散层的部分。
16.根据权利要求13所述的半导体器件的制造方法，其特征在于，
在所述步骤(a)中，栅电极形成在所述半导体基底的成为所述周边电路区域的部分，并且覆盖所述栅电极地形成所述绝缘膜，并且在所述步骤(b)中，使所述配线的至少一部分露出，并且使所述栅电极露出。
17.根据权利要求13所述的半导体器件的制造方法，其特征在于，
还包括使用清洁剂清洁所述配线的所述露出的表面的步骤(c)；其中，在步骤(b)中在通过所述各向异性蚀刻去除一部分所述绝缘膜时所形成的角状部，在步骤(c)中由所述清洁剂溶解。
CNB200510009009XA 2004-02-16 2005-02-16 半导体器件及制造半导体器件的方法 Expired - Fee Related CN100454565C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004038909A JP4616565B2 (ja) 2004-02-16 2004-02-16 半導体装置およびその製造方法
JP038909/2004 2004-02-16

Publications (2)

Publication Number Publication Date
CN1658396A CN1658396A (zh) 2005-08-24
CN100454565C true CN100454565C (zh) 2009-01-21

Family

ID=34824416

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510009009XA Expired - Fee Related CN100454565C (zh) 2004-02-16 2005-02-16 半导体器件及制造半导体器件的方法

Country Status (7)

Country Link
US (1) US7425745B2 (zh)
EP (1) EP1575093B1 (zh)
JP (1) JP4616565B2 (zh)
KR (1) KR100775688B1 (zh)
CN (1) CN100454565C (zh)
DE (1) DE602005009987D1 (zh)
TW (1) TW200531267A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984927B1 (ko) 2003-04-29 2010-10-01 크로스텍 캐피탈, 엘엘씨 씨모스 이미지센서의 제조방법
US20070108546A1 (en) * 2005-11-15 2007-05-17 Canon Kabushiki Kaisha Photoelectric converter and imaging system including the same
KR100731099B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100773351B1 (ko) 2006-09-20 2007-11-05 삼성전자주식회사 반도체 집적 회로배선들 및 그의 형성방법들
US7611985B2 (en) * 2006-09-20 2009-11-03 Intel Corporation Formation of holes in substrates using dewetting coatings
US7656230B2 (en) * 2008-03-21 2010-02-02 Qualcomm, Incorporated Quadrature output low noise transconductance amplifier having differential input
KR102414038B1 (ko) * 2015-09-16 2022-06-30 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
TWI768635B (zh) * 2021-01-04 2022-06-21 力晶積成電子製造股份有限公司 金屬氧化物半導體電晶體的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305229A (zh) * 1999-11-15 2001-07-25 全视技术有限公司 用于cmos图象传感器的优化浮置p+区光电二极管
CN1328270A (zh) * 2000-06-02 2001-12-26 夏普公司 有源矩阵基底、显示器件和图象传感器件
US6492668B2 (en) * 2000-12-22 2002-12-10 Mitsubishi Denki Kabushiki Kaisha Solid imaging device and production method thereof
US6521926B1 (en) * 1998-03-31 2003-02-18 Kabushiki Kaisha Toshiba Mos type image sensor
US20030216022A1 (en) * 2000-12-26 2003-11-20 Satoru Mayuzumi Semiconductor device and method of fabricating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2945440B2 (ja) 1990-05-02 1999-09-06 シャープ株式会社 固体撮像装置の製造方法
NL1001657C2 (nl) * 1995-11-15 1997-05-21 Avery Dennison Corp Zelfklevende film.
US6025270A (en) 1997-02-03 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process using tailored etchback and CMP
KR19980084299A (ko) * 1997-05-22 1998-12-05 윤종용 세정 능력을 갖는 산화막 식각용액 제조방법
US6583438B1 (en) 1999-04-12 2003-06-24 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JP2000357786A (ja) 1999-04-12 2000-12-26 Matsushita Electric Ind Co Ltd 固体撮像装置
US6333205B1 (en) 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
JP2001217319A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3782297B2 (ja) * 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
JP2002158359A (ja) * 2000-11-21 2002-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
IL156497A (en) 2002-06-20 2007-08-19 Samsung Electronics Co Ltd Image sensor and method of fabricating the same
KR100512177B1 (ko) * 2002-06-20 2005-09-02 삼성전자주식회사 이미지 센서 및 그 제조방법
US6617241B1 (en) 2003-01-15 2003-09-09 Institute Of Microelectronics Method of thick film planarization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521926B1 (en) * 1998-03-31 2003-02-18 Kabushiki Kaisha Toshiba Mos type image sensor
CN1305229A (zh) * 1999-11-15 2001-07-25 全视技术有限公司 用于cmos图象传感器的优化浮置p+区光电二极管
CN1328270A (zh) * 2000-06-02 2001-12-26 夏普公司 有源矩阵基底、显示器件和图象传感器件
US6492668B2 (en) * 2000-12-22 2002-12-10 Mitsubishi Denki Kabushiki Kaisha Solid imaging device and production method thereof
US20030216022A1 (en) * 2000-12-26 2003-11-20 Satoru Mayuzumi Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
CN1658396A (zh) 2005-08-24
DE602005009987D1 (de) 2008-11-13
EP1575093A3 (en) 2006-03-01
KR100775688B1 (ko) 2007-11-09
US7425745B2 (en) 2008-09-16
TW200531267A (en) 2005-09-16
JP4616565B2 (ja) 2011-01-19
KR20060041753A (ko) 2006-05-12
EP1575093B1 (en) 2008-10-01
EP1575093A2 (en) 2005-09-14
JP2005229073A (ja) 2005-08-25
US20050179090A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
US7897441B2 (en) Method of fabricating a CMOS image sensor
KR100450363B1 (ko) 고체 촬상 장치 및 그 제조 방법
US7345330B2 (en) Local interconnect structure and method for a CMOS image sensor
US6194258B1 (en) Method of forming an image sensor cell and a CMOS logic circuit device
CN100454565C (zh) 半导体器件及制造半导体器件的方法
US11056530B2 (en) Semiconductor structure with metal connection layer
JP2001267547A (ja) Ｃｍｏｓイメージセンサの製造方法
JP4398917B2 (ja) 固体撮像装置及びその製造方法
US20060183268A1 (en) Salicide process for image sensor
KR100561971B1 (ko) 씨모스 이미지 센서의 제조방법
US7586138B2 (en) Image sensor and method of forming the same
CN100536110C (zh) 图像传感器中采用化学机械抛光的自对准金属硅化物工艺
US20070077678A1 (en) Method of fabricating image sensors
US6306678B1 (en) Process for fabricating a high quality CMOS image sensor
US8039324B2 (en) Image sensor and method of fabricating the same
TWI796083B (zh) 影像感測器及其製造方法
US7645629B2 (en) Fabricating CMOS image sensor
US7179675B2 (en) Method for fabricating image sensor
KR100763680B1 (ko) 이미지 센서 소자의 콘택 구조 및 그 제조 방법
US6303497B1 (en) Method of fabricating a contact window
KR100596419B1 (ko) 이미지 센서 및 그 제조방법
JPS59198755A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20100216