JP4398917B2 - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法 Download PDFInfo
- Publication number
- JP4398917B2 JP4398917B2 JP2005235280A JP2005235280A JP4398917B2 JP 4398917 B2 JP4398917 B2 JP 4398917B2 JP 2005235280 A JP2005235280 A JP 2005235280A JP 2005235280 A JP2005235280 A JP 2005235280A JP 4398917 B2 JP4398917 B2 JP 4398917B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- state imaging
- solid
- film
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims description 94
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 82
- 229910052710 silicon Inorganic materials 0.000 claims description 82
- 239000010703 silicon Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 43
- 238000003860 storage Methods 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 172
- 239000010410 layer Substances 0.000 description 86
- 238000005468 ion implantation Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005036 potential barrier Methods 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910008484 TiSi Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910019001 CoSi Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、フォトダイオードとＭＯＳ型電界効果トランジスタを有する固体撮像装置及びその製造方法に関する。
近年、パーソナルコンピュータや携帯情報機器端末の急速な普及により、個人が手軽に画像の取り込み・加工・編集を行う機会が増えている。このため、ＣＣＤが主であった固体撮像装置に対しても、小型化・低消費電力化・低コスト化のニーズが高まっている。これらのニーズを満たすものとして、汎用ＣＭＯＳ半導体技術をベースに作られるＭＯＳ型固体撮像素子（通称、ＣＭＯＳイメージセンサ）が登場し、普及されつつある。現在、ＣＭＯＳイメージセンサの製品は、０．３５μｍルール以上のＣＭＯＳテクノロジーを用いて作られている。しかし、今後は固体撮像装置の小型化・低消費電力化のニーズが高まり、さらなる微細化が進むと予想される。
図２９は、例えば、特許文献１に開示されているような従来のＭＯＳ型固体撮像装置の断面図を示す。図２９において、Ａ領域は画素領域を示し、Ｂ領域は周辺回路領域を示している。
図２９に示すように、Ｐ型のシリコン基板１１上に、ゲート絶縁膜（シリコン酸化膜）１２を介して、ポリシリコンからなるゲート電極１３ａ、１３ｂ、１３ｃが選択的に形成されている。ここで、Ａ領域において、１３ａは読み出しゲート電極を示し、１３ｂはリセット又はアドレスゲート電極を示している。また、０．３５μｍテクノロジー以上の非微細パターンではＬＯＣＯＳ構造が一般的であるため、シリコン基板１１内にＬＯＣＯＳ構造の素子分離領域（以下、ＬＯＣＯＳと称す）が選択的に形成されている。
Ａ領域において、シリコン基板１１の表面の所望の領域には、Ｎ型ドレイン領域１４ａ、フォトダイオードのＮ型信号蓄積領域１５が形成されており、このＮ型信号蓄積領域１５の表面にはＰ+型の表面シールド領域２１が形成されている。これにより、入射光量に応じた信号電荷を蓄積するＰ+ＮＰ型の埋め込みフォトダイオード３４ａ、３４ｂが形成されている。Ｂ領域において、シリコン基板１１内にＮｗｅｌｌ、Ｐｗｅｌｌが形成されており、このＮｗｅｌｌ、Ｐｗｅｌｌ内にＮ型ＬＤＤ（Lightly Doped Drain）領域１４ｂ、Ｐ型ＬＤＤ領域１４ｃがそれぞれ形成されている。
また、全面に第１の層間絶縁膜２５が形成され、この第１の層間絶縁膜２５上に第２の層間絶縁膜２７が形成され、この第２の層間絶縁膜２７上にＡｌ遮光膜２８が形成されている。このＡｌ遮光膜２８には、フォトダイオード３４ａ、３４ｂに光を入射するための開口部３０が設けられている。また、第２の層間絶縁膜２７内の第１の層間絶縁膜２５上には信号線や単位画素内の接続配線の役目を果たすＡｌ配線２６が選択的に形成されている。また、最上面には全面を覆うシリコン窒化膜等の表面保護膜２９が形成されている。尚、Ａｌ配線２６、Ａｌ遮光膜２８の上面、下面には、光反射抑制のために、Ｔｉ、ＴｉＮ膜等の中間屈折率膜を設ける場合もある（特許文献２参照）。
このようなＭＯＳ型固体撮像装置において、フォトダイオードの信号蓄積領域１５に蓄積された信号電荷は、読み出しゲート電極１３ａに正電圧を加えることによりＮ型のドレイン領域１４ａに読み出される。その結果、ドレイン領域１４ａの電位が変調される。ドレイン領域１４ａは増幅トランジスタのゲート電極１３ｂと電気的に接続されており、増幅された電気信号が信号線に出力される。ここで、ドレイン領域１４ａを電気的にリセットするためのリセットトランジスタとリセットゲート線１３ｂ、前記増幅トランジスタ、増幅トランジスタをアドレスするためのアドレストランジスタとアドレスゲート線１３ｂが用いられる。
しかしながら、上記従来の固体撮像装置において、画素の微細化が進んだ場合に生じる問題の一つは、迷光の影響がより強く現れることである。
迷光とは、例えば、フォトダイオード３４ａ、３４ｂに入射した光の一部がシリコン基板１１の表面で反射された後にＡｌ配線２６、ドレイン領域１４ａ、ゲート電極１３ｂの表面において多重反射して遠方まで達する現象を言う。図２９に示す固体撮像装置においては、ゲート電極１３ａ、１３ｂ、１３ｃの表面やソース・ドレイン領域１４ａ、１４ｂ、１４ｃの表面は、光反射率が可視光領域において４０％以上となるような光反射率が高いシリコン材料である。このため、フォトダイオード３４ａの表面で反射した迷光が十分に減衰せずに隣接するフォトダイオード３４ｂに到達し、その結果、スミヤやブルーミング等の疑似信号が発生する。
画素の微細化に伴い、フォトダイオード３４ａ、３４ｂの間隔が短くなれば、当然ながらより強い迷光が近隣のフォトダイオードに入る。その結果、スミヤやブルーミングなどの疑似信号が生じやすくなる。さらに、迷光が十分に減衰しないため、この迷光がＢ領域（周辺回路領域）におけるソース・ドレイン領域１４ｂ、１４ｃ、ゲート電極１３ｃにまで到達し、トランジスタに誤作動が生じる。従って、今後、画素の微細化に伴い、このような迷光の悪影響がさらに強くなるのは言うまでもない。
ところで、現在、ＣＭＯＳイメージセンサでは、３．３Ｖ以上の電源電圧が用いられている。今後、固体撮像装置の更なる小型化・低消費電力化のニーズに応えるため、上述した０．３５μｍテクノロジー以下の微細化とともに、３．３Ｖ以下の低電源電圧化の開発が進むと予想される。
しかしながら、信号蓄積領域は異なる導電型の表面シールド領域をフォトダイオード表面に形成した埋め込みフォトダイオード構造を用いた場合には、低電源電圧化、即ち読み出しゲートの低電源化による問題が大きくなる。
図３０（ａ）は、図２９のＡ領域の一部である埋め込みフォトダイオードの断面図を示している。また、図３０（ｂ）、（ｃ）は、低電圧読み出し時（読み出しゲート電極ＯＮ時）におけるポテンシャル断面図を示し、図３０（ｃ）は、図３０（ｂ）よりも低電圧で読み出す場合を示している。
図３０（ａ）、（ｂ）に示すように、Ｐ型のシリコン基板１１内には、ＬＯＣＯＳ構造の素子分離領域が形成され、シリコン基板１１上には、シリコン酸化膜等のゲート絶縁膜１２を介して読み出しゲート電極１３ａが形成されている。シリコン基板１１の表面には、イオン注入によりＮ型ドレイン領域１４ａ、Ｎ型信号蓄積領域１５、Ｐ+型表面シールド領域２１が形成されている。また、シリコン基板１１と表面シールド領域２１は基準電位に設置されている。
このような固体撮像装置において、フォトダイオード３４ａに光が入射された場合、入射された光が光電変換されて、信号蓄積領域１５に信号電子が蓄積される。ここで、表面シールド領域２１は、Ｓｉ／ＳｉＯ2となるゲート絶縁膜１２の界面の空乏層を防いで接合リーク電流を低減する役割と、表面シールド領域２１とシリコン基板１１に挟まれた信号蓄積領域１５の電位４２を、読み出しゲート電極１３ａをＯＮすることにより変調される読み出しゲート電極１３ａ下のチャネル電位４３よりも低く規定する役割を有する。従って、信号蓄積領域１５に蓄積された信号電子をドレイン領域１４ａに原理的には完全転送させることができる。
しかしながら、図３０（ａ）に示すような従来の固体撮像装置においては、表面シールド領域２１の全領域がシリコン基板１１内に埋め込まれている。このため、表面シールド領域２１の上面は、読み出しゲート電極１３ａの下面より下方に位置している。従って、表面シールド領域２１の端部の電位障壁発生部４０において、図３０（ｂ）に示すような電位障壁４１が生じる。その結果、残留電荷４４が完全転送されず信号蓄積領域１５内に残るため、少なからず残像や雑音を生む原因になっていた。
さらに、低電源電圧化の要求に伴い、電源電圧が下がり、即ち読み出しゲート電極１３ａのＯＮ時の電圧（読み出し電圧）が下がった場合（例えば、読み出し電圧が従来の３．３Ｖから２．５Ｖ程度に下がった場合）には、図３０（ｃ）に示すように、電位障壁４１はさらに高くなり、より多くの残留電荷４５が生じる。その結果、残像や雑音が一層増加し、かつ感度低下も大きくなるため、実用上大きな問題になっていた。
特開平１０−１５０１８２号公報
特開平１１−４５９８９号公報
以上のように、近年、素子の微細化により迷光の影響がより強く現れるようになり、スミヤやブルーミングなどの疑似信号が生じやすくなっていた。また。低電源電圧化により電位障壁がさらに高まるようになり、残像や雑音が一層増加した。このように、従来の固体撮像装置では、素子の微細化及び低電源電圧化の要求により、種々の雑音が生じ、素子性能の低下が生じていた。
本発明は上記課題を解決するためになされたものであり、その目的とするところは、素子の性能を向上させることが可能な固体撮像装置及びその製造方法を提供することにある。
本発明は、前記目的を達成するために以下に示す手段を用いている。
本発明の第１の固体撮像装置は、第１導電型の半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に選択的に形成された読み出しゲート電極と、前記読み出しゲート電極の一端の前記半導体基板の表面に形成された第２導電型の拡散領域と、前記読み出しゲート電極の他端の前記半導体基板の表面に形成された第２導電型の信号蓄積領域と、前記信号蓄積領域上に選択エピタキシャル成長させて形成された第１導電型の表面シールド領域と、前記拡散領域上に選択エピタキシャル成長させて形成されたエレベーテッド・ソース・ドレインとを具備している。
本発明の第２の固体撮像装置は、上記第１の固体撮像装置において、シリコン窒化膜と前記シリコン窒化膜上に形成されたシリコン酸化膜とからなり、前記信号蓄積領域の少なくとも一部を覆うシリサイドブロック層と、前記拡散領域上に形成された金属シリサイド層とをさらに具備している。
上記第２の固体撮像装置において、前記金属シリサイド層は、Ｔｉシリサイド膜、Ｃｏシリサイド膜、Ｎｉシリサイド膜、Ｗシリサイド膜のいずれかの膜であればよい。
上記第２の固体撮像装置において、前記シリサイドブロック層は、前記信号蓄積領域の少なくとも一部を覆い、かつ前記読み出しゲート電極の少なくとも一部を覆うパターンであることが望ましい。また、前記シリサイドブロック層は、前記信号蓄積領域の少なくとも一部を覆い、かつ前記読み出しゲート電極の少なくとも一部を覆い、さらに前記拡散領域の少なくとも一部を覆うパターンであってもよい。
上記第１、第２の固体撮像装置において、前記表面シールド領域の下面は前記読み出しゲート電極の下面と同一の高さに位置していることが望ましい。
本発明の第２の固体撮像装置において、画素領域上の前記読み出しゲート電極と所定間隔離間した周辺回路領域に形成されたゲート電極と、前記ゲート電極の両端に選択エピタキシャル成長させて形成されたエレベーテッド・ソース・ドレイン領域と、前記エレベーテッド・ソース・ドレイン領域上に形成された金属シリサイド層とをさらに具備している。
本発明の固体撮像装置の製造方法は、第１導電型の半導体基板上に第１の絶縁膜を形成する工程と、前記半導体基板内に素子領域を分離する素子分離領域を選択的に形成する工程と、前記素子領域上に前記第１の絶縁膜を介して読み出しゲート電極を形成する工程と、前記読み出しゲート電極の一端の素子領域の表面に第２導電型の拡散領域を形成する工程と、前記読み出しゲート電極の他端の素子領域の表面に第２導電型の信号蓄積領域を形成する工程と、前記拡散領域及び前記信号蓄積領域の表面にシリコン層を選択エピタキシャル成長させ、前記拡散領域上に選択成長シリコン層を形成し、前記信号蓄積領域上に表面シールド領域となる選択成長シリコン層を形成する工程と、全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に形成されたシリコン窒化膜と前記シリコン窒化膜上に形成されたシリコン酸化膜を形成する工程と、前記拡散領域上の前記選択成長シリコン層の表面を露出するように前記第２の絶縁膜、シリコン窒化膜とシリコン酸化膜を除去し、前記信号蓄積領域の少なくとも一部を覆うシリサイドブロック層を形成する工程と、前記表面が露出された拡散領域上の前記選択成長シリコン層に金属シリサイド層を形成する工程とを含んでいる。
上記第１、第２の固体撮像装置の製造方法において、前記表面シールド領域は、イオン注入されていないシリコン層を選択成長した後、この選択成長シリコン層にイオン注入及び熱処理をすることにより形成すればよい。また、前記表面シールド領域は、イオン注入されているシリコン層を選択成長することにより形成してもよい。
上記第２の固体撮像装置の製造方法において、前記金属シリサイド層を形成した後に、前記ブロック層を除去する工程をさらに含んでもよい。
以上説明したように本発明によれば、素子の性能を向上させることが可能な固体撮像装置及びその製造方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。以下の実施の形態では、０．２５μｍ以下の微細テクノロジーを用いて作製したＣＭＯＳイメージセンサの例を示す。従って、従来技術で用いたＬＯＣＯＳの代わりに、微細化に有利なＳＴＩ（Shallow Trench Isolation）構造の素子分離領域が用いられる。尚、以下に説明する図面において、Ａ領域は画素領域を示し、Ｂ領域は周辺回路領域を示している。
［第１の実施形態］
第１の実施形態は、ソース・ドレイン領域上にシリサイド膜を形成し、フォトダイオード上にシリサイドブロック層を形成していることに特徴がある。このような第１の実施形態による固体撮像装置の製造方法について説明する。
第１の実施形態は、ソース・ドレイン領域上にシリサイド膜を形成し、フォトダイオード上にシリサイドブロック層を形成していることに特徴がある。このような第１の実施形態による固体撮像装置の製造方法について説明する。
まず、図１に示すように、公知の技術を用いて、Ｐ型のシリコン基板１１上にゲート絶縁膜（シリコン酸化膜）１２が形成され、シリコン基板１１内にＳＴＩ構造の素子分離領域（以下、ＳＴＩと称す）が選択的に形成される。次に、Ｂ領域のＰ−ＭＯＳトランジスタ形成領域にＮｗｅｌｌが形成され、Ｎ−ＭＯＳトランジスタ形成領域にＰｗｅｌｌが形成される。次に、シリコン基板１１上にポリシリコンからなるゲート電極１３ａ、１３ｂ、１３ｃが選択的に形成される。ここで、Ａ領域において、素子領域上に形成されたゲート電極は読み出しゲート電極１３ａを示し、ＳＴＩ上に形成されたゲート電極はリセット又はアドレスゲート電極１３ｂを示している。また、Ｂ領域において、１３ｃはＭＯＳ電界効果トランジスタのゲート電極を示している。
次に、光リソグラフィ法とイオン注入法を用いて、Ａ領域における読み出しゲート電極１３ａ端部のシリコン基板１１の表面にＮ型ドレイン領域１４ａが形成され、Ｂ領域におけるＮ−ＭＯＳトランジスタのソース・ドレイン領域にＮ型ＬＤＤ（Lightly Doped Drain）領域１４ｂが形成される。次に、Ｂ領域におけるＰ−ＭＯＳトランジスタのソース・ドレイン領域にＰ型ＬＤＤ領域１４ｃが形成される。次に、Ａ領域における読み出しゲート電極１３ａ端部のシリコン基板１１の表面にフォトダイオードのＮ型信号蓄積領域１５が形成される。ここで、Ｎ型ドレイン領域１４ａ、Ｎ型ＬＤＤ領域１４ｂ、Ｎ型信号蓄積領域１５の形成時に注入されるイオンは、例えばリンイオンが用いられる。また、Ｐ型ＬＤＤ領域１４ｃの形成時に注入されるイオンは、例えばボロンイオンが用いられる。尚、イオン注入法による拡散層領域１４ａ、１４ｂ、１４ｃの形成順は本実施形態と異なっても構わない。
また、本実施形態では、フォトダイオードの信号蓄積領域１５とＳＴＩ端部（ＳＴＩと素子領域との境界）とを離間してスペース１１ａが設けられている。このスペース１１ａは、後述する表面シールド領域とシリコン基板１１とを導通させるために形成されている。従って、信号蓄積領域１５とＳＴＩ端部との間に大きなスペースを設ける必要はなく、少なくとも部分的にスペースが設けられていればよい。また、ＳＴＩ端部に微少欠陥が実質的に存在せず、実質上フォトダイオードの接合リーク電流が増加しない場合には、信号蓄積領域１５をＳＴＩ端部まで拡大してもよい。
次に、図２に示すように、減圧ＣＶＤ（Chemical Vapor Deposition）法等を用いて、全面に例えば１０乃至３０ｎｍの膜厚を有するシリコン酸化膜１６が形成され、このシリコン酸化膜１６上に例えば５０乃至１００ｎｍの膜厚を有するシリコン窒化膜１７が形成される。更に、シリコン酸化膜１７上に減圧ＣＶＤ法等を用いて５０乃至１００ｎｍの膜圧を有するシリコン酸化膜１６ｂが形成される。その後、光リソグラフィ法によりフォトダイオードの信号蓄積領域１５の上方のシリコン酸化膜１６ｂ上に光レジスト膜１８が選択的に形成される。
次に、図３に示すように、この光レジスト膜１８をマスクとして、希フッ酸系のウェットエッチング液にてシリコン酸化膜１６ｂを除去した後に、ＲＩＥ（Reactive Ion Etching）技術を用いて、シリコン窒化膜１７がドライエッチングされ、ゲート電極１３ａ、１３ｂ、１３ｃの側面にゲート側壁絶縁膜（サイドウォール絶縁膜）２０が形成されるとともに、フォトダイオードの信号蓄積領域１５上にシリサイドブロック層１９が形成される。その後、光レジスト膜１８が除去される。
次に、図４に示すように、光リソグラフィ法とイオン注入法及び熱処理法を用いて、Ａ領域におけるフォトダイオードの信号蓄積領域１５の表面にＰ+型の表面シールド領域２１が形成される。その結果、入射光量に応じた信号電荷を蓄積するＰ+ＮＰ型の埋め込みフォトダイオード３４が形成される。ここで、表面シールド領域２１は、フォトダイオード３４の表面にあるＳｉ／ＳｉＯ2界面をシールドすることにより、信号蓄積領域１５による空乏層がＳｉ／ＳｉＯ2界面にまで広がることを防ぐ役割を果たす。従って、表面シールド領域２１により、Ｓｉ／ＳｉＯ2界面準位によるリーク電流の発生を抑えることができる。一方、Ｐ+型の表面シールド領域２１が形成されるとともに、Ｂ領域においては、素子領域にソース・ドレイン領域２２ａ、２２ｂが形成される。ここで、Ｎ−ＭＯＳ領域のソース・ドレイン領域２２ａの形成にはＮ+型のイオン注入が行われ、Ｐ−ＭＯＳ領域のソース・ドレイン領域２２ｂの形成にはＰ+型のイオン注入が行われる。
次に、図５に示すように、フッ酸系のエッチング液を用いて、シリサイドブロック層１９でカバーされていないゲート電極１３ａ、１３ｂ、１３ｃ上及び素子領域上のシリコン酸化膜１２、１６が除去され、ゲート電極１３ａ、１３ｂ、１３ｃの表面及びシリコン基板１１の表面が露出される。次に、後述する金属シリサイド化の前工程としてプリアモルファス化イオン注入が行われる。このプリアモルファス化のイオン注入は、加速電圧が例えば１５乃至５０ｋＶ、ドーズ量が例えば１０14乃至１０15ｃｍ-2の条件で、Ａｓイオンを用いて行われる。その後、スパッタリング法等により、シリサイド金属膜として、全面に例えば２０乃至３０ｎｍの膜厚を有するＴｉ膜が形成され、このＴｉ膜上に例えば１０乃至２０ｎｍの膜厚を有するＴｉＮ膜が形成される。図５の２３は、Ｔｉ膜とＴｉＮ膜からなるシリサイド金属膜を示している。尚、シリサイド金属はＴｉに限定されず、例えばＣｏ、Ｎｉ、Ｗ等の高融点金属を用いてもよい。
次に、図６に示すように、窒素雰囲気中において、温度が６００乃至７００℃、時間が３０乃至６０秒間の条件で、ＲＴＡ（Rapid Thermal Annealing:急速加熱アニール）が行われる。これにより、ゲート電極１３ａ、１３ｂ、１３ｃ及びシリコン基板１１の素子領域とシリサイド金属膜２３が直に接する領域で、ゲート電極１３ａ、１３ｂ、１３ｃ及びシリコン基板１１中のシリコンとシリサイド金属膜２３中のＴｉが反応し、金属がシリサイド化される。その後、Ｈ2ＳＯ4やＨＣｌ＋Ｈ2Ｏ2溶液を用いて、未反応のシリサイド金属膜２３が剥離除去され、さらに、温度が７００乃至８００℃、時間が２０乃至３０秒の条件でＲＴＡ熱処理が行われる。その結果、シリサイドブロック層１９でカバーされていないゲート電極１３ａ、１３ｂ、１３ｃの表面及びシリコン基板１１上に金属シリサイド化されたＴｉシリサイド膜（ＴｉＳｉ2膜）２４ｂ、２４ａが形成される。
この後、ドライ又はウエットエッチング法により、シリサイドブロック層１９（又はシリサイドブロック層１９を構成するシリコン窒化膜１７部分のみ）を除去してもよい。シリサイドブロック層１９をフォトダイオード３４上に残す場合の利点は、シリコン窒化膜１７がシリコンとシリコン酸化膜の間の中間屈折率を有するため、光の多重干渉効果によりフォトダイオード３４表面での光反射率が減少し、感度が向上する点である。一方、フォトダイオード３４上のシリサイドブロック層１９をエッチング除去する利点は、シリコン酸化膜に比べて１０倍程度の高い膜ストレスを有するシリコン窒化膜１７がフォトダイオード３４直下に存在しないため、ストレスにより誘発されるフォトダイオードリーク電流を減らすことができる点である。本発明の実施の形態では、シリサイドブロック層１９を残す場合について以下説明する。
次に、図７に示すように、全面に第１の層間絶縁膜２５が形成された後、この第１の層間絶縁膜２５がＣＭＰ（Chemical Mechanical Polish）技術により平坦化される。この平坦化された第１の層間絶縁膜２５上に、Ａ領域内の信号線や接続配線、Ｂ領域内の接続配線の役目を果たすＡｌ配線２６が選択的に形成される。次に、全面に第２の層間絶縁膜２７が形成され、この第２の層間絶縁膜２７がＣＭＰ技術により平坦化される。この平坦化された第２の層間絶縁膜２７上にＡｌ遮光膜２８が形成され、フォトダイオード３４上方のＡｌ遮光膜２８が選択的に除去される。これにより、フォトダイオード３４に光を入射するための開口部３０が形成される。また、Ｂ領域の全面はＡｌ遮光膜２８によりカバーされる。その後、全面にシリコン窒化膜等の表面保護膜２９が形成される。
以上のように形成された固体撮像装置において、Ａ領域におけるシリサイドブロック層１９の平面パターンについて以下に説明する。
図８は、図６のＣ領域の上面図を示している。図８に示すように、読み出しトランジスタのゲート電極１３ａの一端と隣接するフォトダイオード３４が形成され、このフォトダイオード３４と離間するリセットトランジスタ又はアドレストランジスタのゲート電極１３ｂが形成されている。また、読み出しトランジスタのゲート電極１３ａの他端と隣接するドレイン領域１４ａが形成されている。さらに、フォトダイオード２１、１５全面をカバーし、かつゲート電極１３ａ、１３ｂの両方を部分的にカバーするシリサイドブロック層１９が形成されている。
図９乃至図１1は、フォトダイオード３４の全面をカバーするシリサイドブロック層パターンの変形例を示している。
図９は、シリサイドブロック層１９がゲート電極１３ａ、１３ｂのいずれか一方のみを部分的にカバーする場合を示している。図１０は、シリサイドブロック層１９がゲート電極１３ａ、１３ｂの両方を横断してカバーする場合を示している。図１１は、シリサイドブロック層１９がゲート電極１３ａ、１３ｂの一方を部分的にカバーし、他方を横断してカバーする場合を示している。
図１０、１１のように、シリサイドブロック層１９がゲート電極１３ａ、１３ｂを横断してカバーしている場合においては、シリサイド化されないゲート電極１３ａ、１３ｂの面積が広いため、配線抵抗が大きくなる。これは、金属シリサイド化された場合と金属シリサイド化されない場合のポリシリコン配線抵抗を比較した場合、通常金属シリサイドされた場合の抵抗の方が一桁程度小さいからである。従って、画素信号を高速に駆動する場合（画素数が多い場合やフレーム周波数が高い場合）には、配線遅延を抑えるためには、図８、９のようなシリサイドブロック層１９のパターンを用いることが望ましい。
図１２乃至図１５は、フォトダイオード３４を部分的にカバーするシリサイドブロック層パターンの変形例を示しているが、本発明はこのようなシリサイドブロック層パターンを用いても有効である。むしろ、フォトダイオード３４の表面の一部が低光反射率であるＴｉＳｉ2膜のような金属シリサイド膜でおおわれた方が迷光抑圧のために効果的である。しかしながら、金属シリサイド化されたフォトダイオード部においては接合リーク電流が増加し、暗時の雑音が増す恐れがある。迷光抑圧と低暗時雑音とのバランスから適切なシリサイドブロック層パターンを選ぶ必要があることは言うまでもない。
尚、図１６に示すように、ドレイン領域１４ａの全面がシリサイドブロック層１９で覆われていてもよい。この場合、ドレイン領域１４ａを金属シリサイド化することによる接合リーク電流の増加がなくなる。このため、信号電荷がドレイン領域１４ａに転送された場合、この後に生じる雑音を減らすことができる。
図１７は、本発明において用いた金属シリサイド膜（代表としてＴｉＳｉ2膜、ＣｏＳｉ2膜）と従来のシリコン（Ｓｉ）の表面光反射率を示している。図１７においては、大気中に試料を設置し、入射角８度で光を入射させた場合に測定した光反射率の値を示している。
図１７に示すように、波長３００乃至７００ｎｍの可視光域において、従来のシリコンよりもＴｉＳｉ2とＣｏＳｉ2の光反射率が明らかに小さい。特に、ＣｏＳｉ2の場合、可視光域における光反射率を３０％以下と非常に小さくできる。
本発明者等が本発明を実施した結果、ＴｉＳｉ2膜を用いた場合、隣接画素において迷光による疑似信号の発生量を従来（シリコン）の約６０％に減少させることができた。さらに、低反射率のＣｏＳｉ2を用いた場合には、隣接画素において迷光による疑似信号の発生量を従来（シリコン）の約３０％にまで減少させることができた。尚、ＮｉＳｉ2やＷＳｉ2を用いた場合にも、ＴｉＳｉ2やＣｏＳｉ2と同様の効果が得られる。
上記第１の実施形態によれば、ドレイン領域１４ａ、ソース・ドレイン領域２２ａ、２２ｂ上に光反射率の低いＴｉシリサイド膜２４ａが形成されている。従って、迷光の反射を防止することができるため、迷光による疑似信号の発生（スミヤやブルーミング）を十分に抑制できる。また、周辺回路に迷光が到達することも抑制できるため、トランジスタの誤動作を防止できる。このように、疑似信号や誤動作を防止でき、素子の性能を向上させることができる。
また、フォトダイオード３４上にシリサイドブロック層１９が形成されている。このシリサイドブロック層１９を残した場合、多層薄膜光干渉効果により上方からフォトダイオード３４に入射する光の反射成分を約１０乃至３０％減少させることが可能である。従って、従来の約１．２倍の高い光感度の固体撮像装置が実現できる。
一方、Ｔｉシリサイド膜２４ａ、２４ｂを形成した後にシリサイドブロック層１９を除去した場合、シリサイドブロック層１９のシリコン窒化膜１７によって遮断されることなく、シンター工程によって供給される十分量の水素原子が、フォトダイオード３４にまで到達できる。従って、十分なシンター効果が得られるため、フォトダイオード３４のリーク電流の低減に有効である。尚、シンター工程とは、最終工程付近において、水素を多く含むプラズマ窒化膜を形成した後、４５０℃で３０分程度熱処理をして水素原子をシリコン基板にまで拡散させる工程であり、主に酸化膜／シリコン界面準位を不活性化させて接合リーク電流を減らす効果を有する。
また、シリサイドブロック層１９を形成することにより、フォトダイオード３４上に光透過率が非常に低い（約２０％以下）シリサイド膜が形成されることを防止できる。従って、フォトダイオード３４に十分な入射光量を供給できるため、シリサイド工程を用いてＣＭＯＳイメージセンサを製造した場合も、高い光感度の固体撮像装置が実現できる。また、シリサイド化による結晶欠陥がフォトダイオード３４に導入されないため、フォトダイオード３４の接合リーク電流が低減できる。従って、歩留まりの低下をもたらす白キズ画像欠陥出力と画質劣化をもたらすリーク電流のばらつきによる暗時むら出力が低減できる。
更に、シリサイドブロック層１９を、シリコン酸化膜１６、シリコン窒化膜１７、及びシリコン酸化膜１６ｂの３層構造としたことにより、下記のような、効果が得られる。
まず、シリコン酸化膜１６ｂの効果は、次の通りである。シリコン窒化膜１７上に直接Ｔｉ／ＴｉＮ巻くなどの金属膜を堆積してシリサイド化アニールを行うと、シリコン窒化膜１７表面が僅かではあるが、金属シリサイド化されてしまう。その結果、フォトダイオードへ直接入射する光量が減少するという問題が生じるが、このシリコン酸化膜１６ｂをシリコン窒化膜１７上に形成することによりこの問題を解決することができる。
まず、シリコン酸化膜１６ｂの効果は、次の通りである。シリコン窒化膜１７上に直接Ｔｉ／ＴｉＮ巻くなどの金属膜を堆積してシリサイド化アニールを行うと、シリコン窒化膜１７表面が僅かではあるが、金属シリサイド化されてしまう。その結果、フォトダイオードへ直接入射する光量が減少するという問題が生じるが、このシリコン酸化膜１６ｂをシリコン窒化膜１７上に形成することによりこの問題を解決することができる。
次に、シリコン窒化膜１７の効果は、次の通りである。シリコン窒化膜１７は、シリコンとシリコン酸化膜の中間の屈折率を有するため、フォトダイオード表面における光反射率を減らすことができる。その結果、フォトダイオードへ入射する光量が増加し、感度が向上する。
また、シリコン酸化膜１６の効果は、次の通りである。シリコン窒化膜１７は、シリコン酸化膜の約１０倍という大きな膜応力を有する。そのため、シリコン酸化膜１６がなければ、シリコン窒化膜１７が薄いゲート酸化膜１２を介してフォトダイオードに非常に近接することになり、応力に起因するリーク電流を増加させてしまう。ここで、１０乃至３０ｎｍ膜圧のシリコン酸化膜１６は応力緩和層として働き、シリコン窒化膜１７の応力によるフォトダイオードリーク電流の増加を防止できる。
尚、第１の実施形態では、Ｐ型のシリコン基板を用いた製造工程が示されているが、勿論、Ｐ型のシリコン基板の代わりにＰ型のウェルが形成されてもよい。
また、Ａｌ配線２６及びＡｌ遮光膜２８の上面、下面には、Ｔｉ、ＴｉＮ膜等の中間屈折率膜を設けてもよい。この中間屈折率膜を設けることにより、光反射をさらに制御することができる。
［第２の実施形態］
第２の実施形態は、エピタキシャル成長法を用いて、表面シールド領域及びエレベーテッド・ソース・ドレインを形成していることに特徴がある。尚、第２の実施形態において、上記第１の実施形態と同様の方法については説明を簡略化し、異なる方法についてのみ詳細に説明する。以下、第２の実施形態による固体撮像装置の製造方法について説明する。
第２の実施形態は、エピタキシャル成長法を用いて、表面シールド領域及びエレベーテッド・ソース・ドレインを形成していることに特徴がある。尚、第２の実施形態において、上記第１の実施形態と同様の方法については説明を簡略化し、異なる方法についてのみ詳細に説明する。以下、第２の実施形態による固体撮像装置の製造方法について説明する。
まず、図１８に示すように、公知の技術を用いて、シリコン基板１１上にゲート絶縁膜（シリコン酸化膜）１２が形成され、シリコン基板１１内にＳＴＩ構造の素子分離領域（以下、ＳＴＩと称す）が選択的に形成される。次に、Ｂ領域のＰ−ＭＯＳトランジスタ形成領域にＮｗｅｌｌが形成され、Ｎ−ＭＯＳトランジスタ形成領域にＰｗｅｌｌが形成される。次に、シリコン基板１１上にポリシリコンからなるゲート電極１３ａ、１３ｃが選択的に形成される。
次に、図１９に示すように、光リソグラフィ法とイオン注入法を用いて、Ａ領域におけるゲート電極１３ａの端部のシリコン基板１１の表面にＮ型ドレイン領域１４ａが形成され、Ｂ領域におけるＮ−ＭＯＳトランジスタ領域のソース・ドレイン領域にＮ型ＬＤＤ領域１４ｂが形成される。次に、Ｂ領域におけるＰ−ＭＯＳトランジスタ領域のソース・ドレイン領域にＰ型ＬＤＤ領域１４ｃが形成される。次に、Ａ領域におけるゲート電極１３ａの端部のシリコン基板１１の表面にフォトダイオードのＮ型信号蓄積領域１５が形成される。
次に、図２０に示すように、全面にシリコン酸化膜（又はシリコン窒化膜）が形成される。このシリコン酸化膜がＲＩＥ技術を用いてドライエッチングされ、ゲート電極１３ａ、１３ｃの側面にゲート側壁絶縁膜２０が形成される。その後、フッ酸系のエッチング液にてゲート絶縁膜１２が除去され、洗浄なシリコン基板１１の表面が露出される。
次に、図２１に示すように、選択エピタキシャル成長により、シリコン基板１１及びゲート電極１３ａ、１３ｃの表面に無ドープの選択成長シリコン層３１ａ、３１ｂ、３１ｃを選択成長させる。ここで、選択成長シリコン層３１ａ、３１ｂ、３１ｃを選択成長させるためには、ジクロルシラン、水素、及び塩酸の混合ガスを原料とした減圧ＣＶＤ法を用いて、例えば５０Ｔｏｒｒ、基板温度は８５０℃の条件で行えばよい。また、選択成長シリコン層３１ａ、３１ｂ、３１ｃの膜厚は２０乃至２００ｎｍの範囲の所望値になるように成長時間が設定される。
尚、ゲート電極１３ａ、１３ｃ上に選択成長シリコン層３１ｃが形成されている例を示したが、選択エピタキシャル成長前にゲート電極１３ａ、１３ｃ上にシリコン酸化膜等の絶縁膜を残しておけば、当然ながらゲート電極１３ａ、１３ｃ上にシリコン層は形成されない。本発明の趣旨によれば、ゲート電極１３ａ、１３ｃ上にシリコン層が形成される必要はない。
次に、図２２に示すように、全面に光レジスト膜３２が形成されてパターニングされ、フォトダイオードの信号蓄積領域１５上に開口が形成される。パターニングされた光レジスト膜３２をマスクに用いて、加速電圧が例えば３０ｋｅＶ、ドーズ量が例えば４×１０13ｃｍ-2の条件で、信号蓄積領域１５上の選択成長シリコン層３１ａにＢＦ2イオン等のボロンイオンが注入される。
次に、図２３に示すように、光レジスト膜３２が剥離され、所望の熱処理が行われる。その結果、選択成長シリコン層３１ａがＰ+型化（濃度１０18乃至１０20ａｔｍｓ／ｃｍ3）され、フォトダイオードの信号蓄積領域１５の表面にシールド領域２１ａが形成される。その結果、入射光量に応じた信号電荷を蓄積するＰ+ＮＰ型のフォトダイオードが形成される。
尚、選択成長シリコン層２１ａはファセット面を有するため、ゲート側壁絶縁膜２０端部やＳＴＩ端部に接する選択成長シリコン層３１ａの膜厚は薄くなっている。このため、ボロンがイオン注入されると（図２２に示す）、選択成長シリコン層３１ａの膜厚の薄くなっている部分（Ａ部）において、ボロンがより深くイオン注入される。従って、Ａ部において表面シールド領域２１ａが僅かながらシリコン基板１１の表面下に深く形成されることになる。勿論、表面シールド領域２１ａ形成時のイオン注入の加速電圧やドーズ量の調整により、図２３に示す表面シールド領域２１ａの濃度プロファイル形状を任意に設定できることは言うまでもない。
図２４（ａ）は、図２３のＡ領域の一部である埋め込みフォトダイオード構造の断面図を示している。また、図３０（ｂ）、（ｃ）は、低電圧読み出し時（読み出しゲート電極ＯＮ時）におけるポテンシャル断面図を示し、図３０（ｃ）は、図３０（ｂ）よりも低電圧で読み出す場合を示している。ここで、図３０（ｂ）は電圧が３．３Ｖの場合、図３０（ｃ）は電圧が２．５Ｖの場合を示す。
図２４（ａ）に示すように、表面シールド領域２１ａは、選択成長シリコン層３１ａを母体にして形成されている。このため、表面シールド領域２１ａの上面はゲート電極１３ａの下面よりも上方に位置し、表面シールド領域２１ａの下面はゲート電極１３ａの下面よりもやや下方に位置する構造となっている。
従って、図３０（ａ）に示す従来構造よりも、表面シールド領域２１ａを読み出しゲート電極１３ａの下面に対して極めて浅く形成することができる。その結果、図２４（ｂ）、（ｃ）に示すように、信号蓄積領域１５に蓄積された信号電子の読み出し時において、従来（図３０（ｂ）、（ｃ））に見られたような電位障壁は実効的に消滅し、残留電荷も実効的に残らないようになる。
上記第２の実施形態によれば、選択エピタキシャル成長法を用いて、シリコン基板１１上に表面シールド領域２１ａが形成されている。従って、信号読み出し時において、表面シールド領域２１ａの端部及び読み出しゲート電極１３ａの端部に存在する電位障壁が実効的に消滅し、フォトダイオードの信号蓄積領域１５に残留電荷が実効的に残らないようになる。このため、信号電子の完全転送が実現する。その結果、従来のような埋め込みフォトダイオード構造を用いた場合、特に、低電圧読み出し時において課題になっていた高残像、高雑音や低感度といった問題を解決することができ、素子の性能を向上できる。
また、選択エピタキシャル成長法を用いることにより、シリコン基板１１上に選択成長シリコン層３１ｂが形成されている。従って、ソース・ドレイン領域をエレベーテッド・ソース・ドレインとすることができる。これにより、画素領域においてはリーク電流の発生を防止でき、周辺回路領域においては低抵抗化が図られる。
さらに、周辺回路領域にエレベーテッド・ソース・ドレインを形成することにより、Ｎ型ドレイン領域１４ａをシリコン基板１１中に浅く形成した場合でも、金属シリサイド形成後の接合リーク電流を十分抑制できる。その結果、画素領域においてもＮ型ドレイン領域を浅く形成することができる。このため、読み出しゲート電極１３ａの長さを短くした場合に生じる信号蓄積領域１５とドレイン領域１４ａ間のパンチスルーという問題を抑制できる。従って、読み出しゲート電極長を短くできるので、画素サイズの微細化を実現できる。
尚、第２の実施形態では、表面シールド領域２１ａの形成は、無ドープシリコン層を選択成長させ（図２１に示す）、ボロンイオン注入（図２２に示す）と熱処理により行われる例を示してきたが、このような方法に限定されない。
例えば、ボロンが注入されたＰ+型シリコン層を選択成長させることもできる。Ｐ+型シリコン層をはじめから選択成長させる場合には、当然ながらボロンイオン注入やイオン注入後の熱処理を省略することが可能である。このように表面シールド領域２１ａを形成すれば、上記第２の実施形態と同様の効果が得られるだけでなく、さらに以下の効果が得られる。
まず、ボロンイオン注入工程による欠陥がフォトダイオードに導入されないため、フォトダイオードの接合リーク電流を低減できる。また、ファセット面の下部領域において、ボロンがより深く注入されるということがなくなるため、図２５に示すように、前記表面シールド領域の下面は前記ゲート電極の下面と同一の高さに位置している。つまり、表面シールド領域２１ｂの下面をより平面状かつより浅く形成できる。このため、信号読み出し時の電位障壁はさらに低くなり、２Ｖ以下の低電圧読み出し条件でも完全転送を実現できる。
［第３の実施形態］
第３の実施形態は、第１の実施形態と同様に、ソース・ドレイン領域上にシリサイド膜を形成し、フォトダイオード上にシリサイドブロック層を形成していることに特徴がある。また、第２の実施形態と同様に、エピタキシャル成長法を用いて、表面シールド領域及びエレベーテッド・ソース・ドレインを形成していることに特徴がある。尚、第３の実施形態において、上記第２の実施形態と同様の工程については説明を省略し、異なる工程のみ説明する。以下、第３の実施形態による固体撮像装置の製造方法について説明する。
第３の実施形態は、第１の実施形態と同様に、ソース・ドレイン領域上にシリサイド膜を形成し、フォトダイオード上にシリサイドブロック層を形成していることに特徴がある。また、第２の実施形態と同様に、エピタキシャル成長法を用いて、表面シールド領域及びエレベーテッド・ソース・ドレインを形成していることに特徴がある。尚、第３の実施形態において、上記第２の実施形態と同様の工程については説明を省略し、異なる工程のみ説明する。以下、第３の実施形態による固体撮像装置の製造方法について説明する。
まず、図１８乃至図２３に示すように、第２の実施形態と同様に、フォトダイオードの信号蓄積領域１５の表面にエピタキシャル成長された表面シールド領域２１ａが形成される。
次に、図２６に示すように、減圧ＣＶＤ法等を用いて、全面に例えば２０乃至５０ｎｍの膜厚を有するシリコン酸化膜１６が形成され、このシリコン酸化膜１６上に例えば５０乃至１００ｎｍの膜厚を有するシリコン窒化膜１７が形成される。更に、シリコン窒化膜１７上に減圧ＣＶＤ法等を用いて、５０乃至１００ｎｍの膜圧を有するシリコン酸化膜１６ｂが形成される。その後、光リソグラフィ法によりフォトダイオードの信号蓄積領域１５の上方に光レジスト膜（図示せず）が形成される。この光レジスト膜をマスクとして、ＲＩＥ技術によりシリコン窒化膜１７及びシリコン酸化膜１６がドライエッチングされ、フォトダイオードの信号蓄積領域１５上にシリサイドブロック層１９が形成される。このシリサイドブロック層１９により、後のシリサイド工程において表面シールド領域２１ａのシリサイド化が防止される。
次に、図２７に示すように、加速電圧が例えば１０乃至５０ｋＶ、ドーズ量が例えば１０13乃至１０15ｃｍ-2の条件で、信号蓄積領域１５と同一導電型不純物イオン、例えばＡｓイオンが全面に注入される。これにより、シリサイドブロック層１９でカバーされていない領域の選択成長シリコン層３１ｂ、３１ｃの少なくとも表面付近が非晶質化される。
次に、図２８に示すように、スパッタリング法等により、全面に例えば２０乃至４０ｎｍの膜厚を有するＴｉ膜（図示せず）が形成され、このＴｉ膜上に例えば１０乃至３０ｎｍの膜厚を有するＴｉＮ膜（図示せず）が形成される。次に、窒素雰囲気中において、７００乃至８００℃の温度条件で、３０秒程度アニールが行われる。その結果、選択成長シリコン層３１ｂ、３１ｃ中のシリコンとＴｉ膜中のＴｉが反応し、選択成長シリコン層３１ｂ、３１ｃとＴｉ膜との界面にＴｉシリサイド膜３３ａ、３３ｂが形成される。その後、硫酸と過酸化水素水の混合液等を用いて、ＴｉＮ膜及び未反応のＴｉ膜がエッチング除去される。このようにして、シリサイドブロック層１９でカバーされていない選択成長シリコン層３１ｂ、３１ｃ上にＴｉシリサイド膜３３ａ、３３ｂが形成された構造ができる。
上記第３の実施形態によれば、第１の実施形態及び第２の実施形態と同様の効果が得られる。
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
１…シリコン基板、
１２…ゲート酸化膜、
１３ａ、１３ｂ、１３ｃ…ゲート電極、
１４ａ…Ｎ型ドレイン領域、
１４ｂ…Ｎ型ＬＤＤ領域、
１４ｃ…Ｐ型ＬＤＤ領域、
１５…フォトダイオードのＮ型信号蓄積領域、
１６…シリコン酸化膜、
１６ｂ…シリコン酸化膜、
１７…シリコン窒化膜、
１８、３２…光レジスト膜、
１９…シリサイドブロック層、
２０…ゲート側壁絶縁膜、
２１、２１ａ、２１ｂ…Ｐ+型表面シールド領域、
２２ａ…Ｐ+型ソース・ドレイン領域、
２２ｂ…Ｎ+型ソース・ドレイン領域、
２３…Ｔｉ／ＴｉＮ膜、
２４ａ、２４ｂ、３３ａ、３３ｂ…Ｔｉシリサイド膜、
２５…第１の層間絶縁膜、
２６…Ａｌ配線、
２７…第２の層間絶縁膜、
２８…Ａｌ遮光膜、
２９…表面保護膜、
３０…開口部、
３１ａ、３１ｂ、３１ｃ…選択成長シリコン層、
３４…フォトダイオード。
１２…ゲート酸化膜、
１３ａ、１３ｂ、１３ｃ…ゲート電極、
１４ａ…Ｎ型ドレイン領域、
１４ｂ…Ｎ型ＬＤＤ領域、
１４ｃ…Ｐ型ＬＤＤ領域、
１５…フォトダイオードのＮ型信号蓄積領域、
１６…シリコン酸化膜、
１６ｂ…シリコン酸化膜、
１７…シリコン窒化膜、
１８、３２…光レジスト膜、
１９…シリサイドブロック層、
２０…ゲート側壁絶縁膜、
２１、２１ａ、２１ｂ…Ｐ+型表面シールド領域、
２２ａ…Ｐ+型ソース・ドレイン領域、
２２ｂ…Ｎ+型ソース・ドレイン領域、
２３…Ｔｉ／ＴｉＮ膜、
２４ａ、２４ｂ、３３ａ、３３ｂ…Ｔｉシリサイド膜、
２５…第１の層間絶縁膜、
２６…Ａｌ配線、
２７…第２の層間絶縁膜、
２８…Ａｌ遮光膜、
２９…表面保護膜、
３０…開口部、
３１ａ、３１ｂ、３１ｃ…選択成長シリコン層、
３４…フォトダイオード。
Claims (13)
- 第１導電型の半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に選択的に形成された読み出しゲート電極と、
前記読み出しゲート電極の一端の前記半導体基板の表面に形成された第２導電型の拡散領域と、
前記読み出しゲート電極の他端の前記半導体基板の表面に形成された第２導電型の信号蓄積領域と、
前記信号蓄積領域上に選択エピタキシャル成長させて形成された第１導電型の表面シールド領域と、
前記拡散領域上に選択エピタキシャル成長させて形成されたエレベーテッド・ソース・ドレインと
を具備することを特徴とする固体撮像装置。 - 第１導電型の半導体基板がウェル層またはエピ層であることを特徴とする請求項１記載の固体撮像装置。
- シリコン窒化膜と前記シリコン窒化膜上に形成されたシリコン酸化膜とからなり、前記信号蓄積領域の少なくとも一部を覆うシリサイドブロック層と、
前記拡散領域上に形成された金属シリサイド層と
をさらに具備することを特徴とする請求項１記載の固体撮像装置。 - 前記金属シリサイド層は、Ｔｉシリサイド膜、Ｃｏシリサイド膜、Ｎｉシリサイド膜、Ｗシリサイド膜のいずれかの膜であることを特徴とする請求項３記載の固体撮像装置。
- 前記シリサイドブロック層は、前記信号蓄積領域の少なくとも一部を覆い、かつ前記読み出しゲート電極の少なくとも一部を覆うパターンであることを特徴とする請求項３記載の固体撮像装置。
- 前記シリサイドブロック層は、前記信号蓄積領域の少なくとも一部を覆い、かつ前記読み出しゲート電極の少なくとも一部を覆い、さらに前記拡散領域の少なくとも一部を覆うパターンであることを特徴とする請求項３記載の固体撮像装置。
- 前記表面シールド領域の下面は前記読み出しゲート電極の下面と同一の高さに位置していることを特徴とする請求項１又は請求項２記載の固体撮像装置。
- 画素領域上の前記読み出しゲート電極と所定間隔離間した周辺回路領域に形成されたゲート電極と、
前記ゲート電極の両端に選択エピタキシャル成長させて形成されたエレベーテッド・ソース・ドレイン領域と、
前記エレベーテッド・ソース・ドレイン領域上に形成された金属シリサイド層と
をさらに具備することを特徴とする請求項３記載の固体撮像装置。 - 第１導電型の半導体基板上に第１の絶縁膜を形成する工程と、
前記半導体基板内に素子領域を分離する素子分離領域を選択的に形成する工程と、
前記素子領域上に前記第１の絶縁膜を介して読み出しゲート電極を形成する工程と、
前記読み出しゲート電極の一端の素子領域の表面に第２導電型の拡散領域を形成する工程と、
前記読み出しゲート電極の他端の素子領域の表面に第２導電型の信号蓄積領域を形成する工程と、
前記拡散領域及び前記信号蓄積領域の表面にシリコン層を選択エピタキシャル成長させ、前記拡散領域上に選択成長シリコン層を形成し、前記信号蓄積領域上に表面シールド領域となる選択成長シリコン層を形成する工程と、
全面に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に形成されたシリコン窒化膜と前記シリコン窒化膜上に形成されたシリコン酸化膜を形成する工程と、
前記拡散領域上の前記選択成長シリコン層の表面を露出するように前記第２の絶縁膜、シリコン窒化膜とシリコン酸化膜を除去し、前記信号蓄積領域の少なくとも一部を覆うシリサイドブロック層を形成する工程と、
前記表面が露出された拡散領域上の前記選択成長シリコン層に金属シリサイド層を形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。 - 第１導電型の半導体基板がウェル層またはエピ層であることを特徴とする請求項９に記載の固体撮像装置の製造方法。
- 前記表面シールド領域は、イオン注入されていないシリコン層を選択成長した後、この選択成長シリコン層にイオン注入及び熱処理をすることにより形成することを特徴とする請求項９記載の固体撮像装置の製造方法。
- 前記表面シールド領域は、イオン注入されているシリコン層を選択成長することにより形成することを特徴とする請求項９記載の固体撮像装置の製造方法。
- 前記金属シリサイド層を形成した後に、前記シリサイドブロック層を除去する工程をさらに含むことを特徴とする請求項９記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005235280A JP4398917B2 (ja) | 2000-03-28 | 2005-08-15 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088971 | 2000-03-28 | ||
| JP2005235280A JP4398917B2 (ja) | 2000-03-28 | 2005-08-15 | 固体撮像装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000302660A Division JP3782297B2 (ja) | 2000-03-28 | 2000-10-02 | 固体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006049921A JP2006049921A (ja) | 2006-02-16 |
| JP4398917B2 true JP4398917B2 (ja) | 2010-01-13 |
Family
ID=36028025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005235280A Expired - Fee Related JP4398917B2 (ja) | 2000-03-28 | 2005-08-15 | 固体撮像装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4398917B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449711C (zh) * | 2006-04-03 | 2009-01-07 | 中芯国际集成电路制造(上海)有限公司 | 硅化金属阻止区的形成方法及半导体器件的制造方法 |
| JP5110820B2 (ja) | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| JP4929981B2 (ja) * | 2006-10-30 | 2012-05-09 | 株式会社Ｊｖｃケンウッド | 固体撮像素子 |
| US7732844B2 (en) * | 2006-11-03 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Crosstalk improvement through P on N structure for image sensor |
| US7675097B2 (en) | 2006-12-01 | 2010-03-09 | International Business Machines Corporation | Silicide strapping in imager transfer gate device |
| JP5157259B2 (ja) * | 2007-05-29 | 2013-03-06 | ソニー株式会社 | 固体撮像素子及び撮像装置 |
| JP5963449B2 (ja) | 2012-01-16 | 2016-08-03 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP5991739B2 (ja) * | 2012-06-15 | 2016-09-14 | キヤノン株式会社 | 固体撮像装置およびその製造方法、ならびにカメラ |
-
2005
- 2005-08-15 JP JP2005235280A patent/JP4398917B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006049921A (ja) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3782297B2 (ja) | 固体撮像装置及びその製造方法 | |
| US11355533B2 (en) | Solid-state imaging device, method of manufacturing the same, and imaging apparatus | |
| JP4340248B2 (ja) | 半導体撮像装置を製造する方法 | |
| CN101640210B (zh) | 固体摄像器件及其制造方法以及摄像装置 | |
| US6607951B2 (en) | Method for fabricating a CMOS image sensor | |
| JP3723124B2 (ja) | 固体撮像装置 | |
| JP4398917B2 (ja) | 固体撮像装置及びその製造方法 | |
| US7544530B2 (en) | CMOS image sensor and manufacturing method thereof | |
| US9099365B2 (en) | Method for manufacturing solid-state imaging device | |
| US20050274995A1 (en) | Image sensor and method of forming the same | |
| US8551873B2 (en) | Method for manufacturing semiconductor device | |
| US10777596B2 (en) | Imaging apparatus, method of manufacturing the same, and device | |
| CN100454565C (zh) | 半导体器件及制造半导体器件的方法 | |
| US20060110873A1 (en) | Method for fabricating CMOS image sensor | |
| US7572663B2 (en) | Method for manufacturing CMOS image sensor | |
| US7459332B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100982604B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| JP2006261414A (ja) | 固体撮像装置およびその製造方法 | |
| KR20100027426A (ko) | 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |