JP4929981B2

JP4929981B2 - 固体撮像素子

Info

Publication number: JP4929981B2
Application number: JP2006293816A
Authority: JP
Inventors: 秀治折原
Original assignee: JVCKenwood Corp
Current assignee: JVCKenwood Corp
Priority date: 2006-10-30
Filing date: 2006-10-30
Publication date: 2012-05-09
Anticipated expiration: 2026-10-30
Also published as: JP2008112795A

Description

本発明は固体撮像素子に係り、特にリング状絶縁ゲート型トランジスタを有するＣＭＯＳ型の固体撮像素子に関する。

撮像装置に使用される代表的な固体撮像素子としてはＣＣＤ(Charge Coupled Device)型固体撮像素子がある。しかしながら、消費電力の問題から近年の高画素・高速読出し化の要求に応えるのが困難になってきている。一方、ＣＭＯＳ(Complementary MOS)型固体撮像素子は、低電圧駆動が可能であり前記の要求に対応することが容易であり、また製造工程においてＣＭＯＳプロセスを使用でき、同一チップ内に撮像素子部の制御回路や撮像部より読み出した光信号の処理回路などの周辺回路を混載することが可能であり、低消費電力で、小型化にも有利である。このことからＣＭＯＳ型固体撮像素子は、ディジタルカメラやビデオカメラ用として、注目されている。

このＣＭＯＳ型固体撮像素子としては、種々の画素構成を有するものが知られているが、代表的な例では、受光量に応じた電荷を生成する光電変換素子であるフォトダイオードと、このフォトダイオードの信号電荷を検出するためのフローティングディフュージョンと、フォトダイオードの信号電荷をフローティングディフュージョンに転送する転送トランジスタ（転送ゲート）と、フローティングディフュージョンの電位変動を検出して電気信号を出力する増幅トランジスタと、フローティングディフュージョンの電位を電源電位にリセットするリセットトランジスタと、増幅トランジスタを活性化して出力信号線に接続する選択トランジスタとを設けたものが提供されている。

図６は、このような従来のＣＭＯＳ型固体撮像素子の一画素の一例の構造を示す断面図である。このＣＭＯＳ型固体撮像素子は、半導体基板１０１の上層部に素子形成領域としてのＰウェル領域１０２が形成され、Ｐウェル領域１０２にフォトダイオード（ＰＤ）１０３、絶縁ゲート型トランジスタで構成された転送ゲート（トランジスタ）１０４、リセットトランジスタ１０６、増幅トランジスタ１０７、選択トランジスタ１０８が形成されている。それらのトランジスタ１０４〜１０８のゲート電極は、半導体基板１０１の上にゲート絶縁膜１０９を介してポリシリコンで形成され、また、転送ゲート、リセットトランジスタの間にフローティングディフュージョン１０５が設けられている。その上層には層間絶縁膜１１０を介して多層配線層１１１、１１２、１１３が形成されている。そして、この多層配線層１１１〜１１３のうち最上層の配線層１１３の配線膜が遮光膜として形成されている。

また、図６では省略しているが、フローティングディフュージョン１０５の上層にはコンタクトが設けられ、多層配線層１１１〜１１３を介して増幅トランジスタ１０７のゲート電極に接続されている。また、配線層１１３の上には、色フィルタ１１１及びマイクロレンズ１１２の順に積層されている。

しかし、この従来のＣＭＯＳ型固体撮像素子ではフォトダイオード１０３で光電変換された電荷を信号として出力するために一つの画素につき４つのトランジスタ１０４、１０６〜１０８、場合によってはそれ以上のトランジスタ数を必要としていた。そのため、一つの画素に占めるフォトダイオード１０３の面積が小さくなり、感度が低くなる課題がある。

一方、従来、この課題を解決したＣＭＯＳ型撮像素子が本出願人により開示されている（例えば、特許文献１参照）。このＣＭＯＳ型撮像素子では図６のＣＭＯＳ型撮像素子の課題を解決するために、図７（Ａ）の断面図、図７（Ｂ）の平面図に示すように、１つの画素部において、Ｐ型の領域２０３を有するフォトダイオードと、リング状ゲート電極２０９を有するリング状絶縁ゲート型トランジスタとが隣接して形成され、それらの間にゲート電極２０８を有する転送用ゲートが設けられ、リング状絶縁ゲート型トランジスタの直下に電荷蓄積領域が形成されている。

図７（Ａ）は同図（Ｂ）の平面図のＸ−Ｘ’線に沿う断面図である。図７（Ａ）、（Ｂ）において、Ｐ型のエピタキシャル層２０６が表面に形成されているＰ型の半導体基板２０１に段差を持ったＮ型ウェル２０２が形成されている。Ｎ型ウェル２０２の深い方の領域に埋め込まれたＰ型の領域２０３が形成されており、フォトダイオードを構成している。このフォトダイオードに隣接してＮ型ウェル２０２の浅い方の領域にリング状ゲート電極２０９と、ドレイン領域２１７と、リング状ゲート電極２０９の中央開口部の位置に設けられたソース領域２１１とにより構成されているリング状絶縁ゲート型トランジスタが形成され、フォトダイオードとリング状絶縁ゲート型トランジスタとの間に転送ゲート電極２０８が設けられている。リング状ゲート電極２０９と転送ゲート電極２０８は、Ｎ型ウェル２０２の浅い方の領域の表面にゲート酸化膜２１０を介して形成されている。

更に、リング状ゲート電極２０９の下部には、ソース領域２１１を取り囲み、かつ、リング状ゲート電極２０９の外周に達しないように、電荷蓄積のためのＰ型領域２０５が形成されている。また、リング状ゲート電極２０９と転送ゲート電極２０８の上方には層間絶縁膜２１２を介して多層配線層２１３、２１４、２１５が形成されている。そして、この多層配線層２１３〜２１５のうち最上層の配線層２１５の配線膜が遮光膜として形成されている。また、層間絶縁膜２１２の上には、色フィルタ２１８及びマイクロレンズ２１９の順に積層されている。

このＣＭＯＳ型固体撮像素子は、マイクロレンズ２１９、色フィルタ２１８、層間絶縁膜２１２、ゲート酸化膜２１０を介してフォトダイオードを構成するＰ型領域２０３に入射した光で発生しＰ型領域２０３に蓄積された電荷は、転送ゲートをオンすることにより、転送ゲート電極２０８直下のＮ型ウェル２０２を通してリング状ゲート電極２０９の下部のＰ型領域２０５に転送される。このとき、全ての画素で同時に電荷を転送することができるために、一括シャッタが可能となる。

そして、リング状ゲート電極２０９の下部のＰ型領域２０５に転送された電荷は電荷の量に応じ、リング状絶縁ゲート型トランジスタのしきい値電圧をシフトさせる。このときリング状絶縁ゲート型トランジスタのリング状ゲート電極２０９を適当な電位にし、ソース・ドレインに電流を流し、ソースに負荷をつなぐことにより、光信号を得ることができる。また、リング状ゲート電極２０９の下部のＰ型領域２０５に蓄積された電荷は、ソース領域２１１の電位を高くすることにより、直ぐ下のＮ型ウェル２０２の電位を乗り越え、基板、すなわちＰ型エピタキシャル層２０６へ排出され、リセットをすることができる。

ここで、図７（Ａ）に示すように、リング状ゲート電極２０９の中央開口部付近のＮ型ウェル２０２とエピタキシャル層２０６との境界にはＰ⁺層２０４が形成されており、リセットを容易にしている。この時、リング状ゲート電極２０９の下部のＰ型領域２０５に蓄積された電荷は全て基板（Ｐ型エピタキシャル層２０６）へ排出されるためにリセットノイズの発生を抑えることができる。

また、各画素が、転送ゲート２０８をゲート電極とし、その転送ゲート直下のＮ型ウェル２０２をゲート領域、Ｐ型領域２０３をソース領域、Ｐ型領域２０５をドレイン領域とするＰチャネル型の転送トランジスタと、リング状ゲート電極２０９をゲート電極とし、そのリング状ゲート電極２０９直下のＰ型領域２０５をゲート領域、Ｎ型のソース領域２１１をソース、Ｎ型ウェル２０２をドレインとするＮチャネル型のリング状絶縁ゲート型トランジスタの、計２つのトランジスタだけでフォトダイオードからの電荷を電気信号に変換しリセットノイズなしに取り出すことができる構成であるため、大きなフォトダイオード面積を確保でき、低ノイズで、高ダイナミックレンジで高感度な固体撮像素子を提供することができる。また、図７に示した従来の固体撮像素子によれば、フォトダイオードに一旦蓄積された電荷を同時にリング状ゲート電極２０９の下部のＰ型領域２０５に転送することで、図６に示した従来の固体撮像素子ではできない、一括シャッタも可能となっている。

特開２００６−１００７６１号公報

ところで、ＣＣＤ型固体撮像素子ではその１画素の構成は図８の断面図に示すように、半導体基板３０１の表面にフォトダイオード（ＰＤ）３０２が形成され、フォトダイオード３０２に隣接して半導体基板３０１上にＣＣＤを構成する転送ゲート３０３が形成され、更にその上に遮光膜３０４が形成されている。また、遮光膜３０４の上方には色フィルタ又は平坦化層３１７が形成されており、その上にはマイクロレンズ３１８が形成されている。これにより、マイクロレンズ３１８により集光された入射光は、色フィルタ又は平坦化層３１７を透過して遮光膜３０４で覆われていないフォトダイオード３０２に入射して光電変換される。光電変換されて得られた入射光量に応じた量の電荷は転送ゲート３０３の直下の半導体基板３０１内で所定方向に転送される。

このＣＣＤ型固体撮像素子では、フォトダイオード３０２の直近まで遮光膜３０４を落とし込む構造になっているため、効果の高い遮光構造が可能である。しかし、図６、図７に示した従来のＣＭＯＳ型固体撮像素子においては、画素も周辺回路と同じＣＭＯＳプロセスを用いて作られており、例えば、図６の固体撮像素子では、多層配線層１１１〜１１３のうち最上層の配線層１１３の配線膜が遮光膜として形成されているが、その配線層１１３の下方に配線層１１２、１１１があるため、各配線層１１２、１１１で光が乱反射してしまう。このため、図６の各トランジスタ１０４、１０６、１０７、１０８やフローティングディフュージョン１０５に散乱光が漏れ込んでしまい、適正な画像の検出が妨げられるという問題がある。

また、図６の従来のＣＭＯＳ型固体撮像素子の課題を解決した、図７の従来のＣＭＯＳ型固体撮像素子においては、電荷蓄積領域であるＰ型領域２０５はリング状ゲート電極２０９の下部に設けられているが、リング状ゲート電極２０９は０.１〜１μｍ程度の厚みのポリシリコンで形成され、可視域の波長の光は殆ど吸収されずに透過してしまうため、金属の配線層２１３〜２１５で乱反射した光はリング状ゲート電極２０９を透過して、その下部のＰ型領域２０５に達してしまい、適正な画像の検出が妨げられるという問題がある。更に、図６の従来のＣＭＯＳ型固体撮像素子に比べ、電荷蓄積領域であるＰ型領域２０５の面積が大きいため、乱反射した光が入射する影響が非常に大きく、固体撮像素子の性能を劣化させている。

また、この従来のＣＭＯＳ型固体撮像素子の利点として一括シャッタ動作があるが、その反面この一括シャッタ動作ではリング状ゲート電極２０９の下部のＰ型領域２０５での電荷蓄積保持時間が長くなるため、光の漏れこみが画質を大幅に劣化させてしまう。また、信号電荷を蓄積保持する時間が短くても、太陽のような高輝度の被写体の入射光が入ったときには、その間に電荷蓄積領域であるＰ型領域２０５の電位が大幅に変動し、出力される撮像信号が正常でなくなる。

本発明は以上の点に鑑みなされたもので、配線層での散乱、回折などで漏れた光が電荷蓄積領域に入ることを殆ど完全に遮光することが可能で、しかもフォトダイオード面積を確保でき低ノイズで、高感度な固体撮像素子を提供することを目的とする。

上記目的を達成するために、第１の発明は、入射光を光電変換して電荷を生成する、基板部の表面に形成された光電変換領域と、光電変換領域とは離間して基板部の表面上に形成された遮光性のリング状ゲート電極と、基板部の表面における、リング状ゲート電極の中央開口部に対応する領域に形成されたソース領域と、ソース領域の周囲にリング状ゲート電極の外周に達しないように、かつ、ソース領域に接続するように基板部に形成され、光電変換領域から転送された電荷を蓄積するソース近傍領域と、光電変換領域、リング状ゲート電極、ソース領域、及びソース近傍領域に離間して基板部の表面に形成されたドレイン領域と、基板部の表面上における、光電変換領域とリング状ゲート電極との間の領域に、リング状ゲート電極の一部を絶縁層を介して覆うように形成され、光電変換領域で生成された電荷をソース近傍領域に転送する遮光性の転送ゲート電極と、リング状ゲート電極及び転送ゲート電極の上方に形成され、少なくともソース領域にコンタクト配線を介して接続する配線層と、基板部の表面上で、かつ、絶縁層よりも下側の領域であって、光電変換領域、リング状ゲート電極、ドレイン領域、及び転送ゲート電極が形成されている領域を除く領域に、リング状ゲート電極に電気的に接続しないように間隙を有して形成された第１の遮光膜と、絶縁層上で、かつ、配線層よりも下側の領域に、間隙を覆うように間隙に沿って形成された第２の遮光膜と、を備えていることを特徴とする。

この発明では、光電変換領域を除く殆どの領域を遮光するようにしたため、配線層での散乱、回折などで漏れた光を、ほぼ完全に遮光することができる。

また、上記の目的を達成するため、第２の発明は、第１の発明におけるリング状ゲート電極及び第１の遮光膜が、第１のポリシリコン層の上面に第１の金属シリサイド層が積層された第１の多層膜をパターニングすることで一度に形成され、転送ゲート電極及び第２の遮光膜が、第２のポリシリコン層の上面に第２の金属シリサイド層が積層された第２の多層膜をパターニングすることで一度に形成されていることを特徴とする。

また、上記の目的を達成するため、第３の発明は、光電変換領域に対応する領域に開口部を有する第３の遮光膜が、配線層の上方に形成されていることを特徴とする。

また、上記の目的を達成するため、第４の発明は、第３の発明の構成に加えて、入射光を光電変換領域に向けて集光するレンズ部が、第３の遮光膜の上方に形成されていることを特徴とする。

本発明によれば、少なくともリング状ゲート電極に遮光特性を持たせることにより、配線層での散乱、回折などで漏れた光が電荷蓄積領域に入射することを、電荷蓄積領域に近接した位置にあるリング状ゲート電極により効果的に防止するようにしたため、電荷蓄積部への光の入射による出力画像の画質の劣化や、強い光が入射することにより引き起こされる信号異常を防止することができる。

また、本発明によれば、リング状ゲート電極、転送用ゲート電極、その周辺の領域などフォトダイオードを除いた全ての領域に遮光特性を持たせるようにした場合は、最上層の遮光膜を省いても十分な遮光効果を得ることができ、配線層を薄くて、効率の良い集光が可能となり、感度を向上させることができる。

次に、本発明の固体撮像素子の実施の形態について図面と共に説明する。図１（Ａ）、（Ｂ）、（Ｃ）は本発明になる固体撮像素子の第１の実施の形態の１画素当りの断面図、平面図及び部分拡大断面図を示す。図１（Ａ）は図１（Ｂ）のＸーＸ’線に沿う縦断面図である。同図（Ａ）、（Ｂ）において、本実施の形態の固体撮像素子は、Ｐ⁺基板１１上にＰ^-型エピタキシャル層１２を１μｍから１０μｍ成長させてある。このＰ^-型エピタキシャル層１２内に段差を持ったＮウェル１３があり、Ｎウェル１３上にはゲート酸化膜１４を挟んで第１のゲート電極である平面形状がリング状のゲート電極１５が形成されている。

段差を持ったＮウェル１３は条件の異なるイオン注入を複数回行うことにより形成される。リング状ゲート電極１５は、図１（Ｃ）に示すように、半導体基板１３に絶縁ゲートとなる０.００２μｍ〜０.０５μｍの厚みのゲート酸化膜１４を介して下層が０.０５μｍ〜０.５μｍの厚みのポリシリコン層１５ａ、上層が０.０５μｍ〜０.５μｍの厚みのタングステン（Ｗ）シリサイド、チタン（Ｔｉ）シリサイド、コバルト（Ｃｏ）シリサイド、ニッケル（Ｎｉ）シリサイドなどの金属シリサイド１５ｂの２層構造で形成される。この金属シリサイド１５ｂは光を透過しないため、リング状ゲート電極１５に遮光効果を持たせることができる。

リング状ゲート電極１５の中央開口部のＮウェル１３の表面にはｎ⁺型のソース領域１６があり、また、このソース領域１６を取り囲み、かつ、リング状ゲート電極１５の外周に達しないようにＰ型のソース近傍領域１７がＮウェル１３内に形成されている。これらのソース領域１６、ソース近傍領域１７は複数回の異なるマスクのフォトリソグラフィ工程と異なる条件のイオン注入により形成することができる。

リング状ゲート電極１５からやや離れたＮウェル１３の表面には、図１（Ｂ）に示すようにＮ⁺型のドレイン領域２６（これは図１（Ａ）の断面図からは外れた位置にある）がある。また、リング状ゲート電極１５が形成されている、Ｎウェル１３中のリング状ゲート電極１５の外側の隣接した領域には埋め込みのＰ^-型領域１８が形成されており、このＰ^-型領域１８はＮウェル１３と共にフォトダイオードを形成している。

また、フォトダイオードを構成するＰ^-型領域１８とリング状ゲート電極１５との間のＮウェル１３上にはゲート酸化膜１４を挟んで第２のゲート電極である転送ゲート電極１９が形成されている。この転送ゲート電極１９はポリシリコンにより、リング状ゲート電極１５形成の後、絶縁層を挟んで形成され、リング状ゲート電極１５及びフォトダイオードのＰ^-型領域１８と一部重なっている。Ｐ^-型領域１８により光電変換して得られた電荷は、転送ゲート電極１９の直下のＮウェル１３を通してソース近傍領域１７に蓄積される。すなわち、ソース近傍領域１７は電荷蓄積領域となる。

リング状ゲート電極１５、ソース領域１６、転送ゲート電極１９にはそれぞれメタル配線２０が接合されている。この実施の形態では２層のメタル配線が形成されている。配線層の最上部には遮光膜２１が形成されている。リング状ゲート電極１５、ソース領域１６、転送ゲート電極１９、メタル配線２０、遮光膜２１はそれぞれ絶縁層２２の内部に設けられ、絶縁層２２の上部には色フィルタ２３が設けられ、色フィルタ２３の上部で、かつ、フォトダイオードの上方の位置にはマイクロレンズ２４が配置されている。

この実施の形態では、各画素が、転送ゲート電極１９直下のＮウェル１３をゲート領域、Ｐ⁺型領域１８をソース領域、ソース近傍領域１７をドレイン領域とするＰチャネル型の転送トランジスタと、リング状ゲート電極１５直下のソース近傍領域１７をゲート領域、Ｎ型のソース領域１６をソース領域、Ｎ型ウェル１３に設けられたドレイン領域２６をドレイン領域とするＮチャネル型のリング状絶縁ゲート型トランジスタの、計２つのトランジスタだけでフォトダイオードからの電荷を電気信号に変換しリセットノイズなしに取り出すことができる構成であるため、大きなフォトダイオード面積を確保でき、低ノイズで、高ダイナミックレンジで高感度な固体撮像素子を提供することができる。

図２は本発明になる固体撮像素子の一実施の形態の全体構成のブロック図を示す。同図において、画素部４１は、図１に示した１画素が縦方向と横方向に複数個ずつマトリクス状に配列された構成である。また、画素部４１の周囲には垂直制御信号発生回路４２、水平制御信号発生回路４４、光信号処理回路４３が配置され、図１のメタル配線２０でつながれている。

図１に示した本実施の形態によれば、図７に示したＣＭＯＳ型固体撮像素子と同様の特長を有すると共に、配線層２０での散乱、回折などで漏れた光がソース近傍領域１７に入ることを防ぐことができる。すなわち、図２の画素部４１の各画素を構成する図１（Ａ）のマイクロレンズ２４、色フィルタ２３、絶縁膜２２、ゲート酸化膜１４を介してフォトダイオードを構成するＰ^-型領域１８に入射した光は、ここで光電変換されて電荷として一旦蓄積された後、画素部４１の全画素の転送ゲートトランジスタを同時にオンすることにより、各画素の転送ゲート電極１９直下のＮウェル１３を通してリング状ゲート電極１５の下部のソース近傍領域１７に転送されて蓄積される。このとき、全ての画素で同時に電荷を転送することができるために、一括シャッタが可能となる。

そして、ソース近傍領域１７に転送された電荷は電荷の量に応じ、リング状絶縁ゲート型トランジスタのしきい値電圧をシフトさせる。このときリング状絶縁ゲート型トランジスタのリング状ゲート電極１５を適当な電位にし、ソース・ドレインに電流を流し、ソースに負荷をつなぐことにより、光信号を得ることができる。また、リング状ゲート電極１５の下部のソース近傍領域１７に蓄積された電荷は、ソース領域１６の電位を高くすることにより、直ぐ下のＮウェル１３の電位を乗り越え、基板、すなわちＰ型エピタキシャル層１２へ排出され、リセットをすることができる。

ここで、図１（Ａ）に示すように、リング状ゲート電極１５の中央開口部付近のＮウェル１３とエピタキシャル層１２との境界にはＰ⁺層２５が形成されており、リセットを容易にしている。この時、ソース近傍領域１７に蓄積された電荷は全て基板（Ｐ型エピタキシャル層１２）へ排出されるためにリセットノイズの発生を抑えることができる。また、この実施の形態では、各画素は計２つのトランジスタだけでフォトダイオードからの電荷を電気信号に変換しリセットノイズなしに取り出すことができる構成であるため、大きなフォトダイオード面積を確保でき、低ノイズで、高ダイナミックレンジで高感度な固体撮像素子を提供することができる。

更に、本実施の形態では、遮光膜２１で遮光されずに遮光膜２１の下方に設けられた金属の配線層２０での散乱、回折などで漏れて、電荷蓄積領域であるソース近傍領域１７へ向かう光は、ソース近傍領域１７の直ぐ真上に近接して設けられた、ソース近傍領域１７よりも面積の大きな２層構造のリング状ゲート電極１５を構成している図１（Ｃ）に示した金属シリサイド１５ｂにより遮光され、また、リング状ゲート電極１５の中央開口部はソース領域１６のコンタクト配線で遮光されるため、ソース近傍領域１７へ光が入射することを防止することができる。従って、本実施の形態によれば、電荷蓄積領域であるソース近傍領域１７への光の漏れこみによる出力画像の画質の劣化や、強い光が入射することにより引き起こされる信号異常を防止できる。

次に、本発明の第２の実施の形態について説明する。図３（Ａ）、（Ｂ）、（Ｃ）は本発明になる固体撮像素子の第２の実施の形態の１画素当りの断面図、平面図及び部分拡大断面図を示す。図３（Ａ）は図３（Ｂ）のＸーＸ’線に沿う縦断面図である。図３（Ａ）〜（Ｃ）中、図１（Ａ）〜（Ｃ）と同一構成部分には同一符号を付し、その説明を省略する。本実施の形態は、図３（Ｃ）に示すように、転送ゲート電極２８もリング状ゲート電極１５と同様に、下層が０.０５μｍ〜０.５μｍの厚みのポリシリコン層２８ａであり、上層が０.０５μｍ〜０.５μｍの厚みのＷシリサイド、Ｔｉシリサイド、Ｃｏシリサイド、Ｎｉシリサイドなどの金属シリサイド２８ｂの２層構造で形成した点に特徴がある。

本実施の形態は、転送ゲート電極２８の金属シリサイド２８ｂが光を透過しないため、転送ゲート電極２８もリング状ゲート電極１５と同様の遮光特性を有するため、リング状ゲート電極１５の金属シリサイド１５ｂによる遮光効果とあいまって、第１の実施の形態よりもより一層遮光効果を高めることができる。

次に、本発明の第３の実施の形態について説明する。図４（Ａ）、（Ｂ）は本発明になる固体撮像素子の第３の実施の形態の１画素当りの断面図及び平面図を示す。図４（Ａ）は図４（Ｂ）のＸーＸ’線に沿う縦断面図である。図４（Ａ）、（Ｂ）中、図１（Ａ）、（Ｂ）と同一構成部分には同一符号を付し、その説明を省略する。

本実施の形態は、遮光効果がある２層構造のリング状ゲート電極１５の形成時に、リング状ゲート電極１５と同一のポリシリコンと金属シリサイドの２層構造の膜２９が、図４（Ｂ）にクロスハッチングを付して示すように、リング状ゲート電極１５、転送ゲート電極１９、フォトダイオードを構成するＰ^-型領域１８及びドレイン領域２６を除くＮウェル１３上の領域を、リング状ゲート電極１５と電気的に接続しないように０.１〜１μｍの隙間を開けて形成されている。従って、マイクロレンズ２４で集光された入射光のみがＰ^-型領域１８に入射すると共に、金属の配線層２０で乱反射した迷光をほぼ完全に遮光することができ、第２の実施の形態よりも遮光効果を高めることができる。

次に、本発明の第４の実施の形態について説明する。図５（Ａ）、（Ｂ）は本発明になる固体撮像素子の第４の実施の形態の１画素当りの断面図及び平面図を示す。図５（Ａ）は図５（Ｂ）のＸーＸ’線に沿う縦断面図である。図５（Ａ）、（Ｂ）中、図３（Ａ）、（Ｂ）と同一構成部分には同一符号を付し、その説明を省略する。

本実施の形態は、第３の実施の形態でのリング状ゲート電極１５と同様に、リング状ゲート電極１５の形成時に、リング状ゲート電極１５と同一のポリシリコンと金属シリサイドの２層構造の遮光膜３０を、図５（Ｂ）にクロスハッチングを付して示すように、リング状ゲート電極１５、転送ゲート電極１９、フォトダイオードを構成するＰ^-型領域１８及びドレイン領域２６を除くＮウェル１３上の領域に、リング状ゲート電極１５と電気的に接続しないように０.１〜１μｍの隙間を開けて形成した後、図５（Ａ）、（Ｂ）に示すように０.０１〜０.０５μｍの絶縁層３１を介してそれぞれ２層構造の転送ゲート２８と遮光膜３２を形成した構造である。

ここで、転送ゲート２８と遮光膜３２は、リング状ゲート電極と同様に、下層が０.０５μｍ〜０.５μｍの厚みのポリシリコン、上層が０.０５μｍ〜０.５μｍのＷシリサイド、Ｔｉシリサイド、Ｃｏシリサイド、Ｎｉシリサイドなどの金属シリサイドの２層構造である。また、遮光膜３２は、リング状ゲート電極１５とその周辺のリング状ゲート電極１５と同時に形成した遮光膜３０との間の隙間の上方を覆う位置に形成される。なお、この遮光膜３２は遮光効果をもった転送ゲート２８と同時に形成することもできる。

これにより、本実施の形態によれば、光電変換領域であるＰ^-型領域を除く殆どの領域をリング状ゲート電極１５と同じポリシリコンと金属シリサイドの２層構造の膜で遮光することが可能となり、上記の各実施の形態よりもより一層遮光効果が高い、ほぼ完全な遮光が可能となる。この実施の形態では、最上層の遮光層２１を省き、配線層２０を薄くすることにより、より高感度にすることが可能である。

本発明の固体撮像素子の第１の実施の形態の１画素当りの断面図、平面図及び部分拡大断面図である。本発明の固体撮像素子の一実施の形態の全体構成のブロック図である。本発明の固体撮像素子の第２の実施の形態の１画素当りの断面図、平面図及び部分拡大断面図である。本発明の固体撮像素子の第３の実施の形態の１画素当りの断面図及び平面図である。本発明の固体撮像素子の第４の実施の形態の１画素当りの断面図及び平面図である。従来のＣＭＯＳ型固体撮像素子の一画素の一例の構造を示す断面図である。本出願人が開示した従来のＣＭＯＳ型固体撮像素子の一画素の一例の構造を示す断面図及び平面図である。ＣＣＤ型固体撮像素子の１画素の構造を示す断面図である。

符号の説明

１３Ｎウェル
１４ゲート酸化膜
１５２層構造のリング状ゲート電極
１５ａ、２８ａポリシリコン層
１５ｂ、２８ｂ金属シリサイド
１６ソース領域
１７ソース近傍領域
１８フォトダイオードを構成するＰ^-型領域
１９転送ゲート電極
２０メタル配線
２１遮光膜
２６ドレイン領域
２８２層構造の転送ゲート電極
２９、３０、３２２層構造の遮光膜
３１絶縁層

Claims

入射光を光電変換して電荷を生成する、基板部の表面に形成された光電変換領域と、
前記光電変換領域とは離間して前記基板部の表面上に形成された遮光性のリング状ゲート電極と、
前記基板部の表面における、前記リング状ゲート電極の中央開口部に対応する領域に形成されたソース領域と、
前記ソース領域の周囲に前記リング状ゲート電極の外周に達しないように、かつ、前記ソース領域に接続するように前記基板部に形成され、前記光電変換領域から転送された前記電荷を蓄積するソース近傍領域と、
前記光電変換領域、前記リング状ゲート電極、前記ソース領域、及び前記ソース近傍領域に離間して前記基板部の表面に形成されたドレイン領域と、
前記基板部の表面上における、前記光電変換領域と前記リング状ゲート電極との間の領域に、前記リング状ゲート電極の一部を絶縁層を介して覆うように形成され、前記光電変換領域で生成された電荷を前記ソース近傍領域に転送する遮光性の転送ゲート電極と、
前記リング状ゲート電極及び前記転送ゲート電極の上方に形成され、少なくとも前記ソース領域にコンタクト配線を介して接続する配線層と、
前記基板部の表面上で、かつ、前記絶縁層よりも下側の領域であって、前記光電変換領域、前記リング状ゲート電極、前記ドレイン領域、及び前記転送ゲート電極が形成されている領域を除く領域に、前記リング状ゲート電極に電気的に接続しないように間隙を有して形成された第１の遮光膜と、
前記絶縁層上で、かつ、前記配線層よりも下側の領域に、前記間隙を覆うように前記間隙に沿って形成された第２の遮光膜と、
を備えていることを特徴とする固体撮像素子。
前記リング状ゲート電極及び前記第１の遮光膜は、第１のポリシリコン層の上面に第１の金属シリサイド層が積層された第１の多層膜をパターニングすることで一度に形成され、
前記転送ゲート電極及び前記第２の遮光膜は、第２のポリシリコン層の上面に第２の金属シリサイド層が積層された第２の多層膜をパターニングすることで一度に形成されていることを特徴とする請求項１記載の固体撮像素子。
前記光電変換領域に対応する領域に開口部を有する第３の遮光膜が、前記配線層の上方に形成されていることを特徴とする請求項１又は２記載の固体撮像素子。
前記入射光を前記光電変換領域に向けて集光するレンズ部が、前記第３の遮光膜の上方に形成されていることを特徴とする請求項３記載の固体撮像素子。