JP2005259887A - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法 Download PDF

Info

Publication number
JP2005259887A
JP2005259887A JP2004067609A JP2004067609A JP2005259887A JP 2005259887 A JP2005259887 A JP 2005259887A JP 2004067609 A JP2004067609 A JP 2004067609A JP 2004067609 A JP2004067609 A JP 2004067609A JP 2005259887 A JP2005259887 A JP 2005259887A
Authority
JP
Japan
Prior art keywords
gate electrode
silicide layer
forming
silicide
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004067609A
Other languages
English (en)
Inventor
Motonari Katsuno
元成 勝野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004067609A priority Critical patent/JP2005259887A/ja
Publication of JP2005259887A publication Critical patent/JP2005259887A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】微細化と白キズ数の低減とが図られた固体撮像装置の製造方法を提供する。
【解決手段】半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成し、これらの一部分と接触するようにシリサイド形成可能な金属膜を形成し、１回または複数回の熱処理を行って、金属膜と接触した部分にシリサイド層を形成して固体撮像装置を製造する。このとき、熱処理における最高温度ＴはＴ２以上Ｔ１未満に設定する。但し、Ｔ１は、Ｎ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせる熱処理時の最低温度、Ｔ２は、Ｐ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせる熱処理時の最低温度である。
【選択図】 図１

Description

本発明は、固体撮像装置の製造方法、特にはＭＯＳ型撮像装置の製造方法に関する。
近年、固体撮像装置の一つとして、ＭＯＳ型撮像装置が目されている。ＭＯＳ型撮像装置は、ＣＭＯＳ・ＬＳＩプロセスによって製造できるため、ＣＣＤに比べて、製造コストが低いという利点や、同一チップにＬＳＩ回路を組み込むことができるという利点がある。
ここで、図５を用いて従来の固体撮像装置の構成について説明する。図５は、従来の固体撮像装置の一例を示す断面図である。図５に示す固体撮像装置は、ＭＯＳ型撮像装置である。なお、図５において、ＢＰＳＧ膜及び層間絶縁膜についてはハッチングを省略している。
図５に示すように、ＭＯＳ型撮像装置は、ｐ型のシリコン基板３１上に、フォトダイオード部４１と、トランジスタ部４２とを設けて構成されている。図５においては図示していないが、フォトダイオード部４１は、アレイ状に複数個形成されており、これら複数のフォトダイオード部４１によって画素領域が形成されている。また、トランジスタ部４２も複数個形成されており、これら複数のトランジスタ部４２によって周辺回路が形成されている。
シリコン基板３１上には、ＬＯＣＯＳ（シリコン局所酸化：local oxidation of silicon）法によって素子分離領域３２ａ〜３２ｃが設けられている。フォトダイオード部４１は素子分離領域３２ａと３２ｂとの間に配置されており、トランジスタ部４２は素子分離領域３２ｂと３２ｃとの間に配置されている。なお、同様に図示していないが、素子分離領域３２ａ〜３２ｂの下層にはチャネルストッパ層が形成されている。
フォトダイオード部４１は、フォトダイオード３３、転送ゲート電極３４、検出容量部３７、配線３５ａ及び３５ｂを備えている。また、フォトダイオード３３は、入射した光に応じて電荷を蓄積する。転送ゲート電極３４は、フォトダイオード３３に蓄積された電荷を検出容量部３７へと転送する。検出容量部３７は、転送ゲート電極３４から転送された電荷を蓄積するＮ型の拡散領域（Ｎ型領域）である。
また、配線３５ａは素子分離領域３２ａの上に形成されており、配線３５ｂは素子分離領域３２ｂの上に形成されている。配線３５ａ及び配線３５ｂは共に、上述の画素領域に形成されたトランジスタ（図示せず）のゲート電極に電気信号を伝達するのに用いられている。
トランジスタ部４２は、ゲート電極３９と、ソース領域（ｎ＋）３８及びドレイン領域（ｎ＋）４０と、ｐウェル４７によって形成されている。トランジスタ部４２は、Ｎ型ＭＯＳトランジスタである（以下「Ｎ型トランジスタ」という。）。なお、図５においては、図示していないが、一般に、半導体基板３１にはＰ型ＭＯＳトランジスタ（以下「Ｐ型トランジスタ」という。）や、基板コンタクトとなるＰ型領域も形成される。
また、転送ゲート電極３４、フォトダイオード３３及び検出容量部３７によってもＮ型トランジスタが構成されており、このＮ型トランジスタは転送トランジスタとして機能する。また。このＮ型トランジスタにおいては、フォトダイオード３３がソース領域として、検出容量部３７がドレイン領域として機能している。
また、転送ゲート電極３４、ゲート電極３９、配線３５ａ及び３５の側面には、絶縁膜（図８参照）をエッチバックして保護膜（サイドウォール）４６が形成されている。４４は、サイドウォール４６の形成の際にエッチングしないで残置させた絶縁膜である。
更に、転送ゲート電極３４、ゲート電極３９、配線３５ａ、配線３５ｂ、検出容量部３７、ソース領域３８及びドレイン領域３９の表層部分には、シリサイド層３６が形成されている。また、配線３５ａ、配線３５ｂ、転送ゲート電極３４及びゲート電極３９それぞれの下層にはゲート絶縁膜５２ａ〜５２ｄが形成されている。
また、図５に示すように、半導体基板３１の上には、フォトダイオード部４１やトランジスタ部４２等を外気の水分等から保護するために、ＢＰＳＧ膜４８が形成されている。ＢＰＳＧ膜４８は、ボロン（Ｂ）とリン（Ｐ）を混入したシリコン酸化膜で形成されており、他の絶縁膜よりも低い温度でリフローによる平坦化を行えるという性質を備えている。
また、ＢＰＳＧ膜４８の上には、金属配線４９と層間絶縁膜５０とが形成されている。更に、層間絶縁膜５０の上には、フォトダイオード３３以外の領域に光が入射しないようにするため、金属遮光膜５１が形成されている。
なお、図５においては図示していないが、ＢＰＳＧ膜４８には、配線３５ａ、配線３５ｂ、転送ゲート電極３４及びゲート電極３９と、金属配線４９とを電気的に接続するコンタクトが形成されている。コンタクトはＢＰＳＧ膜４８に貫通孔を設け、貫通孔の内部に導電性材料を充填することによって形成されている。また、金属配線４９、コンタクト、金属遮光膜５１は通常、アルミニウム、チタン、タングステンといった金属材料で形成されている。
このようにして形成された固体撮像装置においては、フォトダイオード部４１によって、入射した光が電気信号へと変換され、トランジスタ部４２によって電気信号の信号処理が行われる。
次に、図６及び図７を用いて従来の固体撮像装置の製造方法について説明する。図６及び図７は、図５に示す従来の固体撮像装置の製造方法を示す断面図である。図６（ａ）〜（ｄ）は一連の主な製造工程を示している。また、図７（ｆ）〜（ｇ）は、図６（ｄ）に示す工程後の一連の主な製造工程を示している。なお、図６及び図７において、図５と同一の部分には同一の符号を付している。
先ず、図６（ａ）に示すように、シリコン基板３１に、ＬＯＣＯＳ法によって素子分離領域３２ａ〜３２ｃを形成する。このとき、図６においても図示していないが、素子分離領域３２ａ〜３２ｂの下層にはチャネルストッパ層も形成される。
次に、絶縁膜と金属膜とを順に形成し、これらをエッチングすることによって、ゲート絶縁膜５２ａ〜５２ｄ、配線３５ａ、配線３５ｂ、転送ゲート電極３４、及びゲート電極３９を形成する。続いて、イオン注入によって、ｐウェル４７、フォトダイオード３３、検出容量部３７、ソース領域（ｎ＋）３８及びドレイン領域（ｎ＋）４０を形成する。この後、活性化アニールが行われる。
なお、図６（ａ）に示す工程においては、転送ゲート電極３４、ゲート電極３９、配線３５ａ及び３５ｂの形成材料としては、通常、ポリシリコン（Ｐ−Ｓｉ）や、ポリメタル、アルミニウム等の金属材料が用いられる。
次に、図６（ｂ）に示すように、シリコン基板３１上に、サイドウォール４６の形成のための絶縁膜（ＳｉＯ2単層膜）４４を成膜する。次いで、サイドウォール４６の形成時にフォトダイオード３３を保護するため、フォトダイオード３３と重なる絶縁膜４４上の領域にレジストパターン４５を形成する。
次に、図６（ｃ）に示すように、絶縁膜４４に対してエッチバックを行ってサイドウォール４６を形成する。このとき、レジストパターン４５により、フォトダイオード３３の上面を覆う絶縁膜４４は除去されず、フォトダイオード３３は絶縁膜４４に被覆されている。次いで、レジストパターン４５を除去する。また、図６（ｃ）の例では、エッチングは異方性のドライエッチングによって行われている。
次に、図６（ｄ）に示すように、転送ゲート電極３４、ゲート電極３９、配線３５ａ、配線３５ｂ、検出容量部（電荷蓄積部）３７、ソース領域３８及びドレイン領域４０の表層部分に、シリサイドによってシリサイド層３６を形成する。シリサイド層３６の形成により、電極及び配線の低抵抗化が図られる。
次に、図７（ｅ）に示すように、フォトダイオード部４１及びトランジスタ部４２を覆うように、ＢＰＳＧ膜４８を形成し、更に、リフロー処理を行ってＢＰＳＧ膜４８を平坦化させる。
次に、図７においても図示していないが、ＢＰＳＧ膜４８にコンタクトを形成する。更に、図７（ｆ）に示すように、コンタクトと接続されるように金属配線４９を形成する。その後、図７（ｇ）に示すように、金属配線４９を被覆する層間絶縁膜５０を形成し、更に、金属遮光膜５１を形成することにより、図５に示す固体撮像装置が得られる。
ここで、図６（ｄ）に示したシリサイド層の形成処理について図８を用いて説明する（非特許文献１参照）。図８は、従来からのシリサイド層の形成処理の流れを示すフロー図である。
図８に示すように、先ず、基板面（ウエハ面）にシリサイド形成可能な金属膜を形成する（ステップＳ１）。成膜方法としては、スパッタリング法やＣＶＤ法等が挙げられる。なお、シリサイド形成可能な金属膜としてはコバルト（Ｃｏ）膜やニッケル（Ｎｉ）膜が挙げられる。また、シリサイド形成可能な金属膜の上には、この金属膜の酸化を防止するため、窒化チタン（ＴｉＮ膜）やシリコン酸化膜（ＳｉＯ2）が成膜される場合もある。
次に、ＲＴＰ（Rapid thermal processing）、ファーネスアニール、またはレーザーアニールといった熱処理を１回又は複数回行って、転送ゲート電極３４、ゲート電極３９、配線３５ａ、配線３５ｂ、検出容量部（電荷蓄積部）３７、ソース領域３８及びドレイン領域４０と、シリサイド形成可能な金属膜との間でシリサイド化反応を起こさせる（ステップＳ２）。
例えば、ＲＴＰを行う場合であれば、先ず、窒素やアルゴンといった希ガス雰囲気中で、温度を３００〜８００℃に設定して、１回〜複数回のＲＴＰを行う。これにより、シリサイド層が形成される。具体的には、金属膜としてコバルト膜を用いた場合はコバルトシリサイド（ＣｏＳｉ2）層が形成される。一方、金属膜としてニッケル膜を用いた場合はニッケルシリサイド（ＮｉＳｉ2）層が形成される。
その後、シリサイド化反応が生じなかった金属膜を洗浄によって除去する（ステップＳ３）。このようなステップＳ１〜Ｓ３の実施により、シリサイド層３６（図５及び図７参照）が形成され、電極及び配線の低抵抗化が図られる。
なお、シリサイド形成可能な金属膜としてＣｏ膜を用いてコバルトシリサイド層を形成した場合や、ニッケル膜を用いてニッケルシリサイド層を形成した場合は、シリサイド層３６の微細化が可能になる。よって、固体撮像装置の微細化に対応することができる。
「クリティカル・レビュー・イン・ソリッド・ステート・アンド・マテリアル・サイエンス（Critical Reviews in Solid State anｄ Materials Sciences）」、２００３年、第２８巻（１）、ｐ．１−１２９
しかしながら、一般的に、シリサイド層３６を形成すると、シリサイド層３６が形成された部分でのリーク電流が大きくなる。このため、検出容量部３７でのリーク電流の増大により、白キズ数が増加する場合がある。
本発明の目的は、上記問題を解決し、微細化と白キズ数の低減とが図られた固体撮像装置の製造方法を提供することにある。
上記目的を達成するために本発明における第１の固体撮像装置の製造方法は、（ａ）半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成する工程と、（ｂ）前記半導体基板の基板面に、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける一部分又は全部と接触するように、シリサイド形成可能な金属膜を形成する工程と、（ｃ）１回または複数回の熱処理を行って、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける前記金属膜と接触した部分に、シリサイド層を形成する工程とを少なくとも有し、前記（ｃ）の工程において、前記熱処理における最高温度Ｔが、下記式（１）を満たす値に設定されていることを特徴とする。
（数１）
Ｔ２≦Ｔ＜Ｔ１・・・・・（１）
但し、Ｔ１は、Ｎ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせる熱処理時の最低温度であり、Ｔ２は、Ｐ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせる熱処理時の最低温度である。
上記目的を達成するために本発明における第２の固体撮像装置の製造方法は、（ａ）半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成する工程と、（ｂ）前記半導体基板の基板面に、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける一部分又は全部と接触するように、シリサイド形成可能な金属膜を形成する工程と、（ｃ）１回または複数回の熱処理を行って、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける前記金属膜と接触した部分に、シリサイド層を形成する工程とを少なくとも有し、前記（ｂ）の工程において、前記金属膜の厚みｄが、下記式（２）を満たす値に設定されていることを特徴とする。
（数２）
ｄ２≦ｄ＜ｄ１・・・・・（２）
但し、ｄ１は、Ｎ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるシリサイド形成可能な金属膜の最小膜厚であり、ｄ２は、Ｐ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるシリサイド形成可能な金属膜の最小膜厚である。
上記目的を達成するために本発明における第３の固体撮像装置の製造方法は、（ａ）半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成する工程と、（ｂ）前記半導体基板の基板面に、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける一部分又は全部と接触するように、シリサイド形成可能な金属膜を形成する工程と、（ｃ）１回または複数回の熱処理を行って、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける前記金属膜と接触した部分に、シリサイド層を形成する工程と、（ｄ）前記半導体基板の基板面上にＢＰＳＧ膜を形成する工程と、（ｅ）前記ＢＰＳＧ膜が形成された前記半導体基板に対してリフロー処理を行う工程とを少なくとも有し、前記（ｅ）の工程において、前記リフロー処理の温度Ｔｒが、下記式（３）を満たす値に設定されていることを特徴とする。
（数３）
Ｔｒ２≦Ｔｒ＜Ｔｒ１・・・・・（３）
但し、Ｔｒ１は、Ｎ型領域にシリサイド層を形成した場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるリフロー処理の最低温度であり、Ｔｒ２は、Ｐ型領域にシリサイド層を形成した場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるリフロー処理の最低温度である。
上記目的を達成するために本発明における第４の固体撮像装置の製造方法は、（ａ）半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成する工程と、（ｂ）前記フォトダイオード及び前記検出容量部を絶縁膜によって被覆した状態で、前記半導体基板の基板面に、前記転送ゲート電極、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける一部分又は全部と接触するように、シリサイド形成可能な金属膜を形成する工程と、（ｃ）１回または複数回の熱処理を行って、前記転送ゲート電極、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける前記金属膜と接触した部分に、シリサイド層を形成する工程とを少なくとも有することを特徴とする。
以上の特徴により、本発明の固体撮像装置の製造方法によれば、シリサイド層の微細化による固体撮像装置の微細化を図りつつ、シリサイド層のリーク電流の増大による白キズ数の増加を抑制できる。
上記本発明における第１〜第４の固体撮像装置の製造方法においては、前記フォトダイオード、前記転送ゲート電極、及び前記検出容量部によってＮ型の転送トランジスタが形成されているのが好ましい。また、前記（ａ）の工程において、前記フォトダイオード及び前記検出容量部が、半導体基板にＮ型の不純物をイオン注入することによって形成されているのが好ましい。
更に、上記本発明における第１〜第４の固体撮像装置の製造方法においては、前記（ａ）の工程において、前記半導体基板に、基板コンタクトとなるＰ型領域が形成され、前記（ｂ）の工程において、前記金属膜が前記Ｐ型領域の一部又は全部にも接触するように形成され、前記（ｃ）の工程において、前記金属膜と接触した前記Ｐ型領域の一部又は全部にも前記シリサイド層が形成されている態様であっても良い。
（実施の形態１）
以下、本発明の実施の形態１における固体撮像装置の製造方法について説明する。
本実施の形態１における固体撮像装置の製造方法においては、転送トランジスタを構成する転送ゲート電極や検出容量部の表層部分、更に周辺回路を構成するトランジスタのゲート電極や拡散領域（ソース・ドレイン領域）の表層部分等に、低抵抗化のため、シリサイド層の形成が行われる。
シリサイド層は、半導体基板の基板面に、トランジスタのゲート電極や拡散領域、転送ゲート電極、検出容量部と接触するように、シリサイド形成可能な金属膜を形成し、一回又は複数回の熱処理を行うことによって形成される（図６、図８参照）。本実施の形態１においては、熱処理はＲＴＰ（ＲＴＰ：Rapid thermal processing）によって行われている。
このとき、温度を出来るだけ高く設定してＲＴＰを実施すると、スパイクを減少でき、リーク電流を低下させることができる。よって、シリサイド層による白キズ数の増加を抑制するためには、ＲＴＰの温度を高くすることが有効である。
しかしながら、ＲＴＰの温度を一定値以上とすると、シリサイド層に凝集によって電気抵抗の上昇が生じる。また、場合によっては、シリサイド層は断線する。この点について図１を用いて説明する。
図１は、ＲＴＰの温度とシリサイド層の抵抗率との関係を示す図である。図１において、横軸はＲＴＰの温度［℃］、縦軸はコバルトシリサイド層の抵抗率［Ω／ｍｍ］を示している。また、図１は、Ｎ型領域にシリサイド層を形成する場合と、Ｐ型領域にシリサイド層を形成する場合との２つの場合を示している。
図１において、Ｔ１は、Ｎ型領域にシリサイド層を形成する場合に、このシリサイド層に凝集による電気抵抗の上昇を生じさせる熱処理（ＲＴＰ）時の最低温度である。Ｔ２は、Ｐ型領域にシリサイド層を形成する場合に、このシリサイド層に凝集による電気抵抗の上昇を生じさせる熱処理（ＲＴＰ）時の最低温度である。
図１に示すように、Ｎ型領域及びＰ型領域のどちらの場合でも、ＲＴＰの温度が上限（最低温度Ｔ１又はＴ２）を越えない場合は、シリサイド層の抵抗率は略一定値をとる。一方、ＲＴＰの温度が上限以上となると、Ｎ型領域及びＰ型領域のどちらの場合でも、シリサイド層の抵抗率は急上昇する。
また、図１に示すように、Ｎ型領域とＰ型領域とでＲＴＰの上限は異なっており、Ｎ型領域の最低温度Ｔ１はＰ型領域の最低温度Ｔ２に比べて高くなっている。これは、一般的に、Ｐ型領域に形成されるシリサイド層は、Ｎ型領域に形成されるシリサイド層に比べて、シリサイド粒径が小さいため、熱処理による凝集によって高抵抗化が生じやすいと考えられるからである。
このことから、Ｎ型領域にのみシリサイド層を形成する場合は、最終のＲＴＰの設定温度をＴ２以上Ｔ１未満とできる。一方、Ｎ型領域とＰ型領域との両方にシリサイド層を形成する場合は、最終のＲＴＰの設定温度をＴ２未満とする必要がある。つまり、Ｎ型領域にのみシリサイド層を形成する場合は、Ｐ型領域にもシリサイド層を形成する場合に比べて、ＲＴＰの設定温度を高くでき、リーク電流の低減を図ることができる。
以上の点から、本実施の形態１における固体撮像装置の製造方法では、拡散領域についてはＮ型領域（フォトダイオードを除く）にのみシリサイド層が形成される。具体的には、転送ゲート電極、検出容量部、Ｎ型トランジスタのゲート電極、Ｎ型トランジスタの拡散領域（ソース・ドレイン領域）のうち少なくとも一つに、シリサイド層が形成される。また、このときシリサイド層の形成のための熱処理における最高温度ＴはＴ２以上Ｔ１未満に設定される。
なお、Ｎ型トランジスタやＮ型の転送トランジスタを構成しない配線にもシリサイド層を形成できる。また、半導体基板には、基板コンタクトとなるＰ型領域が形成される場合があるが、このＰ型領域にはシリサイド層を形成しても良い。これは、基板コンタクトとなるＰ型領域は、Ｐ型トランジスタに比べ、リーク、凝集が生じても問題とならないためである。
本実施の形態１における固体撮像装置の製造方法は、例えば以下の工程を行うことによって実施できる。先ず、半導体基板に、周辺回路を構成するＮ型トランジスタと、フォトダイオードと、転送ゲート電極と、検出容量部とを少なくとも形成する。このとき、素子分離領域や各種配線、サイドウォールも形成される。また、フォトダイオード、転送ゲート電極、及び検出容量部は、Ｎ型の転送トランジスタを形成している。この転送トランジスタでは、フォトダイオードがソース領域を兼ねており、検出容量部がドレイン領域として機能している。
この工程は、例えば、背景技術において図６（ａ）〜（ｃ）に示した工程と同様に行われる。但し、本実施の形態１においては、Ｐ型トランジスタは形成されていない。
次に、半導体基板の基板面に、シリサイド層の形成を予定した領域、即ち、転送ゲート電極、検出容量部、周辺回路を構成するＮ型トランジスタのゲート電極及び拡散領域（ソース・ドレイン領域）のうち少なくとも一つの一部分又は全部と接触するようにシリサイド形成可能な金属膜を形成する。この工程は、背景技術において図６（ｄ）及び図８に示した工程に準じて行われる。
なお、本実施の形態１においては、転送ゲート電極、検出容量部、Ｎ型トランジスタのゲート電極及び拡散領域（ソース・ドレイン領域）の一部分に接触するように、シリサイド形成可能な金属膜が成膜される。また、金属膜は、Ｎ型トランジスタやＰ型トランジスタを構成していない配線（図５中の配線３５ａ及び３５ｂ参照）にも接触するように成膜されている。
本実施の形態１において、シリサイド形成可能な金属膜の例としては、コバルト（Ｃｏ）膜やニッケル（Ｎｉ）膜が挙げられる。成膜方法としては、スパッタリング法やＣＶＤ法等が挙げられる。また、シリサイド形成可能な金属膜の上には、この金属膜の酸化を防止するため、窒化チタン（ＴｉＮ膜）やシリコン酸化膜（ＳｉＯ2）を成膜することもできる。
次に、１回又は複数回のＲＴＰを行う。これにより、転送ゲート電極、検出容量部、Ｎ型トランジスタのゲート電極及び拡散領域におけるシリサイド形成可能な金属膜と接触した部分に、シリサイド層が形成される。本実施の形態１においては、転送ゲート電極、検出容量部、Ｎ型トランジスタのゲート電極及び拡散領域（ソース・ドレイン領域）の表層部分にシリサイド層が形成される。
この工程も、背景技術において図６（ｄ）及び図８に示した工程に準じて行われる。但し、本実施の形態１においては、上述したようにＲＴＰの最高温度ＴはＴ２以上Ｔ１未満に設定される。例えば、金属膜がコバルト膜である場合は、最高温度Ｔは８００℃から９００℃、特には８００℃に設定する。最高温度Ｔを８００℃に設定した場合は、３００℃以上８００℃以下の範囲で複数回のＲＴＰが実施される。また、一回のＲＴＰの時間は１秒間〜１８０秒間に設定される。
次に、上記の熱処理工程によって反応しなかった、シリサイド形成可能な金属膜の除去を行う。次いで、ＢＰＳＧ（Boron-Phosphorus Silicate Glass）膜を成膜し、このＢＰＳＧ膜を平坦化するためリフロー処理を行う。その後、コンタクト、金属配線、層間絶縁膜、金属遮光膜等を形成することによって、固体撮像装置が完成する。なお、上記の工程は背景技術において図７（ｅ）〜図７（ｇ）に示した工程に準じて行われる。金属配線、コンタクト、金属遮光膜は、アルミニウム、チタン、タングステンといった金属材料で形成されている。
このように、本実施の形態１においては、Ｐ型トランジスタの拡散領域にもシリサイド層を形成する場合に比べて、熱処理時の最高温度を高く設定できる。このため、シリサイド層におけるリーク電流の低減を図りつつ、シリサイド層の電気抵抗の上昇を回避できる。また、これにより、特に、検出容量部（図５及び図６参照）でのリーク電流の発生を抑制できるので、得られた固体撮像装置における白キズ数の増加を抑制できる。
（実施の形態２）
次に、本発明の実施の形態２における固体撮像装置の製造方法について説明する。
本実施の形態２においても、実施の形態１と同様に、転送トランジスタを構成する転送ゲート電極や検出容量部の表層部分、更に周辺回路を構成するトランジスタのゲート電極や拡散領域（ソース・ドレイン領域）の表層部分等に、低抵抗化のため、シリサイド層の形成が行われる。
また、実施の形態１と同様に、シリサイド層は、半導体基板の基板面に、トランジスタのゲート電極や拡散領域、転送ゲート電極、検出容量部と接触するように、シリサイド形成可能な金属膜を形成し、一回又は複数回の熱処理を行うことによって形成される（図６、図８参照）。本実施の形態２においても、熱処理はＲＴＰによって行われている。
このとき、シリサイド形成可能な金属膜の厚みを出来るだけ大きく設定して、ＲＴＰを実施すると、形成されるシリサイド層のリーク電流を低下させることができる。よって、シリサイド層による白キズ数の増加を抑制するためには、シリサイド形成可能な金属膜の厚みを出来るだけ大きく設定することが有効である。
しかしながら、シリサイド形成可能な金属膜の膜厚が一定値を越えた状態で、ＲＴＰを実施すると、形成されたシリサイド層に凝集による電気抵抗の上昇が生じる。また、場合によっては、シリサイド層は断線する。この点について図２を用いて説明する。
図２は、シリサイド形成可能な金属膜の膜厚とシリサイド層の抵抗率との関係を示す図である。図２において、横軸はシリサイド形成可能な金属膜の膜厚の膜厚［ｎｍ］、縦軸はシリサイド層の抵抗率［Ω／ｍｍ］を示している。また、図２は、Ｎ型領域にシリサイド層を形成する場合と、Ｐ型領域にシリサイド層を形成する場合との２つの場合を示している。
図２において、ｄ１は、Ｎ型領域にシリサイド層を形成した場合に、このシリサイド層に凝集による電気抵抗の上昇を生じさせるシリサイド形成可能な金属膜の最小膜厚である。ｄ２は、Ｐ型領域にシリサイド層を形成した場合に、このシリサイド層に凝集による電気抵抗の上昇を生じさせるシリサイド形成可能な金属膜の最小膜厚である。
図２に示すように、Ｎ型領域及びＰ型領域のどちらの場合でも、シリサイド形成可能な金属膜の膜厚が上限（最小膜厚ｄ１又はｄ２）を越えない場合は、シリサイド層の抵抗率は略一定値をとる。一方、シリサイド形成可能な金属膜の膜厚が上限以上となると、Ｎ型領域及びＰ型領域のどちらの場合でも、シリサイド層の抵抗率は急上昇する。
また、図２に示すように、Ｎ型領域とＰ型領域とでシリサイド形成可能な金属膜の膜厚の上限は異なっており、Ｎ型領域の最小膜厚ｄ１はＰ型領域の最小膜厚ｄ２に比べて大きくなっている。これは、一般的に、Ｐ型領域に形成されるシリサイド層は、Ｎ型領域に形成されるシリサイド層に比べて、シリサイド粒径が小さいため、金属膜の厚みが小さいと熱処理による凝集が生じやすく、高抵抗化し易いと考えられるからである。
このことから、Ｎ型領域にのみシリサイド層を形成する場合は、シリサイド形成可能な金属膜の膜厚をｄ２以上ｄ１未満とできる。一方、Ｎ型領域とＰ型領域との両方にシリサイド層を形成する場合は、シリサイド形成可能な金属膜の膜厚をｄ２未満とする必要がある。つまり、Ｎ型領域にのみシリサイド層を形成する場合は、Ｐ型領域にもシリサイド層を形成する場合に比べて、シリサイド形成可能な金属膜の膜厚を大きくでき、リーク電流の低減を図ることができる。
以上の点から、本実施の形態２における固体撮像装置の製造方法では、拡散領域についてはＮ型領域（フォトダイオードを除く）にのみシリサイド層が形成される。具体的には、転送ゲート電極、検出容量部、Ｎ型トランジスタのゲート電極、Ｎ型トランジスタの拡散領域（ソース・ドレイン領域）のうち少なくとも一つに、シリサイド層が形成される。また、このときシリサイド形成可能な金属膜の厚みｄはｄ２以上ｄ１未満に設定される。
なお、Ｎ型トランジスタやＮ型の転送トランジスタを構成しない配線にもシリサイド層を形成できる。また、本実施の形態２においても、半導体基板には、基板コンタクトとなるＰ型領域が形成される場合があるが、実施の形態１と同様に、このＰ型領域にはシリサイド層を形成しても良い。
本実施の形態２における固体撮像装置の製造方法は、例えば以下の工程を行うことによって実施できる。先ず、実施の形態１と同様に、半導体基板に、周辺回路を構成するＮ型トランジスタと、フォトダイオードと、転送ゲート電極と、検出容量部とを少なくとも形成する。このとき、素子分離領域や各種配線、サイドウォールも形成される。なお、本実施の形態２においても、Ｐ型トランジスタは形成されていない。
次に、実施の形態１と同様に、転送ゲート電極、検出容量部、周辺回路を構成するＮ型トランジスタのゲート電極及び拡散領域（ソース・ドレイン領域）のうち少なくとも一つの一部分又は全部と接触するようにシリサイド形成可能な金属膜を形成する。但し、本実施の形態２においては、シリサイド形成可能な金属膜は、厚みｄがｄ２以上ｄ１未満となるように成膜される。
本実施の形態２においても、シリサイド形成可能な金属膜の例としては、コバルト（Ｃｏ）膜やニッケル（Ｎｉ）膜が挙げられる。例えば、金属膜がコバルト膜である場合は、金属膜の厚みｄは１５ｎｍ〜３０ｎｍ、特には２０ｎｍ〜３０ｎｍに設定される。
次に、１回又は複数回のＲＴＰを行って、シリサイド層を形成する。本実施の形態２においても、転送ゲート電極、検出容量部、Ｎ型トランジスタのゲート電極及び拡散領域（ソース・ドレイン領域）の表層部分にシリサイド層が形成される。
その後、実施の形態１と同様に、上記の熱処理工程によって反応しなかった、シリサイド形成可能な金属膜の除去、ＢＰＳＧ（Boron-Phosphorus Silicate Glass）膜の成膜及びリフロー処理、コンタクト、金属配線、層間絶縁膜、及び金属遮光膜等の形成が行われる。
このように、本実施の形態２においては、Ｐ型トランジスタの拡散領域にもシリサイド層を形成する場合に比べて、シリサイド形成可能な金属膜の厚みを大きくできる。このため、シリサイド層におけるリーク電流の低減を図りつつ、シリサイド層の電気抵抗の上昇を回避できる。また、これにより、特に、検出容量部（図５及び図６参照）でのリーク電流の発生を抑制できるので、得られた固体撮像装置における白キズ数の増加を抑制できる。
（実施の形態３）
次に、本発明の実施の形態３における固体撮像装置の製造方法について説明する。
本実施の形態３における固体撮像装置の製造方法においても、実施の形態１及び２と同様に、転送トランジスタを構成する転送ゲート電極や検出容量部の表層部分、更に周辺回路を構成するトランジスタのゲート電極や拡散領域（ソース・ドレイン領域）の表層部分等に、低抵抗化のため、シリサイド層の形成が行われる。
但し、本実施の形態３においては、実施の形態１及び２と異なり、シリサイド層の形成後に成膜されるＢＰＳＧ膜のリフロー処理の温度（以下「リフロー温度」という。）を最適化することに特徴がある。
通常、ＢＰＳＧ膜の平坦化の点からはリフロー温度は出来るだけ高く設定することが望まれる。また、リフロー温度を高くすることにより、形成されたシリサイド層のリーク電流を低下させることができる。しかしながら、リフロー温度が高くなり過ぎると、形成されたシリサイド層に凝集によって電気抵抗の上昇が生じる場合がある。また、場合によっては、シリサイド層は断線する。このため、本実施の形態３においては、リフロー温度の最適化を図っている。
ここで、図３を用いて、ＢＰＳＧ膜のリフロー温度がシリサイド層に与える影響について説明する。図３は、ＢＰＳＧ膜のリフロー温度とシリサイド層の抵抗率との関係を示す図である。
図３において、横軸はＢＰＳＧ膜のリフロー温度［℃］、縦軸はシリサイド層の抵抗率［Ω／ｍｍ］を示している。また、図３は、Ｎ型領域にシリサイド層を形成した場合と、Ｐ型領域にシリサイド層を形成した場合との２つの場合を示している。
図３において、Ｔｒ１は、Ｎ型領域にシリサイド層を形成した場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるリフロー処理の最低温度である。Ｔｒ２は、Ｐ型領域にシリサイド層を形成した場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるリフロー処理の最低温度である。
図３に示すように、Ｎ型領域及びＰ型領域のどちらの場合でも、リフロー温度が上限（最低温度Ｔｒ１又はＴｒ２）を越えない場合は、シリサイド層の抵抗率は略一定値をとる。一方、リフロー温度が上限以上となると、Ｎ型領域及びＰ型領域のどちらの場合でも、シリサイド層の抵抗率は急上昇する。
また、図３に示すように、Ｎ型領域とＰ型領域とでリフロー温度の上限は異なっており、Ｎ型領域の最低温度Ｔｒ１はＰ型領域の最低温度Ｔｒ２に比べて大きくなっている。これは、一般的に、Ｐ型領域に形成されるシリサイド層は、Ｎ型領域に形成されるシリサイド層に比べて、シリサイド粒径が小さいため、リフロー処理時の熱によって凝集による高抵抗化が生じやすいためであると考えられる。
このことから、Ｎ型領域にのみシリサイド層を形成する場合は、リフロー温度をＴｒ２以上Ｔｒ１未満とできる。一方、Ｎ型領域とＰ型領域との両方にシリサイド層を形成する場合は、リフロー温度をＴｒ２未満とする必要がある。つまり、Ｎ型領域にのみシリサイド層を形成する場合は、Ｐ型領域にもシリサイド層を形成する場合に比べて、リフロー温度を高くでき、ＢＰＳＧ膜の平坦化を促進することができる。
以上の点から、本実施の形態３における固体撮像装置の製造方法では、拡散領域についてはＮ型領域（フォトダイオードを除く）にのみシリサイド層が形成される。具体的には、転送ゲート電極、検出容量部、Ｎ型トランジスタのゲート電極、Ｎ型トランジスタの拡散領域（ソース・ドレイン領域）のうち少なくとも一つに、シリサイド層が形成される。また、ＢＰＳＧ膜のリフロー処理においては、リフロー温度はＴｒ２以上Ｔｒ１未満に設定される。
なお、Ｎ型トランジスタやＮ型の転送トランジスタを構成しない配線にもシリサイド層を形成できる。また、本実施の形態３においても、半導体基板には、基板コンタクトとなるＰ型領域が形成される場合があるが、実施の形態１と同様に、このＰ型領域にはシリサイド層を形成しても良い。
本実施の形態３における固体撮像装置の製造方法は、例えば、以下の工程を行うことによって実施できる。先ず、実施の形態１と同様に、半導体基板に、周辺回路を構成するＮ型トランジスタと、フォトダイオードと、転送ゲート電極と、検出容量部とを少なくとも形成する。このとき、素子分離領域や各種配線、サイドウォールも形成される。なお、本実施の形態２においても、Ｐ型トランジスタは形成されていない。
次に、実施の形態１と同様に、転送ゲート電極、検出容量部、周辺回路を構成するＮ型トランジスタのゲート電極及び拡散領域（ソース・ドレイン領域）のうち少なくとも一つの一部分又は全部と接触するようにシリサイド形成可能な金属膜を形成する。本実施の形態２においても、シリサイド形成可能な金属膜の例としては、コバルト（Ｃｏ）膜やニッケル（Ｎｉ）膜が挙げられる。
次に、１回又は複数回のＲＴＰを行って、シリサイド層を形成する。本実施の形態２においても、転送ゲート電極、検出容量部、Ｎ型トランジスタのゲート電極及び拡散領域（ソース・ドレイン領域）の表層部分にシリサイド層が形成される。
次に、実施の形態１と同様に、上記の熱処理工程によって反応しなかった、シリサイド形成可能な金属膜の除去、ＢＰＳＧ（Boron-Phosphorus Silicate Glass）膜の成膜及びリフロー処理が行われる。但し、本実施の形態３においては、上述したようにリフロー温度はＴｒ２以上Ｔｒ１未満に設定される。例えば、金属膜がコバルト膜である場合は、リフロー処理の温度Ｔｒは６００℃〜８００℃、特には７００℃〜８００℃に設定される。
その後、実施の形態１と同様に、コンタクト、金属配線、層間絶縁膜、及び金属遮光膜等の形成が行われる。
このように、本実施の形態３においては、Ｐ型トランジスタの拡散領域にもシリサイド層を形成する場合に比べて、リフロー温度を高く設定できる。このため、ＢＰＳＧ膜の平坦化とシリサイド層におけるリーク電流の低減とを図りつつ、シリサイド層の電気抵抗の上昇を回避できる。また、これにより、特に、検出容量部（図５及び図６参照）でのリーク電流の発生を抑制できるので、得られた固体撮像装置における白キズ数の増加を抑制できる。
（実施の形態４）
次に、本実施の形態４における固体撮像装置の製造方法について説明する。
本実施の形態４における固体撮像装置の製造方法においても、実施の形態１〜３と同様に、半導体基板に、転送トランジスタを構成する転送ゲート電極や検出容量部、更に周辺回路を構成するトランジスタのゲート電極や拡散領域（ソース・ドレイン領域）等が形成される。また、低抵抗化のためのシリサイド層の形成も行われる。
但し、本実施の形態４においては、実施の形態１〜３と異なり、検出容量部にはシリサイド層が形成されず、これによってリーク電流の低減、ひいては白キズ発生の抑制を図っている。
以下、図４を用いて具体的に説明する。図４は、本発明の実施の形態４における固体撮像装置の製造方法を工程ごとに示す断面図であり、図４（ａ）〜（ｄ）は、一連の主な工程を示している。
先ず、図４（ａ）に示すように、半導体基板１に、ＬＯＣＯＳ法によって素子分離領域２ａ〜２ｃを形成する。なお、図４において半導体基板１はシリコン基板であり、素子分離領域２ａ〜２ｃの下層には図示していないがチャネルストッパ層が形成されている。
次に、絶縁膜と金属膜とを順に形成し、これらをエッチングすることによって、ゲート絶縁膜１８ａ〜１８ｄ、配線５ａ、配線５ｂ、転送ゲート電極４、及びゲート電極９を形成する。なお、転送ゲート電極４、ゲート電極９、配線５ａ及び５ｂは、ポリシリコン（Ｐ−Ｓｉ）によって形成されている。
続いて、イオン注入によって、ｐウェル１７、フォトダイオード３、検出容量部７、ソース領域（ｎ＋）８及びドレイン領域（ｎ＋）１０を形成する。この後、活性化アニールが行われる。
図４（ａ）に示す工程により、半導体基板１上には、周辺回路を構成するＮ型トランジスタと、Ｎ型の転送トランジスタとが形成される。具体的には、ゲート電極９、ソース領域８、ドレイン領域１０、及びｐウェル１７によって、周辺回路を構成するＮ型トランジスタが形成される。また、転送ゲート電極４、フォトダイオード３及び検出容量部（電荷蓄積部）７によって、Ｎ型の転送トランジスタが構成される。転送トランジスタにおいては、フォトダイオード３がソース領域として、検出容量部７がドレイン領域として機能する。
また、図４（ａ）に示す工程は、転送ゲート電極４と、検出容量部７を介して隣り合う配線５ｂとの距離Ｌが、背景技術において図６に示した例に比べて短くなるように行われている。具体的には、転送ゲート電極４と配線５ｂとの距離Ｌは、図４（ｂ）に示す絶縁膜１４の厚みｔ（図４（ｂ）参照）の２倍以下、好ましくは１倍〜１．５倍に設定されている。
次に、図４（ｂ）に示すように、半導体基板１上に、サイドウォール（図４（ｃ）参照）の形成のための絶縁膜（ＳｉＯ2単層膜）１４を成膜する。次いで、サイドウォールの形成時にフォトダイオード３を保護するため、フォトダイオード３と重なる絶縁膜１４上の領域にレジストパターン１５を形成する。
次に、図４（ｃ）に示すように、絶縁膜１４に対してエッチバックを行い、転送ゲート電極４、ゲート電極９、配線５ａ及び５ｂそれぞれの側面にサイドウォール１６を形成する。このとき、レジストパターン１５により、フォトダイオード３の上面を覆う絶縁膜１４は除去されず、フォトダイオード３は絶縁膜１４に被覆されている。その後、レジストパターン１５を除去する。図４（ｃ）の例では、エッチングは異方性のドライエッチングによって行われている。
また、上述したように、転送ゲート電極４と配線５ｂとの距離Ｌが、従来よりも短く設定されているため、図４（ｃ）に示すように、エッチバックを行っても、検出容量部７は絶縁膜１４によって被覆された状態にある。
次いで、図４（ｄ）に示すように、シリサイド形成可能な金属膜を形成し、熱処理としてＲＴＰを行って、シリサイド層６が形成される。但し、本実施の形態４においては、フォトダイオード３に加え、検出容量部（電荷蓄積部）７も絶縁膜１４に被覆された状態にある。よって、転送ゲート電極４、Ｎ型トランジスタのゲート電極９、及びＮ型トランジスタの拡散領域（ソース領域８及びドレイン領域１０）、配線５ａ及び５ｂの一部分とのみ接触するように、シリサイド形成可能な金属膜が形成されている。
従って、背景技術において図６（ｄ）に示した工程と異なり、図４（ｄ）に示す工程では、検出容量部３７の表層部分にシリサイド層６が形成されることはない。その後、図６においては、図示していないが、実施の形態１と同様に、上記の熱処理工程によって反応しなかった、シリサイド形成可能な金属膜の除去、ＢＰＳＧ（Boron-Phosphorus Silicate Glass）膜の成膜及びリフロー処理、コンタクト、金属配線、層間絶縁膜、及び金属遮光膜等の形成が行われる。
このように、本実施の形態４においては、Ｎ型トランジスタのゲート電極９及び拡散領域（ソース領域８及びドレイン領域１０）、転送ゲート電極４には、シリサイド層６が形成されるが、検出容量部７にはシリサイド層６は形成されない。このため、検出容量部７においてシリサイド層を原因とするリーク電流は発生しないため、この結果、白キズ数の低減を図ることができる。
なお、本実施の形態４におけるシリサイド層６の形成は、実施の形態１〜３と同様に、半導体基板１の基板面にシリサイド形成可能な金属膜（図示せず）を形成し、ＲＴＰを行うことによって行われている。また、本実施の形態４においても、シリサイド形成可能な金属膜の例としては、コバルト（Ｃｏ）膜やニッケル（Ｎｉ）膜が挙げられる。更に、本実施の形態４においても、半導体基板１には、基板コンタクトとなるＰ型領域が形成される場合があるが、実施の形態１と同様に、このＰ型領域にはシリサイド層を形成しても良い。
本発明の固体撮像装置の製造方法によれば、小型で、白キズ数の増加が抑制された固体撮像装置を提供できる。このため、デジタルカメラ、デジタルカメラ付携帯電話、デジタルビデオカメラ等の小型化及び画質の向上に貢献できる。
ＲＴＰの温度とシリサイド層の抵抗率との関係を示す図である。 シリサイド形成可能な金属膜の膜厚とシリサイド層の抵抗率との関係を示す図である。 ＢＰＳＧ膜のリフロー温度とシリサイド層の抵抗率との関係を示す図である。 本発明の実施の形態４における固体撮像装置の製造方法を工程ごとに示す断面図であり、図４（ａ）〜（ｄ）は、一連の主な工程を示している。 従来の固体撮像装置の一例を示す断面図である。 図５に示す従来の固体撮像装置の製造方法を示す断面図であり、図６（ａ）〜（ｄ）は一連の主な製造工程を示している。 図５に示す従来の固体撮像装置の製造方法を示す断面図であり、図７（ｅ）〜（ｇ）は、図６（ｄ）に示す工程後の一連の主な製造工程を示している。 従来からのシリサイド層の形成処理の流れを示すフロー図である。
符号の説明
１ 半導体基板
２ａ〜２ｃ 素子分離領域
３ フォトダイオード
４ 転送ゲート電極
５ａ、５ｂ 配線
６ シリサイド層
７ 検出容量部（電荷蓄積部）
８ ソース領域
９ ゲート電極
１０ ドレイン領域
１４ 絶縁膜
１５ レジストパターン
１７ ｐウェル
１８ａ〜１８ｄ ゲート絶縁膜

Claims (7)

  1. （ａ）半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成する工程と、
    （ｂ）前記半導体基板の基板面に、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける一部分又は全部と接触するように、シリサイド形成可能な金属膜を形成する工程と、
    （ｃ）１回または複数回の熱処理を行って、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける前記金属膜と接触した部分に、シリサイド層を形成する工程とを少なくとも有し、
    前記（ｃ）の工程において、前記熱処理における最高温度Ｔが、下記式（１）を満たす値に設定されている固体撮像装置の製造方法。
    Ｔ２≦Ｔ＜Ｔ１・・・・・（１）
    但し、Ｔ１は、Ｎ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせる熱処理時の最低温度であり、Ｔ２は、Ｐ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせる熱処理時の最低温度である。
  2. （ａ）半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成する工程と、
    （ｂ）前記半導体基板の基板面に、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける一部分又は全部と接触するように、シリサイド形成可能な金属膜を形成する工程と、
    （ｃ）１回または複数回の熱処理を行って、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける前記金属膜と接触した部分に、シリサイド層を形成する工程とを少なくとも有し、
    前記（ｂ）の工程において、前記金属膜の厚みｄが、下記式（２）を満たす値に設定されている固体撮像装置の製造方法。
    ｄ２≦ｄ＜ｄ１・・・・・（２）
    但し、ｄ１は、Ｎ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるシリサイド形成可能な金属膜の最小膜厚であり、ｄ２は、Ｐ型領域にシリサイド層を形成する場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるシリサイド形成可能な金属膜の最小膜厚である。
  3. （ａ）半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成する工程と、
    （ｂ）前記半導体基板の基板面に、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける一部分又は全部と接触するように、シリサイド形成可能な金属膜を形成する工程と、
    （ｃ）１回または複数回の熱処理を行って、前記転送ゲート電極、前記検出容量部、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける前記金属膜と接触した部分に、シリサイド層を形成する工程と、
    （ｄ）前記半導体基板の基板面上にＢＰＳＧ膜を形成する工程と、
    （ｅ）前記ＢＰＳＧ膜が形成された前記半導体基板に対してリフロー処理を行う工程とを少なくとも有し、
    前記（ｅ）の工程において、前記リフロー処理の温度Ｔｒが、下記式（３）を満たす値に設定されている固体撮像装置の製造方法。
    Ｔｒ２≦Ｔｒ＜Ｔｒ１・・・・・（３）
    但し、Ｔｒ１は、Ｎ型領域にシリサイド層を形成した場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるリフロー処理の最低温度であり、Ｔｒ２は、Ｐ型領域にシリサイド層を形成した場合に、シリサイド層に凝集による電気抵抗の上昇を生じさせるリフロー処理の最低温度である。
  4. （ａ）半導体基板に、Ｎ型トランジスタ、フォトダイオード、転送ゲート電極、及び検出容量部を形成する工程と、
    （ｂ）前記フォトダイオード及び前記検出容量部を絶縁膜によって被覆した状態で、前記半導体基板の基板面に、前記転送ゲート電極、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける一部分又は全部と接触するように、シリサイド形成可能な金属膜を形成する工程と、
    （ｃ）１回または複数回の熱処理を行って、前記転送ゲート電極、前記Ｎ型トランジスタのゲート電極、及び前記Ｎ型トランジスタの拡散領域のうち少なくとも一つにおける前記金属膜と接触した部分に、シリサイド層を形成する工程とを少なくとも有する固体撮像装置の製造方法。
  5. 前記フォトダイオード、前記転送ゲート電極、及び前記検出容量部によってＮ型の転送トランジスタが形成されている請求項１〜４のいずれかに記載の固体撮像装置の製造方法。
  6. 前記（ａ）の工程において、前記フォトダイオード及び前記検出容量部が、前記半導体基板にＮ型の不純物をイオン注入することによって形成されている請求項１〜５のいずれかに記載の固体撮像装置の製造方法。
  7. 前記（ａ）の工程において、前記半導体基板に、基板コンタクトとなるＰ型領域が形成され、前記（ｂ）の工程において、前記金属膜が前記Ｐ型領域の一部又は全部にも接触するように形成され、前記（ｃ）の工程において、前記金属膜と接触した前記Ｐ型領域の一部又は全部にも前記シリサイド層が形成されている請求項１〜６のいずれかに記載の固体撮像装置の製造方法。
JP2004067609A 2004-03-10 2004-03-10 固体撮像装置の製造方法 Withdrawn JP2005259887A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004067609A JP2005259887A (ja) 2004-03-10 2004-03-10 固体撮像装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004067609A JP2005259887A (ja) 2004-03-10 2004-03-10 固体撮像装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005259887A true JP2005259887A (ja) 2005-09-22

Family

ID=35085338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004067609A Withdrawn JP2005259887A (ja) 2004-03-10 2004-03-10 固体撮像装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005259887A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112795A (ja) * 2006-10-30 2008-05-15 Victor Co Of Japan Ltd 固体撮像素子
JP2014007316A (ja) * 2012-06-26 2014-01-16 Renesas Electronics Corp 半導体装置
JP2017130626A (ja) * 2016-01-22 2017-07-27 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112795A (ja) * 2006-10-30 2008-05-15 Victor Co Of Japan Ltd 固体撮像素子
JP2014007316A (ja) * 2012-06-26 2014-01-16 Renesas Electronics Corp 半導体装置
JP2017130626A (ja) * 2016-01-22 2017-07-27 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US10319758B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
JP6671864B2 (ja) 撮像装置の製造方法および撮像装置
US9130071B2 (en) Solid-state image sensor, method for manufacturing the same, and camera
US9099365B2 (en) Method for manufacturing solid-state imaging device
US8298851B2 (en) Method of manufacturing a solid-state imaging device with a silicide blocking layer and electronic apparatus
JP2006216615A (ja) Ｃｍｏｓ固体撮像装置及びその製造方法
US10008523B2 (en) Semiconductor device, method of manufacturing semiconductor device, and solid-state imaging apparatus
US20180070041A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
US10381389B2 (en) Solid state imaging device, manufacturing method of solid state imaging device, and imaging system
US9812484B2 (en) Image pickup apparatus, image pickup system, and method for manufacturing image pickup apparatus
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
JP2005259887A (ja) 固体撮像装置の製造方法
JP2011204916A (ja) 固体撮像装置およびその製造方法
JP2006114657A (ja) 固体撮像装置およびその製造方法
JP5019934B2 (ja) 固体撮像素子の製造方法
JP2014170966A (ja) 光電変換装置の製造方法
JP2007027311A (ja) 固体撮像装置、その製造方法及びそれを用いたカメラ
JP4670266B2 (ja) 固体撮像素子の製造方法
US20050153501A1 (en) Method for fabricating image sensor
JP2006261414A (ja) 固体撮像装置およびその製造方法
KR20090111292A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605