JP2011204916A

JP2011204916A - 固体撮像装置およびその製造方法

Info

Publication number: JP2011204916A
Application number: JP2010070927A
Authority: JP
Inventors: Kuniaki Utsumi; 邦朗内海
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-03-25
Filing date: 2010-03-25
Publication date: 2011-10-13

Abstract

【課題】画素間のコンタクト抵抗のばらつきを抑え、均質な画像を撮像することができる固体撮像装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る固体撮像装置１は、入射光を信号電荷に変換するフォトダイオード（光電変換部）１０と、フォトダイオード１０からの信号電荷を読み出して転送する転送トランジスタ３Ａと、半導体基板２に形成され、転送トランジスタ３Ａにより転送された信号電荷を蓄積する浮遊拡散層７Ａと、浮遊拡散層７Ａ上の一部に形成されたシリサイド層８Ａと、シリサイド層８Ａに接続されたコンタクトプラグ６とを備える。
【選択図】図１

Description

本発明は、固体撮像装置およびその製造方法に関する。

シリコンと金属を高温で反応させると、抵抗率が低く、耐熱性及び耐酸化性に優れたシリサイドが形成される。そのようなシリサイドを金属配線のコンタクトの底部に形成した固体撮像装置が提案されている（例えば、特許文献１参照。）。

この固体撮像装置は、半導体基板と、入射光を信号電荷に変換する光電変換部と、光電変換部から信号電荷を読み出して転送する転送トランジスタと、半導体基板に形成され、転送トランジスタにより転送された信号電荷を一時的に蓄積する浮遊拡散層と、浮遊拡散層に一時的に蓄積された信号電荷を増幅する増幅トランジスタとを有し、浮遊拡散層の高濃度領域上、増幅トランジスタに属するソース／ドレイン拡散層の高濃度領域上および各トランジスタのゲート電極上にそれぞれシリサイド層を形成し、それらのシリサイド層にコンタクトを接続している。

特開２００４−３０４０１２号公報

画素間のコンタクト抵抗のばらつきを抑え、均質な画像を撮像することができる固体撮像装置およびその製造方法を提供することにある。

本発明の一態様は、半導体基板と、入射光を信号電荷に変換する光電変換部と、前記光電変換部から前記信号電荷を読み出して転送する転送トランジスタと、前記半導体基板に形成され、前記転送トランジスタにより転送された前記信号電荷を蓄積する浮遊拡散層と、前記浮遊拡散層の一部に形成された第１のシリサイド層と、を備えた固体撮像装置を提供する。

本発明の他の態様は、半導体基板上に、入射光を信号電荷に変換する光電変換部、前記光電変換部から前記信号電荷を読み出して転送する転送トランジスタ、および前記転送トランジスタにより転送された前記信号電荷を蓄積する浮遊拡散層を形成し、前記半導体基板及び前記浮遊拡散層上に絶縁膜を形成し、前記浮遊拡散層上の前記絶縁膜の一部を除去し、除去された前記絶縁膜の位置に対応した前記浮遊拡散層の一部にシリサイドを形成する工程を含む固体撮像装置の製造方法を提供する。

画素間のコンタクト抵抗のばらつきを抑え、均質な画像を撮像することができる。

図１は、本発明の実施の形態に係る固体撮像装置の概略の構成を示す断面図である。図２Ａ（ａ）、（ｂ）は、本発明の実施の形態に係る固体撮像装置１の製造工程の一例を示す断面図である。図２Ｂ（ｃ）、（ｄ）は、本発明の実施の形態に係る固体撮像装置１の製造工程の一例を示す断面図である。図３は、本実施の形態と比較例１におけるコンタクト抵抗値を示すグラフである。図４は、本実施の形態に係る固体撮像装置の概略の構成を示す平面図である。

図１は、本発明の実施の形態に係る固体撮像装置の概略の構成を示す断面図である。

この固体撮像装置１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサであり、同図中左側部分は撮像画素領域１ａを示し、右側部分は周辺回路領域１ｂを示す。

撮像画素領域１ａには、入射光を信号電荷に変換する光電変換部としてのフォトダイオード１０と、フォトダイオード１０から信号電荷を読み出して転送する転送トランジスタ３Ａと、転送トランジスタ３Ａにより転送された信号電荷を一時的に蓄積する浮遊拡散層７Ａと、浮遊拡散層７Ａに一時的に蓄積された信号電荷をリセットするリセットトランジスタ３Ｂと、浮遊拡散層７Ａに一時的に蓄積された信号電荷を増幅する増幅トランジスタ３Ｃとによって構成された複数の画素がマトリックス状に配列されている。

周辺回路領域１ｂには、撮像画素領域１ａの各画素から出力された信号を処理するトランジスタ（以下「周辺回路用トランジスタ」という。）３Ｄ等が設けられている。

また、固体撮像装置１は、半導体基板２と、半導体基板２上に形成された上記各トランジスタ３Ａ〜３Ｄと、トランジスタ３Ａ〜３Ｃの上面および両側面を覆うシリサイドブロック膜４ａと、シリサイドブロック膜４ａの上面とトランジスタ３Ｄの上面および両側面を覆うライナー膜４ｃと、ライナー膜４ｃ上に形成された層間絶縁膜５と、浮遊拡散層７Ａ、ソース／ドレイン拡散層７Ｂ〜７Ｅに接続されたコンタクトプラグ６と、各トランジスタ３Ａ〜３Ｄのゲート電極３１に接続されたゲートコンタクト１６とを有する。

ライナー膜４ｃは、層間絶縁膜５に対してエッチング選択比を有することが好ましい。例えば、層間絶縁膜５がＳｉＯ_２の絶縁材料で形成した場合は、ライナー膜４ｃは、ＳｉＮ又はＳｉＯＮで形成することができる。また、層間絶縁膜５は、その上面を平坦化することができる。シリサイドブロック膜４ａは、ライナー膜４ｃと同様のＳｉＮ又はＳｉＯＮで形成することができる。

（半導体基板）
半導体基板２は、例えば、第１導電型（例えばｎ型）の単結晶シリコン等のＳｉ系単結晶からなり、第１導電型と反対の導電型の第２導電型（例えばｐ型）のウェル領域（図示せず）が形成されている。なお、第１導電型をｐ型、第２導電型をｎ型としてもよい。

半導体基板２には、上記転送トランジスタ３Ａおよび上記リセットトランジスタ３Ｂに共通の浮遊拡散層７Ａと、上記リセットトランジスタ３Ｂおよび上記増幅トランジスタ３Ｃに共通のソース／ドレイン拡散層７Ｂと、上記増幅トランジスタ３Ｃに属するソース／ドレイン拡散層７Ｃと、上記周辺回路用トランジスタ３Ｄに属するソース／ドレイン拡散層７Ｄ、７Ｅが形成されている。

これらの拡散層７Ａ〜７Ｅは、第１導電型の不純物を含む。ｎ型不純物として、Ａｓ、Ｐ等が用いられる。ｐ型不純物として、Ｂ、ＢＦ_２等が用いられる。

また、半導体基板２には、各トランジスタ３Ａ〜３Ｃを画素毎に分離する素子分離領域９が形成されている。

フォトダイオード１０は、半導体基板２の表面側に形成され、例えば、ｐ型領域、ｎ型領域、ｐ型領域から構成されている。

（トランジスタ）
各トランジスタ３Ａ〜３Ｄは、それぞれゲート絶縁膜３０、ゲート電極３１、シリサイド層１８Ａ〜１８Ｃ、３２およびサイドウォール３３を有する。

ゲート絶縁膜３０は、例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＯＮ等の絶縁材料、またはＨｆＳｉＯＮ等の高誘電率材料からなる。

ゲート電極３１は、例えば、導電型不純物を含む多結晶シリコン等のＳｉ系多結晶からなる。また、ゲート電極３１は、金属層と、金属層上のＳｉ系多結晶層からなる構造を有してもよい。

ゲート電極３１上のシリサイド層１８Ａ〜１８Ｃは、例えばニッケルシリサイドからなる。また、シリサイド層１８Ａ〜１８Ｃは、コバルトシリサイド、チタンシリサイド、タンタルシリサイド、モリブデンシリサイド、タングステンシリサイド、ニッケル白金シリサイド等からなるものでもよい。

サイドウォール３３は、ショートチャンネル効果を抑制するためにゲート電極３１の両側面に形成され、例えば、ＳｉＯ_２、ＳｉＮ等の絶縁材料からなる。

（コンタクトプラグおよびゲートコンタクト）
コンタクトプラグ６は、拡散層７Ａ〜７Ｅとその上方の配線（図示せず）と接続する。また、ゲートコンタクト１６は、各トランジスタ３Ａ〜３Ｄのゲート電極３１とその上方の配線（図示せず）とを接続する。浮遊拡散層７Ａに接続されたコンタクトプラグ６は、配線（図示せず）によって増幅トランジスタ３Ｃのゲート電極３１にゲートコンタクト１６を介して接続される。

コンタクトプラグ６およびゲートコンタクト１６は、薄く成膜されたシリサイド層の材料に応じた金属膜からなるバリアメタル膜６０と、バリアメタル膜６０の内側に埋め込まれたＷ、Ｃｕ等の導電材料からなる導体６１とから構成されている。バリアメタル膜６０は、例えば、Ｔｉ、Ｔａ、Ｒｕ等を用いることができる。

コンタクトプラグ６の底部の直径は、例えば５０〜１３０ｎｍ程度である。また、撮像画素領域１ａの浮遊拡散層７Ａおよびソース／ドレイン拡散層７Ｂ、７Ｃに接続されるコンタクトプラグ６のコンタクト抵抗値は、３０００Ω以下が好ましく、１０００Ω以下がより好ましく、１０〜１００Ωとすることも可能である。

（拡散層上のシリサイド層）
各拡散層７Ａ〜７Ｅの表面には、例えば、ニッケルシリサイドからなるシリサイド層８Ａ〜８Ｅが形成されている。また、シリサイド層８Ａ〜８Ｅは、コバルトシリサイド、チタンシリサイド、タンタルシリサイド、モリブデンシリサイド、タングステンシリサイド、ニッケル白金シリサイド等からなるものでもよい。なお、周辺回路領域１ｂのシリサイド層８Ｄ、８Ｅは、リーク電流防止の観点からニッケルシリサイドが好ましい。

撮像画素領域１ａのシリサイド層８Ａ〜８Ｃと周辺回路領域１ｂのシリサイド層８Ｄ、８Ｅとは、同じ材料から形成されていてもよく、異なる材料から形成されていてもよい。

なお、シリサイド層８Ａ〜８Ｃはそれぞれ対応する拡散層７Ａ〜７Ｃの表面全面に形成されていないことがリーク電流抑制の観点から望ましい。例えば、シリサイド層８Ａ〜８Ｃは、コンタクトプラグ６の底部の直径の１．０〜１．５倍の直径を有する。

（本実施の形態の製造方法）
以下に、本実施の形態に係る固体撮像装置１の製造方法の一例を示す。

図２Ａ（ａ）、（ｂ）、図２Ｂ（ｃ）、（ｄ）は、本発明の実施の形態に係る固体撮像装置１の製造工程の一例を示す断面図である。

（１）周辺回路領域１ｂのトランジスタの形成
まず、ウェル層が形成された半導体基板２の周辺回路領域１ｂに、熱酸化法によりゲート絶縁膜３０の材料膜およびゲート電極３１の材料膜を順に形成し、これらの材料膜をパターニングしてゲート絶縁膜３０およびゲート電極３１を形成する。

次に、ゲート電極３１をマスクとして用いて、イオン注入法により半導体基板２の周辺領域１ｂ上の全面に導電型不純物を注入し、ソース／ドレイン拡散層７Ｄ、７Ｅの浅い低濃度領域７０を形成する。さらに、注入した導電型不純物の活性化のためにスパイクアニール等の熱処理を行う。

次に、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法によりサイドウォール３３の材料膜を半導体基板２の周辺回路領域１ｂ上の全面に形成し、ＲＩＥ（Reactive Ion Etching）法によりゲート電極３１の両側部にサイドウォール３３を形成する。

次に、ゲート電極３１およびサイドウォール３３をマスクとして用いて、イオン注入法により半導体基板２の周辺回路領域１ｂ上の全面に導電型不純物を注入し、ソース／ドレイン拡散層７Ｄ、７Ｅの高濃度領域７１を形成する。さらに、注入した導電型不純物の活性化のためにスパイクアニール等の熱処理を行う。

（２）撮像画素領域１ａのトランジスタの形成
まず、半導体基板２の撮像画素領域１ａに、熱酸化法によりゲート絶縁膜３０の材料膜およびゲート電極３１の材料膜を順に形成し、これらの材料膜をパターニングしてゲート絶縁膜３０およびゲート電極３１を形成する。

次に、ゲート電極３１をマスクとして用いて、イオン注入法により半導体基板２の撮像画素領域１ａ上の全面に導電型不純物を注入し、ソース／ドレイン拡散層の浅い低濃度領域７０を形成する。さらに、注入した導電型不純物の活性化のためにスパイクアニール等の熱処理を行う。

次に、ＬＰＣＶＤ法によりサイドウォール３３の材料膜を半導体基板２の撮像画素領域１ａ上の全面に形成し、ＲＩＥ法により各ゲート電極３１の両側部にサイドウォール３３を形成する。

次に、ゲート電極３１およびサイドウォールマスク３３をマスクとして用いて、イオン注入法により半導体基板２の撮像画素領域１ａ上の全面に導電型不純物を注入し、浮遊拡散層７Ａ、ソース／ドレイン拡散層７Ｂ、７Ｃの深い高濃度領域７１を形成する。さらに、注入した導電型不純物の活性化のためにスパイクアニール等の熱処理を行う。

次に、図２（ａ）に示すように、半導体基板２の撮像画素領域１ａ上の全面にＣＶＤ法等によりＳｉＮ等からなるシリサイドブロック膜４ａを形成する。

次に、図２（ｂ）に示すように、シリサイドブロック膜４ａ上にレジストを塗布し（図示せず）、リソグラフィ工程及びＣＨＦ_３とＡｒとＯ_２の混合ガス等を用いたエッチング工程を経てシリサイドブロック膜４ａに穴４ｂを形成する。なお、シリサイドブロック膜４ａを撮像画素領域１ａおよび周辺回路領域１ｂに形成し、穴４ｂを形成した後に周辺回路領域１ｂ上のシリサイドブロック膜４ａを除去してもよい。

その後、撮像画素領域１ａ及び周辺回路領域１ｂ全面にスパッタリング法等を用いてＮｉ膜を形成する。Ｎｉ膜を形成した後、図２（ｃ）に示すように、温度条件４００〜４８０℃のＲＴＡ（Rapid Thermal Annealing)等の熱処理によりＮｉ膜とゲート電極３１および拡散層７Ａ〜７Ｅとをシリサイド反応させ、ニッケルシリサイドからなるシリサイド層８Ａ〜８Ｅ、１８Ａ、１８Ｂ、１８Ｃ、３２を形成する。シリサイド化されていないＮｉ膜を硫酸と過酸化水素との混合溶液等を用いて除去する。

次に、半導体基板２上にＣＶＤ法等によりライナー膜４ｃを形成し、ライナー膜４ｃ上にＳｉＯ_２等の層間絶縁膜５を形成する。

次に、図２（ｄ）に示すように、層間絶縁膜５上にレジストを塗布し（図示せず）、リソグラフィ工程を経てライナー膜４ｃおよび層間絶縁膜５のプラグコンタクト６およびゲートコンタクト１６を形成する位置にＣＦ_４ガス等のエッチングガスを用いて穴（コンタクトホール）５ａ、１５ａを形成する。

次に、ライナー膜４及び層間絶縁膜５の各穴４ａ、５ａ、１５ａの内壁にスパッタ法により例えばＴｉ膜からなるバリアメタル膜６０を成膜する。

次に、バリアメタル膜６０の内側に導体６１を埋め込み、コンタクトプラグ６およびゲートコンタクト１６を形成する。

その後、配線層、平坦化絶縁膜、カラーフィルタ層、マイクロレンズ等を形成してＣＭＯＳイメージセンサが完成する。

（実施の形態の効果）
以上説明した通り、本実施の形態によれば、以下の効果を奏する。
（イ）コンタクトプラブ６に接続されるシリサイド層８Ａ〜８Ｃの直径を、コンタクトプラグ６の直径にほぼ等しくしているので、コンタクト抵抗が小さくなり、画素間のコンタクト抵抗のばらつきを抑えることができる。この結果、均質な画像を撮像することができる。なお、シリサイド８Ａ〜８Ｃを形成する際の熱処理においてコンタクトプラグ６の直径よりもシリサイド８Ａ〜８Ｃが形成される領域が大きくなる可能性があるが、拡散層７Ａ〜７Ｃの全面にシリサイドを形成する場合と比較してリーク電流を効果的に抑制することができる。
（ロ）撮像画素領域１ａと周辺回路領域１ｂのシリサイド層８Ａ〜８Ｅの材料を等しくしているので、各領域１ａ、１ｂのシリサイド層８Ａ〜８Ｅを前後して形成する場合、後にシリサイド層を形成するに際し、熱処理の影響で先に形成したシリサイド層に凝集等が発生するのを抑制することができる。
（ハ）周辺回路領域１ｂのシリサイド層８Ｄ、８Ｅをニッケルシリサイドから形成しているので、シリサイド層を薄く形成することができる。これによりソース／ドレイン拡散層７Ｄ、７Ｅを浅くすることができ、ソース／ドレイン拡散層７Ｄ、７Ｅ間のショートチャンネルを抑制することができる。
（ニ）撮像画素領域１ａのソース／ドレイン拡散層７Ｂ、７Ｃの高濃度領域７０の表面全面にシリサイド層を形成すると、シリサイド層の端部が異常成長し、リーク電流が生じ易くなる。本実施の形態によれば、コンタクトプラグ６の底部をシリサイド化しているため、異常成長によるリーク電流を抑制することができる。

［比較例１］
図３は、本実施の形態と比較例１におけるコンタクト抵抗値を示すグラフである。図３中、横軸はコンタクト抵抗値、縦軸は累積相対度数（確率）を示す。比較例１は、撮像画素領域のシリサイド層にチタンシリサイドを用い、周辺回路領域のシリサイド層にニッケルシリサイドを用いた場合を示す。本実施の形態は、撮像画素領域１ａのシリサイド層にチタンシリサイドを用い、周辺回路領域１ｂのシリサイド層にコバルトシリサイドを用いた場合を示す。また、撮像画素領域１ａおよび周辺回路領域１ｂのシリサイド層にニッケルシリサイドを用いた場合も、図３の本実施の形態と同様のコンタクト抵抗値を示す。

比較例１では、コンタクトプラグ６のコンタクト抵抗値は、累積相対度数５０％において５ｋΩ以上と大きい。これに対し、本実施の形態は、コンタクトプラグ６のコンタクト抵抗値は、累積相対度数５０％において、２００Ω以下と小さい。このため、画素間のコンタクト抵抗のばらつきを抑えることができる。この結果、均質な画像を撮像することができる。

［比較例２］
この比較例２は、撮像画素領域１ａのシリサイド層をチタンシリサイド（ＴｉＳｉ）で形成し、周辺回路領域１ｂのシリサイド層を本実施の形態と同様にニッケルシリサイド（ＮｉＳｉ）で形成したものである。この場合、撮像画素領域１ａのコンタクトプラグ６のバリアメタル膜６０は、Ｔｉから形成する。周辺回路領域１ｂのコンタクトプラグ６のバリアメタル膜６０は、Ｔｉから形成する。

ＴｉＳｉは、通常６００℃のアニールが必要である。しかし、周辺回路領域１ｂのシリサイド層を形成した後、撮像画素領域１ａのシリサイド層を形成する場合、４８０℃以上の高温で加熱処理を行うと、ＮｉＳｉは高温によりアグロメーション（凝集）が発生する。このため、４８０℃未満でＴｉＳｉを形成すると、ＴｉＳｉの形成が不十分となり、コンタクトプラグの抵抗が高抵抗になり、黒補正回路が誤動作するという問題がある。本実施の形態によれば、撮像画素領域１ａと周辺回路領域１ｂのシリサイド層を同じ材料（本実施の形態ではニッケルシリサイド）から形成することにより、上記のように加熱処理による問題は回避することが可能となる。

図４は、本実施の形態に係る固体撮像装置の概略の構成を示す平面図である。図１及び図２は、図４に示した構造の破線Ａ−Ａにおける断面図を表している。図４に示したように、シリサイド８Ａ〜８Ｃは拡散層７Ａ〜７Ｃの一部のみに形成されており全面には形成されていないため、リーク電流を効果的に抑制することができる。

以上、本発明の固体撮像装置およびその製造方法を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。

１…固体撮像装置、１ａ…撮像画素領域、１ｂ…周辺回路領域、２…半導体基板、３Ａ…転送トランジスタ、３Ｂ…リセットトランジスタ、３Ｃ…増幅トランジスタ、３Ｄ…周辺回路用トランジスタ、４ａ…シリサイドブロック膜、４ｃ…ライナー膜、５…層間絶縁膜、６…コンタクトプラグ、７Ａ…浮遊拡散層、７Ｂ〜７Ｅ…ソース／ドレイン拡散層、８Ａ〜８Ｅ…シリサイド層、９…素子分離領域、１０…フォトダイオード、１６…ゲートコンタクト、１８Ａ〜１８Ｃ・・・シリサイド層、３０…ゲート絶縁膜、３１…ゲート電極、３２・・・シリサイド層、３３…サイドウォール、６０…バリアメタル膜、６１…導体、７０…低濃度領域、７１…高濃度領域、

Claims

半導体基板と、
入射光を信号電荷に変換する光電変換部と、
前記光電変換部から前記信号電荷を読み出して転送する転送トランジスタと、
前記半導体基板に形成され、前記転送トランジスタにより転送された前記信号電荷を蓄積する浮遊拡散層と、
前記浮遊拡散層の一部に形成された第１のシリサイド層と、
を備えた固体撮像装置。
前記浮遊拡散層に蓄積された前記信号電荷を増幅する増幅トランジスタと、
前記浮遊拡散層に蓄積された前記信号電荷をリセットするリセットトランジスタと、
前記半導体基板に形成され、前記増幅トランジスタと前記リセットトランジスタに共通の第１のソース／ドレイン拡散層と、
前記半導体基板に形成され、前記増幅トランジスタに属する第２のソース／ドレイン拡散層と、
前記第１および第２のソース／ドレイン拡散層の一部にそれぞれ形成された第２のシリサイド層と、
をさらに備えた請求項１に記載の固体撮像装置。
周辺回路用トランジスタと、
前記半導体基板に形成され、前記周辺回路用トランジスタに属する第３のソース／ドレイン拡散層と、
前記第３のソース／ドレイン拡散層上に形成された第３のシリサイド層と、
をさらに備えた請求項１又は２に記載の固体撮像装置。
前記シリサイド層は、ニッケルシリサイドである請求項１〜３のいずれか１項に記載の固体撮像装置。
半導体基板上に、入射光を信号電荷に変換する光電変換部、前記光電変換部から前記信号電荷を読み出して転送する転送トランジスタ、および前記転送トランジスタにより転送された前記信号電荷を蓄積する浮遊拡散層を形成し、
前記半導体基板及び前記浮遊拡散層上に絶縁膜を形成し、
前記浮遊拡散層上の前記絶縁膜の一部を除去し、
除去された前記絶縁膜の位置に対応した前記浮遊拡散層の一部にシリサイドを形成する工程を含む固体撮像装置の製造方法。