JP2014197566A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2014197566A JP2014197566A JP2011169985A JP2011169985A JP2014197566A JP 2014197566 A JP2014197566 A JP 2014197566A JP 2011169985 A JP2011169985 A JP 2011169985A JP 2011169985 A JP2011169985 A JP 2011169985A JP 2014197566 A JP2014197566 A JP 2014197566A
- Authority
- JP
- Japan
- Prior art keywords
- region
- floating diffusion
- gate electrode
- insulating film
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000007787 solid Substances 0.000 title abstract 3
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 238000003384 imaging method Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 26
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 67
- 230000015572 biosynthetic process Effects 0.000 description 35
- 229910021332 silicide Inorganic materials 0.000 description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 16
- 238000002955 isolation Methods 0.000 description 12
- 238000000137 annealing Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】フローティングディフュージョンに達するコンタクトホール内のｎ＋型の導電性不純物を十分に活性化された状態とすることで残存する結晶欠陥等を低減し、当該部分における暗電流成分の発生を抑制することができる固体撮像装置の製造方法を提供する。【解決手段】エッチングにより、フローティングディフュージョン（ＦＤ）１１５の一部と、ゲート電極４４の上面と、ソース領域、ドレイン領域とを露出させるとともに、ゲート電極４４の側面にサイドウォール絶縁膜４６ａを形成する。露出されたＦＤ１１５の一部に第２の不純物を注入した後、半導体基板を加熱して、第２の不純物を活性化させるとともに、結晶の損傷部を回復させて、高濃度ｎ＋型半導体領域１１５とソース・ドレイン層４７を形成する。その後、露出されたＦＤ１１５の一部と、ゲート電極４４の上面と、ソース領域と、ドレイン領域とをシリサイド化する。【選択図】図４
Description
本発明は、固体撮像装置の製造方法に関し、特にＣＭＯＳ型あるいはＣＣＤ型の固体撮像装置の製造方法に関する。
ＣＭＯＳ（ C o m p l e m e n t a r y M e t a l - O x i d e - S e m i c o n d u c t o r） イメージセンサあるいはＣＣＤ（ C h a r g e C o u p l e d D e v i c e）イメージセンサなどの画像入力イメージセンサは、さらなる特性向上が望まれており、特許文献１に記載の固体撮像装置の製造方法においては、光を受光して光電荷を生成および蓄積するフォトダイオードと、フォトダイオードから光電荷を転送する転送トランジスタと、転送トランジスタを通じて光電荷が転送されるフローティングディフュージョンとを有する画素が半導体基板にアレイ状に複数個集積されてなる固体撮像装置であって、半導体基板の活性領域に形成され、素子分離絶縁膜で区分された第１導電型の第１半導体層と、素子分離絶縁膜の少なくとも側面を覆うように第１半導体層中に形成された第１導電型の第２半導体層と、第２半導体層と接合面が形成されるように、第１半導体層の表層部に形成された第２導電型の第３半導体層とを有し、固体撮像装置の駆動時に接合面から延伸する空乏層が素子分離絶縁膜の側面に到達しないように形成されている。
この固体撮像装置の駆動時に接合面から延伸する空乏層が素子分離絶縁膜の側面に到達しないように形成する構造によって、長時間の光電荷の蓄積に用いる場合において暗電流成分の発生場所となる素子分離絶縁膜の側面の空乏層が触れている部分で発生する暗電流成分を抑制することが可能となっている。
特許文献１に記載の固体撮像装置の製造方法では、増幅トランジスタの形成領域において、サイドウォール絶縁膜をマスクとしてｎ型の導電性不純物をイオン注入して、ソース・ドレイン層を形成する。
特許文献１に記載の固体撮像装置の製造方法では、増幅トランジスタの形成領域において、サイドウォール絶縁膜をマスクとしてｎ型の導電性不純物をイオン注入して、ソース・ドレイン層を形成する。
その後に、全面にチタンなどの高融点金属を堆積させ、熱処理でシリコンが露出した領域に自己整合的にシリサイド層を形成するサリサイドプロセスにより、シリサイド層を形成する。
一方、サリサイドプロセスにおいて、フローティングディフュージョンの形成領域は絶縁膜で保護され、シリコンは露出していないのでシリサイド層は形成されない。
その後、フローティングディフュージョンの形成領域に、第２絶縁膜及び第１絶縁膜を貫通して、フローティングディフュージョンであるｎ＋ 型半導体領域（ 第３半導体層）に達するコンタクトホールを形成し、このコンタクトホール内にｎ型の導電性不純物をイオン注入しｎ＋型コンタクト層を形成する方法が開示されている。
一方、サリサイドプロセスにおいて、フローティングディフュージョンの形成領域は絶縁膜で保護され、シリコンは露出していないのでシリサイド層は形成されない。
その後、フローティングディフュージョンの形成領域に、第２絶縁膜及び第１絶縁膜を貫通して、フローティングディフュージョンであるｎ＋ 型半導体領域（ 第３半導体層）に達するコンタクトホールを形成し、このコンタクトホール内にｎ型の導電性不純物をイオン注入しｎ＋型コンタクト層を形成する方法が開示されている。
特許文献１に記載の固体撮像装置の製造方法では、増幅トランジスタ形成領域にｎ型の導電性不純物をイオン注入し、ソース・ドレイン層を形成した後に、サリサイドプロセスによりシリサイド層を形成する。
この時、フローティングディフュージョンの形成領域は絶縁膜で保護されており、シリコン表面は露出していないのでフローティングディフュージョンの形成領域にはシリサイド層は形成されない。
その後、フローティングディフュージョンの形成領域に、第２絶縁膜及び第１絶縁膜を貫通して、フローティングディフュージョンであるｎ＋型半導体領域（ 第３半導体層）に達するコンタクトホールを形成し、このコンタクトホール内にｎ型の導電性不純物をイオン注入しｎ＋型コンタクト層を形成する方法が開示されている。
この時、フローティングディフュージョンの形成領域は絶縁膜で保護されており、シリコン表面は露出していないのでフローティングディフュージョンの形成領域にはシリサイド層は形成されない。
その後、フローティングディフュージョンの形成領域に、第２絶縁膜及び第１絶縁膜を貫通して、フローティングディフュージョンであるｎ＋型半導体領域（ 第３半導体層）に達するコンタクトホールを形成し、このコンタクトホール内にｎ型の導電性不純物をイオン注入しｎ＋型コンタクト層を形成する方法が開示されている。
しかし、増幅トランジスタ等の領域に対するシリサイド層を形成した後にフローティングディフュージョンの形成領域にコンタクトホールからｎ＋型の導電性不純物をイオン注入してｎ＋型コンタクト層を形成する方法では、ｎ＋型コンタクト層を形成する目的で実施したイオン注入不純物を電気的に活性化する為に必ず必要な熱処理に関して、実施できる処理温度がシリサイド層の耐熱性に起因する制約で高くできない為に、イオン注入したｎ＋型の導電性不純物を十分に活性化することが困難となる。つまり、コンタクトホール内に形成したｎ型の導電性不純物によるｎ＋型コンタクト層は十分に活性化されない状態で多くの結晶欠陥等が残存し、この部分で発発生する暗電流成分を抑制することが不可能となる。
本発明は、上記のような問題の解決を図るべくなされたものであって、フローティングディフュージョンに達するコンタクトホール内のｎ＋型の導電性不純物を十分に活性化された状態とすることで残存する結晶欠陥等を低減し、当該部分における暗電流成分の発生を抑制することができる固体撮像装置の製造方法を提供することを目的とする。
そこで、本発明は、次の特徴を備えることとした。
本発明は、半導体基板をベースとし、複数の画素を備えた撮像領域と、撮像領域の周辺に周辺回路領域とを備えた固体撮像装置の製造方法において、（ｉ）から（ｖｉｉｉ）の工程を備える。
（ｉ） 半導体基板上に、ゲート電極を形成する工程
（ｉｉ） 半導体基板中における複数の画素の各々の形成予定領域に、浮遊拡散部を構成する第１の不純物を注入する工程
（ｉｉｉ） 半導体基板中におけるゲート電極の両側方に相当する領域に、ソース領域およびドレイン領域をそれぞれ形成する工程
（ｉｖ） 浮遊拡散部、ゲート電極、ソース領域およびドレイン領域を覆う第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜を形成する工程
（ｖ） 第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜をエッチングして、浮遊拡散層の一部と、ゲート電極の上面と、ソース領域と、ドレイン領域とを露出させるとともに、ゲート電極の側面にサイドウォールを形成する工程
（ｖｉ） 露出された浮遊拡散層の一部に第２の不純物を注入する工程
（ｖｉｉ） 半導体基板を加熱して、第２の不純物を活性化させる工程
（ｖｉｉｉ） 露出されたゲート電極の上面と、ソース領域と、ドレイン領域とをシリサイド化する工程
そして、本発明に係る固体撮像装置の製造方法では、（ｖｉｉ）第２の不純物を活性化させる工程における加熱を、（ｖｉｉｉ）シリサイド化する工程の実行よりも先行して行うことを特徴とする。
本発明は、半導体基板をベースとし、複数の画素を備えた撮像領域と、撮像領域の周辺に周辺回路領域とを備えた固体撮像装置の製造方法において、（ｉ）から（ｖｉｉｉ）の工程を備える。
（ｉ） 半導体基板上に、ゲート電極を形成する工程
（ｉｉ） 半導体基板中における複数の画素の各々の形成予定領域に、浮遊拡散部を構成する第１の不純物を注入する工程
（ｉｉｉ） 半導体基板中におけるゲート電極の両側方に相当する領域に、ソース領域およびドレイン領域をそれぞれ形成する工程
（ｉｖ） 浮遊拡散部、ゲート電極、ソース領域およびドレイン領域を覆う第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜を形成する工程
（ｖ） 第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜をエッチングして、浮遊拡散層の一部と、ゲート電極の上面と、ソース領域と、ドレイン領域とを露出させるとともに、ゲート電極の側面にサイドウォールを形成する工程
（ｖｉ） 露出された浮遊拡散層の一部に第２の不純物を注入する工程
（ｖｉｉ） 半導体基板を加熱して、第２の不純物を活性化させる工程
（ｖｉｉｉ） 露出されたゲート電極の上面と、ソース領域と、ドレイン領域とをシリサイド化する工程
そして、本発明に係る固体撮像装置の製造方法では、（ｖｉｉ）第２の不純物を活性化させる工程における加熱を、（ｖｉｉｉ）シリサイド化する工程の実行よりも先行して行うことを特徴とする。
本発明に係る固体撮像装置の製造方法では、上記のように、（ｖｉ）第２の不純物を注入する工程で、第２の不純物を注入した後、（ｖｉｉ）第２の不純物を活性化させる工程での加熱処理によって、高濃度の第２の不純物を十分に活性化することができると共に、不純物注入によって形成された結晶の損傷部を回復させることで、暗電流発生の極めて少ない浮遊拡散部（フローティングディフュージョン）を備えた固体撮像装置を製造することができる。
また、本発明に係る固体撮像装置の製造方法では、高濃度の不純物注入により形成された第２の不純物からなる層に対し、（ｖｉｉ）第２の不純物を活性化させる工程の加熱処理によって、フローティングディフュージョンの低抵抗化が可能となり、浮遊拡散部（フローティングディフュージョン）に対するコンタクトホールの寄生抵抗成分を十分に低減することができ、画素からの読み出し時の時定数を小さくできることで、暗電流成分を小さくできる。
従って、本発明に係る固体撮像装置の製造方法では、フローティングディフュージョンに達するコンタクトホール内のｎ＋型の導電性不純物を十分に活性化された状態とすることで残存する結晶欠陥等を低減し、当該部分における暗電流成分の発生を抑制することができる固体撮像装置を製造することができる。
以下では、本発明を実施するための形態について、図面を参酌しながら説明する。なお、以下の実施の形態は、本発明の構成およびそこから奏される作用・効果を分かり易く説明するために用いる一例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
１．画素部の構成
図１は、本実施形態に係る固体撮像装置の製造方法によって得られたＣＭＯＳ固体撮像装置の画素の一部に相当する模式レイアウト図である。
１．画素部の構成
図１は、本実施形態に係る固体撮像装置の製造方法によって得られたＣＭＯＳ固体撮像装置の画素の一部に相当する模式レイアウト図である。
図１に示すように、半導体基板の素子分離絶縁膜で囲まれた活性領域において、フォトダイオードＰＤに接続して転送トランジスタＴｒ１が形成され、転送トランジスタＴｒ１のフォトダイオードＰＤと逆側の領域がフローティングディフュージョンＦＤであり、フォトダイオードＰＤに光が入射し光電荷が発生し、転送トランジスタＴｒ１のトランスファゲートを制御することでその光電荷をフローティングディフュージョンＦＤへ読み出し、増幅トランジスタで処理されて画素の信号が得られる。
開口領域９９９は、高濃度ｎ＋型半導体領域（第４半導体層）１１５を形成する際に実施するイオン注入時のマスクとして機能する。高濃度ｎ＋型半導体領域（第４半導体層）１１５は開口領域９９９と転送トランジスタＴｒ１のゲート電極４４で囲まれた領域にのみイオン注入され、高濃度ｎ＋型半導体領域（第４半導体層）１１５の形成する領域決めている。
２．製造方法
次に、本実施の形態に係る固体撮像装置の製造方法について、図２〜図５を用い説明する。
図２〜図５は、本実施の形態に係る固体撮像装置の製造方法の各工程における模式断面図である。図２〜図４において、（ａ）および（ｃ）に示す領域Ｒ１がフローティングディフュージョンの形成領域であり、（ｂ）および（ｄ）に示す領域Ｒ２が増幅トランジスタの形成領域であり、図１の破線Ａ−Ａ’で示した箇所の断面はフローティングディフュージョンの形成領域Ｒ１である。また、図５において、（ａ）に示す領域Ｒ１がフローティングディフュージョンの形成領域であり、（ｂ）に示す領域Ｒ２が増幅トランジスタの形成領域である。
次に、本実施の形態に係る固体撮像装置の製造方法について、図２〜図５を用い説明する。
図２〜図５は、本実施の形態に係る固体撮像装置の製造方法の各工程における模式断面図である。図２〜図４において、（ａ）および（ｃ）に示す領域Ｒ１がフローティングディフュージョンの形成領域であり、（ｂ）および（ｄ）に示す領域Ｒ２が増幅トランジスタの形成領域であり、図１の破線Ａ−Ａ’で示した箇所の断面はフローティングディフュージョンの形成領域Ｒ１である。また、図５において、（ａ）に示す領域Ｒ１がフローティングディフュージョンの形成領域であり、（ｂ）に示す領域Ｒ２が増幅トランジスタの形成領域である。
まず、図２（ａ）に示すように、フローティングディフュージョンの形成領域Ｒ１において、不純物の導入によりｎ型シリコン半導体基板にｐ型ウェル（ 第１半導体層）１１ａを形成し、そして、ＬＯＣＯＳあるいはＳＴＩ などの活性領域を区分する素子分離絶縁膜４０を形成する。
その後、素子分離絶縁膜の少なくとも側面を覆う形状となるように、素子分離絶縁膜４０に接してｐ型ウェル１１ａ中にｐ＋型層（第２半導体層）４２を形成する。
その後、素子分離絶縁膜の少なくとも側面を覆う形状となるように、素子分離絶縁膜４０に接してｐ型ウェル１１ａ中にｐ＋型層（第２半導体層）４２を形成する。
一方、図２（ｂ）に示すように、増幅トランジスタの形成領域Ｒ２においても、上記同様にｎ型シリコン半導体基板の活性領域に形成されたｐ型ウェル（ 第１半導体層）１１ｂに素子分離絶縁膜４１を形成する。
さらに、ｐ型ウェル１１ｂ上に、ゲート絶縁膜４３及びゲート電極４４をパターン形成する。
さらに、ｐ型ウェル１１ｂ上に、ゲート絶縁膜４３及びゲート電極４４をパターン形成する。
次に、図２（ｃ）に示すように、フローティングディフュージョンの形成領域Ｒ１において、例えばマスクとしてフォトレジスト膜をパターン形成し（図示を省略）、ｎ型の導電性不純物をイオン注入して、ｐ＋型層４２と接合面を形成するように、ｐ 型ウェル１１ａの表層部にｎ 型半導体領域（第３半導体層）１５を形成する。
一方、図２（ｄ）に示すように、増幅トランジスタの形成領域Ｒ２においては、ゲート電極４４をマスクとしてｎ型の導電性不純物をイオン注入して、ゲート電極４４の両側部におけるｐ 型ウェル１１ｂ中にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層４５を形成する。
一方、図２（ｄ）に示すように、増幅トランジスタの形成領域Ｒ２においては、ゲート電極４４をマスクとしてｎ型の導電性不純物をイオン注入して、ゲート電極４４の両側部におけるｐ 型ウェル１１ｂ中にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層４５を形成する。
次に、図３（ａ）、（ｂ）に示すように、フローティングディフュージョンの形成領域Ｒ１及び増幅トランジスタの形成領域Ｒ２において、ＣＶＤ（化学気相成長）法などにより酸化シリコンからなる酸化シリコン膜４６０ａと、窒化シリコンからなる窒化シリコン膜４６０ｂとを順に堆積させ、第１絶縁膜４６を形成する。
第１絶縁膜４６は、増幅トランジスタの形成領域Ｒ２ではサイドウォール絶縁膜４６ａとなる絶縁膜層である。
第１絶縁膜４６は、増幅トランジスタの形成領域Ｒ２ではサイドウォール絶縁膜４６ａとなる絶縁膜層である。
次に、図３（ｃ）に示すように、フローティングディフュージョンの形成領域Ｒ１において、例えばマスクとしてフォトレジスト膜をパターン形成し（図示を省略）、ｎ型半導体領域（第３半導体層）１５の上部に堆積された第１絶縁膜４６に開口領域９９９を設け、一方、図３（ｄ）に示すように、増幅トランジスタの形成領域Ｒ２においては、ゲート電極４４の両側部にサイドウォール絶縁膜４６ａがエッチバックにより残されるようにフォトレジスト膜をパターン形成する（図示を省略）。
その後、フォトレジストをマスクにエッチングすることで、ｎ型半導体領域（第３半導体層）１５の上部に第１絶縁膜４６の開口領域９９９と、ゲート電極４４の両側部にサイドウォール絶縁膜４６ａを同時に形成する。
次に、図４（ａ）に示すように、フローティングディフュージョンの形成領域Ｒ１において、例えばマスクとしてフォトレジスト膜をパターン形成し（図示を省略）、第１絶縁膜４６の開口領域９９９が完全に露出し、且つ、開口領域９９９より大きい開口パターンを設け、他方、図４（ｂ）に示すように、増幅トランジスタの形成領域Ｒ２においてはフォトレジスト膜をパターン形成し（図示を省略）、増幅トランジスタ部とサイドウォール絶縁膜４６ａが露出するパターンを形成し、その後、ｎ型の導電性不純物、例えば、ヒ素を１Ｅ１４〜１Ｅ１６ｉｏｎｓ／ｃｍ２の注入量をイオン注入して、開口領域９９９に高濃度ｎ＋型半導体領域（第４半導体層）１１５と増幅トランジスタ部のサイドウォール絶縁膜４６ａにて開口されたトランジスタ部にはソース・ドレイン層４７を形成する為の不純物を添加する。
次に、図４（ａ）に示すように、フローティングディフュージョンの形成領域Ｒ１において、例えばマスクとしてフォトレジスト膜をパターン形成し（図示を省略）、第１絶縁膜４６の開口領域９９９が完全に露出し、且つ、開口領域９９９より大きい開口パターンを設け、他方、図４（ｂ）に示すように、増幅トランジスタの形成領域Ｒ２においてはフォトレジスト膜をパターン形成し（図示を省略）、増幅トランジスタ部とサイドウォール絶縁膜４６ａが露出するパターンを形成し、その後、ｎ型の導電性不純物、例えば、ヒ素を１Ｅ１４〜１Ｅ１６ｉｏｎｓ／ｃｍ２の注入量をイオン注入して、開口領域９９９に高濃度ｎ＋型半導体領域（第４半導体層）１１５と増幅トランジスタ部のサイドウォール絶縁膜４６ａにて開口されたトランジスタ部にはソース・ドレイン層４７を形成する為の不純物を添加する。
そして、例えば、急速加熱法（ＲＴＰ）によって、１０５０℃程度の温度で、数秒〜数十秒のアニールを実施してイオン注入による高濃度の不純物を十分に活性化すると共に、イオン注入によって形成された結晶の損傷部を回復させて、表面付近に高濃度の領域を持つ、高濃度ｎ＋型半導体領域（第４半導体層）１１５とソース・ドレイン層４７を形成する。
その後、全面にコバルトなどの高融点金属を堆積させ、熱処理でシリコンが露出した領域に自己整合的にシリサイド層を形成するサリサイドプロセスにより、シリサイド層（４８，４９）を形成する。
この時、フローティングディフュージョンの形成領域Ｒ１は高濃度ｎ＋型半導体領域（第４半導体層）１１５のみ高融点金属層が接する為、この箇所にのみシリサイド層（４８）が形成される。
この時、フローティングディフュージョンの形成領域Ｒ１は高濃度ｎ＋型半導体領域（第４半導体層）１１５のみ高融点金属層が接する為、この箇所にのみシリサイド層（４８）が形成される。
次に、図４（ｃ）、（ｄ）に示すように、フローティングディフュージョンの形成領域Ｒ１及び増幅トランジスタの形成領域Ｒ２においては、例えば、ＣＶＤ法などにより酸化シリコンを堆積させ、第２絶縁膜５０を形成する。
次に、図５（ａ）に示すように、フローティングディフュージョンの形成領域Ｒ１において、第２絶縁膜５０及び第１絶縁膜４６を貫通して、フローティングディフュージョンである高濃度ｎ＋型半導体領域（第４半導体層）１１５に達するコンタクトホールＣＨＦＤを形成する。
次に、図５（ａ）に示すように、フローティングディフュージョンの形成領域Ｒ１において、第２絶縁膜５０及び第１絶縁膜４６を貫通して、フローティングディフュージョンである高濃度ｎ＋型半導体領域（第４半導体層）１１５に達するコンタクトホールＣＨＦＤを形成する。
そして、図示を省略するが、コンタクトホールＣＨＦＤ内に導電層を埋め込み、プラグと共に第２絶縁膜５０上に配線３３を形成して、ＣＭＯＳ型固体撮像装置を製造することができる。
３．効果
上記の本実施形態における固体撮像装置の製造方法では、フローティングディフュージョンにおいて、固体撮像装置の駆動時に接合面から延伸する空乏層が素子分離絶縁膜の側面に到達しないように形成する事ができるため、フォトダイオードＰＤから光電子に対する暗電流成分を抑制した固体撮像装置を製造できる。この暗電流成分を抑制した固体撮像装置は、良質な画像を撮像することが出来る。
３．効果
上記の本実施形態における固体撮像装置の製造方法では、フローティングディフュージョンにおいて、固体撮像装置の駆動時に接合面から延伸する空乏層が素子分離絶縁膜の側面に到達しないように形成する事ができるため、フォトダイオードＰＤから光電子に対する暗電流成分を抑制した固体撮像装置を製造できる。この暗電流成分を抑制した固体撮像装置は、良質な画像を撮像することが出来る。
上記の本実施形態における固体撮像装置の製造方法では、フローティングディフュージョンの上部に第１絶縁膜の開口部を設けて、第１絶縁膜をマスクとしてｎ型の導電性不純物をその開口部のみにイオン注入した後に、急速加熱法（ＲＴＰ）によって、１０５０℃程度の温度で数秒〜数十秒のアニールを実施する。
第１絶縁膜をマスクとする開口部は、フローティングディフュージョン領域が微細化された場合においても、コンタクトサイズに対してマスク合わせ時の重なり余裕として、例えば約５０ｎｍ程度を見込めば良く、微細な画素に対しても効果的である。
第１絶縁膜をマスクとする開口部は、フローティングディフュージョン領域が微細化された場合においても、コンタクトサイズに対してマスク合わせ時の重なり余裕として、例えば約５０ｎｍ程度を見込めば良く、微細な画素に対しても効果的である。
本実施形態では、ＣＨＦＤが約１００ｎｍ×１００ｎｍで、第１絶縁膜をマスクとする開口部は約１５０ｎｍ×１５０ｎｍであり、Ａ−Ａ‘線で示した素子分離されたフローティングディフュージョンは約５００ｎｍである。
イオン注入後のアニール処理によって、イオン注入による高濃度の不純物を十分に活性化すると共に、イオン注入によって形成された結晶の損傷部を回復させることで、暗電流発生の極めて少ないフローティングディフュージョンを備えた固体撮像装置を製造できる。
イオン注入後のアニール処理によって、イオン注入による高濃度の不純物を十分に活性化すると共に、イオン注入によって形成された結晶の損傷部を回復させることで、暗電流発生の極めて少ないフローティングディフュージョンを備えた固体撮像装置を製造できる。
また、高濃度のイオン注入層をアニール処理することでフローティングディフュージョンの低抵抗化が可能となり、フローティングディフュージョンに対するコンタクト部の寄生抵抗成分を十分に低減する事で、画素からの読み出し時の時定数を小さくできることで、暗電流成分を小さく出来る。
本実施の形態に係る固体撮像装置の製造方法では、フローティングディフュージョンが暗電流発生の極めて少ない構造の為、良質な画像を撮像することが出来る。
本実施の形態に係る固体撮像装置の製造方法では、フローティングディフュージョンが暗電流発生の極めて少ない構造の為、良質な画像を撮像することが出来る。
上記実施の形態で採用した１０５０℃の温度によるアニールは、高融点金属によるシリサイド層がまだ未形成であるから実施可能である。
一方、シリサイド層が形成されていると、低温度でアニールしなければサリサイド層の破壊が生じる。使用する高融点金属にもよるが、コバルトやチタンを使用した場合、約５００〜８００℃の温度でアニールしなければならない為、イオン注入による不純物を十分に活性化し、結晶損傷を回復させる為の９００℃以上のアニールは不可能となる。
一方、シリサイド層が形成されていると、低温度でアニールしなければサリサイド層の破壊が生じる。使用する高融点金属にもよるが、コバルトやチタンを使用した場合、約５００〜８００℃の温度でアニールしなければならない為、イオン注入による不純物を十分に活性化し、結晶損傷を回復させる為の９００℃以上のアニールは不可能となる。
また、このフローティングディフュージョンを備えた固体撮像装置の製造方法は、標準のＣＭＯＳトランジスタとし形成する増幅トランジスタ部のサイドウォール絶縁膜によって開口されたトランジスタ部のソース・ドレイン層の形成と同時に実施できるため、ＣＭＯＳトランジスタのソース・ドレイン層とフォトダイオードのフローティングディフュージョン層とを工程数の増加なく実現できる。
なお、上記実施の形態では、高濃度ｎ＋型半導体領域の形成後に高融点金属を用いたシリサイド層をフローティングディフュージョンにも形成した場合の例を説明したが、本発明の暗電流発生の極めて少ないフローティングディフュージョンを形成するためには、必ずしもフローティングディフュージョンのシリサイド層は必要ではなく、フローティングディフュージョンにはシリサイド層を形成しない製造方法においても同様の効果を得ることができる。
また、上記実施の形態では、シリサイド化されるトランジスタをＣＭＯＳ型の画素領域の増幅トランジスタとしたが、ＣＭＯＳ型であって、画素領域に周辺の周辺回路領域にある信号処理や駆動のためのトランジスタであっても同様の効果を得ることができ、さらに、ＣＣＤ型の増幅トランジスタや信号処理や駆動のためのトランジスタであっても同様の効果を得ることができる。
本発明は、暗電流成分の発生が少なく、高い画質性能を有する固体撮像装置を実現するのに有用である。
１１ａ，１１ｂ．ｐ型ウェル
１５．ｎ型半導体領域
４０，４１．素子分離絶縁膜
４２．ｐ＋型層
４３．ゲート絶縁膜
４４．ゲート電極
４５．ＬＤＤ層
４６．第１絶縁膜
４６ａ．サイドウォール絶縁膜
４７．ソース・ドレイン層
４８，４９．シリサイド層
５０．第１絶縁膜
１１５．高濃度ｎ＋型半導体領域
４６０ａ．酸化シリコン膜
４６０ｂ．窒化シリコン膜
９９９．開口領域
ＣＨＦＤ．ＦＤに達するコンタクトホール
ＰＤ．フォトダイオード
Ｒ１．フローティングディフュージョンの形成領域
Ｒ２．増幅トランジスタの形成領域
Ｔｒ１．転送トランジスタ
１５．ｎ型半導体領域
４０，４１．素子分離絶縁膜
４２．ｐ＋型層
４３．ゲート絶縁膜
４４．ゲート電極
４５．ＬＤＤ層
４６．第１絶縁膜
４６ａ．サイドウォール絶縁膜
４７．ソース・ドレイン層
４８，４９．シリサイド層
５０．第１絶縁膜
１１５．高濃度ｎ＋型半導体領域
４６０ａ．酸化シリコン膜
４６０ｂ．窒化シリコン膜
９９９．開口領域
ＣＨＦＤ．ＦＤに達するコンタクトホール
ＰＤ．フォトダイオード
Ｒ１．フローティングディフュージョンの形成領域
Ｒ２．増幅トランジスタの形成領域
Ｔｒ１．転送トランジスタ
Claims (4)
- 半導体基板をベースとし、複数の画素を備えた撮像領域と、前記撮像領域の周辺に周辺回路領域とを備えた固体撮像装置の製造方法において、
前記半導体基板上に、ゲート電極を形成する工程と、
前記半導体基板中における前記複数の画素の各々の形成予定領域に、浮遊拡散部を構成する第１の不純物を注入する工程と、
前記半導体基板中における前記ゲート電極の両側方に相当する領域に、ソース領域およびドレイン領域をそれぞれ形成する工程と、
前記浮遊拡散部、前記ゲート電極、前記ソース領域および前記ドレイン領域を覆う第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜を形成する工程と、
前記第１のサイドウォール絶縁膜および前記第２のサイドウォール絶縁膜をエッチングして、前記浮遊拡散層の一部と、前記ゲート電極の上面と、前記ソース領域と、前記ドレイン領域とを露出させるとともに、前記ゲート電極の側面にサイドウォールを形成する工程と、
露出された前記浮遊拡散層の一部に第２の不純物を注入する工程と、
前記半導体基板を加熱して、前記第２の不純物を活性化させる工程と、
露出された前記ゲート電極の上面と、前記ソース領域と、前記ドレイン領域とをシリサイド化する工程とを備え、
前記第２の不純物を活性化させる工程における加熱は、前記シリサイド化工程の実行よりも先行して行われる
ことを特徴とする固体撮像装置の製造方法。 - 前記シリサイド化工程では、露出された前記浮遊拡散層の一部もシリサイド化する
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。 - 前記ゲート電極は、前記撮像領域の増幅トランジスタのゲート電極である
ことを特徴とする請求項１または請求項２に記載の固体撮像装置の製造方法。 - 前記ゲート電極は、前記周辺回路領域に形成されたトランジスタのゲート電極である
ことを特徴とする請求項１から請求項３の何れかに記載の固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011169985A JP2014197566A (ja) | 2011-08-03 | 2011-08-03 | 固体撮像装置の製造方法 |
| PCT/JP2012/004659 WO2013018308A1 (ja) | 2011-08-03 | 2012-07-23 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011169985A JP2014197566A (ja) | 2011-08-03 | 2011-08-03 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014197566A true JP2014197566A (ja) | 2014-10-16 |
Family
ID=47628859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011169985A Withdrawn JP2014197566A (ja) | 2011-08-03 | 2011-08-03 | 固体撮像装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2014197566A (ja) |
| WO (1) | WO2013018308A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016100819A1 (de) | 2015-02-20 | 2016-08-25 | Abb Turbo Systems Ag | Kupplungsvorrichtung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525896B2 (ja) * | 2004-02-23 | 2010-08-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4361072B2 (ja) * | 2006-06-15 | 2009-11-11 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置及びその製造方法 |
-
2011
- 2011-08-03 JP JP2011169985A patent/JP2014197566A/ja not_active Withdrawn
-
2012
- 2012-07-23 WO PCT/JP2012/004659 patent/WO2013018308A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013018308A1 (ja) | 2013-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5110820B2 (ja) | 光電変換装置、光電変換装置の製造方法及び撮像システム | |
| US7993951B2 (en) | Method of manufacturing photoelectric conversion device | |
| JP4793402B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP2006216615A (ja) | Ｃｍｏｓ固体撮像装置及びその製造方法 | |
| JP6305030B2 (ja) | 光電変換装置の製造方法 | |
| JP5976500B2 (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| JP4449106B2 (ja) | Ｍｏｓ型固体撮像装置及びその製造方法 | |
| JP6362093B2 (ja) | 固体撮像装置の製造方法及び固体撮像装置 | |
| JP2013207078A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP2007088406A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR20080008719A (ko) | 시모스 이미지 센서 및 그 제조 방법 | |
| JP2008016723A (ja) | 固体撮像装置の製造方法および固体撮像装置 | |
| JP2010045292A (ja) | 光電変換装置及びその製造方法 | |
| US7659133B2 (en) | Method for manufacturing CMOS image sensor | |
| JP6700655B2 (ja) | 光電変換装置および光電変換装置の製造方法 | |
| US7687306B2 (en) | CMOS image sensor and method for manufacturing the same | |
| WO2013018308A1 (ja) | 固体撮像装置の製造方法 | |
| JP5890863B2 (ja) | 光電変換装置の製造方法 | |
| JP5355740B2 (ja) | 光電変換装置の製造方法 | |
| JP6598830B2 (ja) | 光電変換装置の製造方法 | |
| KR20060077138A (ko) | 저조도 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
| JP2004022624A (ja) | 固体撮像装置の製造方法 | |
| KR100835526B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100776126B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006041080A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |