WO2013018308A1 - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法 Download PDF

Info

Publication number
WO2013018308A1
WO2013018308A1 PCT/JP2012/004659 JP2012004659W WO2013018308A1 WO 2013018308 A1 WO2013018308 A1 WO 2013018308A1 JP 2012004659 W JP2012004659 W JP 2012004659W WO 2013018308 A1 WO2013018308 A1 WO 2013018308A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
floating diffusion
gate electrode
imaging device
state imaging
Prior art date
Application number
PCT/JP2012/004659
Other languages
English (en)
French (fr)
Inventor
栗山　仁志
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2013018308A1 publication Critical patent/WO2013018308A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Definitions

  • the present invention relates to a method for manufacturing a solid-state imaging device, and more particularly to a method for manufacturing a solid-state imaging device of a CMOS type or a CCD type.
  • CMOS C o m p l e m e n t a r y M e t a l-O x i d e-S e m i c o n d u c t o r
  • CCD C h a r g e C o u p l e d D e v i c e
  • the depletion layer extending from the junction surface is formed so that it does not reach the side surface of the element isolation insulating film, which becomes a place where dark current components are generated when used for long-time photocharge accumulation. It is possible to suppress the dark current component generated at the portion where the depletion layer on the side surface of the element isolation insulating film is in contact.
  • n-type conductive impurities are ion-implanted in a formation region of an amplification transistor using a sidewall insulating film as a mask to form a source / drain layer.
  • a refractory metal such as titanium is deposited on the entire surface, and a silicide layer is formed by a salicide process in which a silicide layer is formed in a self-aligned manner in a region where silicon is exposed by heat treatment.
  • the floating diffusion formation region is protected by an insulating film, and silicon is not exposed, so that no silicide layer is formed. Thereafter, a contact hole is formed in the floating diffusion formation region so as to penetrate the second insulating film and the first insulating film and reach the n + type semiconductor region (third semiconductor layer) which is the floating diffusion.
  • a method for forming an n + -type contact layer by ion implantation of an n-type conductive impurity is a method for forming an n + -type contact layer by ion implantation of an n-type conductive impurity.
  • n-type conductive impurities are ion-implanted into an amplification transistor formation region to form a source / drain layer, and then a silicide layer is formed by a salicide process.
  • the formation region of the floating diffusion is protected by the insulating film, and the silicon surface is not exposed, so that no silicide layer is formed in the formation region of the floating diffusion.
  • a contact hole is formed in the floating diffusion formation region so as to penetrate the second insulating film and the first insulating film and reach the n + type semiconductor region (third semiconductor layer) which is the floating diffusion.
  • n + -type contact layer of n + -type conductivity impurities in the method of forming the n + -type contact layer of n + -type conductivity impurities from the contact holes by ion implantation in the formation region of the floating diffusion after formation of the silicide layer to regions such as the amplification transistor, n + -type contact Regarding the heat treatment that is necessary to electrically activate the ion-implanted impurities carried out for the purpose of forming the layer, the treatment temperature that can be carried out cannot be increased due to the restrictions due to the heat resistance of the silicide layer. It becomes difficult to sufficiently activate the + type conductive impurities. That is, the n + -type contact layer formed by the n-type conductive impurity formed in the contact hole has many crystal defects remaining in a state where it is not sufficiently activated, and suppresses dark current components generated in this portion. Is impossible.
  • the present invention has been made in order to solve the above-described problems, and remains by making the n + type conductive impurity in the contact hole reaching the floating diffusion sufficiently activated. It is an object of the present invention to provide a method for manufacturing a solid-state imaging device that can reduce crystal defects and the like and suppress generation of dark current components in the portion.
  • a step of forming a gate electrode on a semiconductor substrate (ii) A step of injecting a first impurity constituting a floating diffusion portion into each formation region of a plurality of pixels in the semiconductor substrate.
  • Semiconductor (Iv) forming a source region and a drain region in regions corresponding to both sides of the gate electrode in the substrate; and (iv) a first sidewall insulating film covering the floating diffusion portion, the gate electrode, the source region, and the drain region; (2) Etching the first sidewall insulating film and the second sidewall insulating film to etch part of the floating diffusion layer, the upper surface of the gate electrode, the source region, And exposing the drain region and forming a sidewall on the side surface of the gate electrode.
  • Step of activating the second impurity by heating the semiconductor substrate (viii) Silicidation of the exposed upper surface of the gate electrode, the source region, and the drain region
  • the heating in the step of (vii) activating the second impurity is performed prior to the execution of the step of (viii) silicidation. It is characterized by that.
  • the step of (vi) injecting the second impurity after injecting the second impurity, (vii) activating the second impurity.
  • the high-concentration second impurity can be sufficiently activated, and the damaged portion of the crystal formed by the impurity implantation is recovered, so that the floating diffusion portion with very little dark current generation is obtained.
  • a solid-state imaging device including (floating diffusion) can be manufactured.
  • the layer made of the second impurity formed by high-concentration impurity implantation is subjected to (vii) heat treatment in the step of activating the second impurity.
  • the resistance of the floating diffusion can be reduced, the parasitic resistance component of the contact hole for the floating diffusion (floating diffusion) can be sufficiently reduced, and the time constant at the time of reading from the pixel can be reduced, thereby reducing the dark current component. Can be small.
  • FIGS. 4A and 4B are schematic process diagrams showing a method for manufacturing a CMOS type solid-state imaging device, wherein FIGS. 4A and 4C show a floating diffusion formation region R 1 , and FIGS. 2B and 2D show amplification transistor formation regions R 2. Shows about.
  • FIGS. 4A and 4B are schematic process diagrams showing a method for manufacturing a CMOS type solid-state imaging device, wherein FIGS. 4A and 4C show a floating diffusion formation region R 1 , and FIGS. 2B and 2D show amplification transistor formation regions R 2. Shows about.
  • FIGS. 4A and 4B are schematic process diagrams showing a method for manufacturing a CMOS type solid-state imaging device, wherein FIGS. 4A and 4C show a floating diffusion formation region R 1 , and FIGS. 2B and 2D show amplification transistor formation regions R 2. Shows about.
  • FIGS. 4A and 4B are schematic process diagrams showing a method for manufacturing a CMOS type solid
  • FIGS. 4A and 4B are schematic process diagrams showing a method for manufacturing a CMOS type solid-state imaging device, wherein FIGS. 4A and 4C show a floating diffusion formation region R 1 , and FIGS. 2B and 2D show amplification transistor formation regions R 2. Shows about.
  • FIGS. 4A and 4B are schematic process diagrams showing a method for manufacturing a CMOS type solid-state imaging device, where FIG. 5A shows a floating diffusion formation region R 1 and FIG. 5B shows an amplification transistor formation region R 2 .
  • a step of forming a gate electrode on a semiconductor substrate (ii) A step of injecting a first impurity constituting a floating diffusion portion into each formation region of a plurality of pixels in the semiconductor substrate.
  • Semiconductor (Iv) forming a source region and a drain region in regions corresponding to both sides of the gate electrode in the substrate; and (iv) a first sidewall insulating film covering the floating diffusion portion, the gate electrode, the source region, and the drain region; (2) Etching the first sidewall insulating film and the second sidewall insulating film to etch part of the floating diffusion layer, the upper surface of the gate electrode, the source region, And exposing the drain region and forming a sidewall on the side surface of the gate electrode.
  • Step of activating the second impurity by heating the semiconductor substrate (viii) Silicidation of the exposed upper surface of the gate electrode, the source region, and the drain region
  • the heating in the step of (vii) activating the second impurity is performed prior to the execution of the step of (viii) silicidation. It is characterized by that.
  • the step of (vi) injecting the second impurity after injecting the second impurity, (vii) activating the second impurity.
  • the high-concentration second impurity can be sufficiently activated, and the damaged portion of the crystal formed by the impurity implantation is recovered, so that the floating diffusion portion with very little dark current generation is obtained.
  • a solid-state imaging device including (floating diffusion) can be manufactured.
  • the layer made of the second impurity formed by high-concentration impurity implantation is subjected to (vii) heat treatment in the step of activating the second impurity.
  • the resistance of the floating diffusion can be reduced, the parasitic resistance component of the contact hole for the floating diffusion (floating diffusion) can be sufficiently reduced, and the time constant at the time of reading from the pixel can be reduced, thereby reducing the dark current component. Can be small.
  • the gate electrode may be a gate electrode of an amplification transistor in the imaging region.
  • a configuration in which the gate electrode is a gate electrode of a transistor formed in the peripheral circuit region may be employed.
  • FIG. 1 is a schematic layout diagram corresponding to a part of pixels of a CMOS solid-state imaging device obtained by the method for manufacturing a solid-state imaging device according to the present embodiment.
  • a transfer transistor Tr 1 is formed connected to the photodiode PD, and a region of the transfer transistor Tr 1 opposite to the photodiode PD is formed.
  • pixel but a floating diffusion FD and light enters photoelectric charges generated in the photodiode PD, the photoelectric charge by controlling the transfer gate of the transfer transistor Tr 1 read to the floating diffusion FD, and is processed by the amplification transistor Is obtained.
  • the opening region 999 functions as a mask for ion implantation performed when the high-concentration n + -type semiconductor region (fourth semiconductor layer) 115 is formed.
  • the high-concentration n + -type semiconductor region (fourth semiconductor layer) 115 is ion-implanted only into the region surrounded by the opening region 999 and the gate electrode 44 of the transfer transistor Tr 1 , and the high-concentration n + -type semiconductor region (fourth semiconductor layer). )
  • the area to be formed by 115 is determined.
  • FIG. 2 to 5 are schematic cross-sectional views in each step of the manufacturing method of the solid-state imaging device according to the present embodiment.
  • a region R 1 shown in (a) and (c) is a floating diffusion formation region
  • a region R 2 shown in (b) and (d) is a formation region of an amplification transistor.
  • a cross section at a portion indicated by a broken line AA ′ in FIG. 1 is a floating diffusion formation region R 1 .
  • a region R 1 shown in (a) is a floating diffusion formation region
  • a region R 2 shown in (b) is an amplification transistor formation region.
  • a p-type well (first semiconductor layer) 11 a is formed in an n-type silicon semiconductor substrate by introducing impurities, and LOCOS or STI is formed.
  • An element isolation insulating film 40 for dividing the active region is formed.
  • a p + -type layer (second semiconductor layer) 42 is formed in the p-type well 11a in contact with the element isolation insulating film 40 so as to cover at least the side surface of the element isolation insulating film.
  • the element is separated into the p-type well (first semiconductor layer) 11b formed in the active region of the n-type silicon semiconductor substrate in the same manner as described above.
  • An insulating film 41 is formed.
  • a gate insulating film 43 and a gate electrode 44 are formed on the p-type well 11b.
  • n-type conductive impurities are ion-implanted,
  • An n-type semiconductor region (third semiconductor layer) 15 is formed in the surface layer portion of the p-type well 11a so as to form a bonding surface with the p + -type layer.
  • n-type conductive impurities are ion-implanted using the gate electrode 44 as a mask, and p-type wells on both sides of the gate electrode 44 are implanted.
  • An LDD (Lightly Doped Drain) layer 45 is formed in 11b.
  • silicon oxide made of silicon oxide is formed by CVD (chemical vapor deposition) or the like.
  • a film 460 a and a silicon nitride film 460 b made of silicon nitride are sequentially deposited to form the first insulating film 46.
  • the first insulating film 46 is an insulating film layer that becomes the sidewall insulating film 46a in the formation region R2 of the amplification transistor.
  • a photoresist film is patterned as a mask (not shown), and the n-type semiconductor region (third semiconductor layer) 15 is formed.
  • An opening region 999 is provided in the first insulating film 46 deposited on the upper portion.
  • FIG. 3D in the formation region R 2 of the amplification transistor, sidewall insulating films are formed on both sides of the gate electrode 44.
  • a photoresist film is patterned so that 46a is left by etching back (not shown).
  • the photoresist is used as a mask to form the opening region 999 of the first insulating film 46 on the n-type semiconductor region (third semiconductor layer) 15 and the sidewall insulating film 46 a on both sides of the gate electrode 44. Form at the same time.
  • a photoresist film is patterned as a mask (not shown), and the opening region 999 of the first insulating film 46 is completely formed. An opening pattern that is exposed and larger than the opening region 999 is provided.
  • a photoresist film is patterned in the formation region R 2 of the amplification transistor (not shown) for amplification.
  • n-type conductive impurity for example, arsenic is ion-implanted with an implantation amount of 1E14 to 1E16 ions / cm 2 to form a high concentration in the opening region 999.
  • n + -type semiconductor region Trang which is open at the (fourth semiconductor layer) 115 and the amplifier transistor portion of the side wall insulating film 46a
  • the static portion adding an impurity for forming the source-drain layer 47.
  • annealing is performed for several seconds to several tens of seconds at a temperature of about 1050 ° C. by a rapid heating method (RTP) to sufficiently activate high-concentration impurities by ion implantation and to be formed by ion implantation.
  • RTP rapid heating method
  • the damaged portion of the crystal is recovered, and a high concentration n + type semiconductor region (fourth semiconductor layer) 115 and a source / drain layer 47 having a high concentration region near the surface are formed.
  • silicide layers (48, 49) are formed by a salicide process in which a silicide layer is formed in a self-aligned manner in a region where silicon is exposed by heat treatment.
  • the silicide layer (48) is formed only in this portion.
  • silicon oxide is deposited by the CVD method or the like to form the second insulation.
  • a film 50 is formed.
  • the embedded conductive layer in the contact hole CH FD to form a wiring 33 on the second insulating film 50 with the plug, it is possible to manufacture the CMOS type solid-state imaging device.
  • the opening of the first insulating film is provided above the floating diffusion, and n-type conductive impurities are ionized only in the opening using the first insulating film as a mask.
  • annealing is performed for several seconds to several tens of seconds at a temperature of about 1050 ° C. by a rapid heating method (RTP).
  • the opening using the first insulating film as a mask only needs to allow about 50 nm as an overlap margin when aligning the mask with respect to the contact size. Also effective.
  • the CHFD is about 100 nm ⁇ 100 nm
  • the opening using the first insulating film as a mask is about 150 nm ⁇ 150 nm
  • the element-separated floating diffusion indicated by the AA ′ line is about 500 nm. .
  • the annealing process after ion implantation fully activates high-concentration impurities by ion implantation and recovers the damaged part of the crystal formed by ion implantation, thereby providing a floating diffusion that generates very little dark current.
  • a solid-state imaging device can be manufactured.
  • annealing of the high-concentration ion-implanted layer makes it possible to reduce the resistance of the floating diffusion, and by sufficiently reducing the parasitic resistance component of the contact portion with respect to the floating diffusion, the time constant at the time of reading from the pixel can be reduced. By making it small, the dark current component can be made small.
  • the floating diffusion since the floating diffusion has a structure with very little generation of dark current, a high-quality image can be captured.
  • the annealing at a temperature of 1050 ° C. adopted in the above embodiment can be performed because a silicide layer made of a refractory metal has not yet been formed.
  • a silicide layer if a silicide layer is formed, the salicide layer will be destroyed unless it is annealed at a low temperature.
  • annealing must be performed at a temperature of about 500 to 800 ° C. Annealing at 900 ° C. or higher becomes impossible.
  • the manufacturing method of the solid-state imaging device having the floating diffusion can be performed simultaneously with the formation of the source / drain layers of the transistor portion opened by the sidewall insulating film of the amplification transistor portion formed as a standard CMOS transistor.
  • the source / drain layer of the CMOS transistor and the floating diffusion layer of the photodiode can be realized without increasing the number of processes.
  • a silicide layer using a refractory metal is also formed in a floating diffusion after formation of a high concentration n + type semiconductor region.
  • the silicide layer of the floating diffusion is not necessarily required, and the same effect can be obtained even in a manufacturing method in which no silicide layer is formed in the floating diffusion.
  • the transistor to be silicided is an amplifying transistor in the CMOS type pixel region.
  • the transistor is a CMOS type and is a transistor for signal processing and driving in the peripheral circuit region around the pixel region. Even in this case, the same effect can be obtained. Further, the same effect can be obtained even with a CCD type amplification transistor or a transistor for signal processing or driving.
  • the present invention is useful for realizing a solid-state imaging device with little generation of dark current components and high image quality performance.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　エッチングにより、フローティングディフュージョン（ＦＤ）１１５の一部と、ゲート電極４４の上面と、ソース領域、ドレイン領域とを露出させるとともに、ゲート電極４４の側面にサイドウォール絶縁膜４６ａを形成する。露出されたＦＤ１１５の一部に第２の不純物を注入した後、半導体基板を加熱して、第２の不純物を活性化させるとともに、結晶の損傷部を回復させて、高濃度ｎ+型半導体領域１１５とソース・ドレイン層４７を形成する。その後、露出されたＦＤ１１５の一部と、ゲート電極４４の上面と、ソース領域と、ドレイン領域とをシリサイド化する。

Description

固体撮像装置の製造方法
　本発明は、固体撮像装置の製造方法に関し、特にＣＭＯＳ型あるいはＣＣＤ型の固体撮像装置の製造方法に関する。
　ＣＭＯＳ（ C o m p l e m e n t a r y   M e t a l - O x i d e - S e m i c o n d u c t o r） イメージセンサあるいはＣＣＤ（ C h a r g e C o u p l e d D e v i c e）イメージセンサなどの画像入力イメージセンサは、さらなる特性向上が望まれている。
　このような要望に応えるため、特許文献１に記載の固体撮像装置の製造方法においては、光を受光して光電荷を生成および蓄積するフォトダイオードと、フォトダイオードから光電荷を転送する転送トランジスタと、転送トランジスタを通じて光電荷が転送されるフローティングディフュージョンとを有する画素が半導体基板にアレイ状に複数個集積されてなる固体撮像装置であって、半導体基板の活性領域に形成され、素子分離絶縁膜で区分された第１導電型の第１半導体層と、素子分離絶縁膜の少なくとも側面を覆うように第１半導体層中に形成された第１導電型の第２半導体層と、第２半導体層と接合面が形成されるように、第１半導体層の表層部に形成された第２導電型の第３半導体層とを有し、固体撮像装置の駆動時に接合面から延伸する空乏層が素子分離絶縁膜の側面に到達しないように形成されている。
　この固体撮像装置の駆動時に接合面から延伸する空乏層が素子分離絶縁膜の側面に到達しないように形成する構造によって、長時間の光電荷の蓄積に用いる場合において暗電流成分の発生場所となる素子分離絶縁膜の側面の空乏層が触れている部分で発生する暗電流成分を抑制することが可能となっている。
　特許文献１に記載の固体撮像装置の製造方法では、増幅トランジスタの形成領域において、サイドウォール絶縁膜をマスクとしてｎ型の導電性不純物をイオン注入して、ソース・ドレイン層を形成する。
　その後に、全面にチタンなどの高融点金属を堆積させ、熱処理でシリコンが露出した領域に自己整合的にシリサイド層を形成するサリサイドプロセスにより、シリサイド層を形成する。
　一方、サリサイドプロセスにおいて、フローティングディフュージョンの形成領域は絶縁膜で保護され、シリコンは露出していないのでシリサイド層は形成されない。
その後、フローティングディフュージョンの形成領域に、第２絶縁膜及び第１絶縁膜を貫通して、フローティングディフュージョンであるｎ+ 型半導体領域（ 第３半導体層）に達するコンタクトホールを形成し、このコンタクトホール内にｎ型の導電性不純物をイオン注入しｎ+型コンタクト層を形成する方法が開示されている。
特開２００７－３３５６８２号公報
　特許文献１に記載の固体撮像装置の製造方法では、増幅トランジスタ形成領域にｎ型の導電性不純物をイオン注入し、ソース・ドレイン層を形成した後に、サリサイドプロセスによりシリサイド層を形成する。
　この時、フローティングディフュージョンの形成領域は絶縁膜で保護されており、シリコン表面は露出していないのでフローティングディフュージョンの形成領域にはシリサイド層は形成されない。
　その後、フローティングディフュージョンの形成領域に、第２絶縁膜及び第１絶縁膜を貫通して、フローティングディフュージョンであるｎ+型半導体領域（ 第３半導体層）に達するコンタクトホールを形成し、このコンタクトホール内にｎ型の導電性不純物をイオン注入しｎ+型コンタクト層を形成する方法が開示されている。
　しかし、増幅トランジスタ等の領域に対するシリサイド層を形成した後にフローティングディフュージョンの形成領域にコンタクトホールからｎ+型の導電性不純物をイオン注入してｎ+型コンタクト層を形成する方法では、ｎ+型コンタクト層を形成する目的で実施したイオン注入不純物を電気的に活性化する為に必ず必要な熱処理に関して、実施できる処理温度がシリサイド層の耐熱性に起因する制約で高くできない為に、イオン注入したｎ+型の導電性不純物を十分に活性化することが困難となる。つまり、コンタクトホール内に形成したｎ型の導電性不純物によるｎ+型コンタクト層は十分に活性化されない状態で多くの結晶欠陥等が残存し、この部分で発発生する暗電流成分を抑制することが不可能となる。
　本発明は、上記のような問題の解決を図るべくなされたものであって、フローティングディフュージョンに達するコンタクトホール内のｎ+型の導電性不純物を十分に活性化された状態とすることで残存する結晶欠陥等を低減し、当該部分における暗電流成分の発生を抑制することができる固体撮像装置の製造方法を提供することを目的とする。
　そこで、本発明の一態様では、次の特徴を備えることとした。
　本発明の一態様は、半導体基板をベースとし、複数の画素を備えた撮像領域と、撮像領域の周辺に周辺回路領域とを備えた固体撮像装置の製造方法において、（ｉ）から（ｖｉｉｉ）の工程を備える。
　（ｉ）　半導体基板上に、ゲート電極を形成する工程
　（ｉｉ）　半導体基板中における複数の画素の各々の形成予定領域に、浮遊拡散部を構成する第１の不純物を注入する工程
　（ｉｉｉ）　半導体基板中におけるゲート電極の両側方に相当する領域に、ソース領域およびドレイン領域をそれぞれ形成する工程
　（ｉｖ）　浮遊拡散部、ゲート電極、ソース領域およびドレイン領域を覆う第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜を形成する工程
　（ｖ）　第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜をエッチングして、浮遊拡散層の一部と、ゲート電極の上面と、ソース領域と、ドレイン領域とを露出させるとともに、ゲート電極の側面にサイドウォールを形成する工程
　（ｖｉ）　露出された浮遊拡散層の一部に第２の不純物を注入する工程
　（ｖｉｉ）　半導体基板を加熱して、第２の不純物を活性化させる工程
　（ｖｉｉｉ）　露出されたゲート電極の上面と、ソース領域と、ドレイン領域とをシリサイド化する工程
　そして、本発明の一態様に係る固体撮像装置の製造方法では、（ｖｉｉ）第２の不純物を活性化させる工程における加熱を、（ｖｉｉｉ）シリサイド化する工程の実行よりも先行して行うことを特徴とする。
　上記態様に係る固体撮像装置の製造方法では、上記のように、（ｖｉ）第２の不純物を注入する工程で、第２の不純物を注入した後、（ｖｉｉ）第２の不純物を活性化させる工程での加熱処理によって、高濃度の第２の不純物を十分に活性化することができると共に、不純物注入によって形成された結晶の損傷部を回復させることで、暗電流発生の極めて少ない浮遊拡散部（フローティングディフュージョン）を備えた固体撮像装置を製造することができる。
　また、上記態様に係る固体撮像装置の製造方法では、高濃度の不純物注入により形成された第２の不純物からなる層に対し、（ｖｉｉ）第２の不純物を活性化させる工程の加熱処理によって、フローティングディフュージョンの低抵抗化が可能となり、浮遊拡散部（フローティングディフュージョン）に対するコンタクトホールの寄生抵抗成分を十分に低減することができ、画素からの読み出し時の時定数を小さくできることで、暗電流成分を小さくできる。
　従って、本発明の一態様に係る固体撮像装置の製造方法では、フローティングディフュージョンに達するコンタクトホール内のｎ+型の導電性不純物を十分に活性化された状態とすることで残存する結晶欠陥等を低減し、当該部分における暗電流成分の発生を抑制することができる固体撮像装置を製造することができる。
本発明の実施の形態に係るＣＭＯＳ型固体撮像装置の画素の一部を示す模式レイアウト図である。 ＣＭＯＳ型固体撮像装置の製造方法を示す模式工程図であって、（ａ）および（ｃ）がフローティングディフュージョンの形成領域Ｒ1について示し、（ｂ）および（ｄ）が増幅トランジスタの形成領域Ｒ2について示している。 ＣＭＯＳ型固体撮像装置の製造方法を示す模式工程図であって、（ａ）および（ｃ）がフローティングディフュージョンの形成領域Ｒ1について示し、（ｂ）および（ｄ）が増幅トランジスタの形成領域Ｒ2について示している。 ＣＭＯＳ型固体撮像装置の製造方法を示す模式工程図であって、（ａ）および（ｃ）がフローティングディフュージョンの形成領域Ｒ1について示し、（ｂ）および（ｄ）が増幅トランジスタの形成領域Ｒ2について示している。 ＣＭＯＳ型固体撮像装置の製造方法を示す模式工程図であって、（ａ）がフローティングディフュージョンの形成領域Ｒ1について示し、（ｂ）が増幅トランジスタの形成領域Ｒ2について示している。
　［本発明の態様］
　本発明の一態様は、半導体基板をベースとし、複数の画素を備えた撮像領域と、撮像領域の周辺に周辺回路領域とを備えた固体撮像装置の製造方法において、（ｉ）から（ｖｉｉｉ）の工程を備える。
　（ｉ）　半導体基板上に、ゲート電極を形成する工程
　（ｉｉ）　半導体基板中における複数の画素の各々の形成予定領域に、浮遊拡散部を構成する第１の不純物を注入する工程
　（ｉｉｉ）　半導体基板中におけるゲート電極の両側方に相当する領域に、ソース領域およびドレイン領域をそれぞれ形成する工程
　（ｉｖ）　浮遊拡散部、ゲート電極、ソース領域およびドレイン領域を覆う第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜を形成する工程
　（ｖ）　第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜をエッチングして、浮遊拡散層の一部と、ゲート電極の上面と、ソース領域と、ドレイン領域とを露出させるとともに、ゲート電極の側面にサイドウォールを形成する工程
　（ｖｉ）　露出された浮遊拡散層の一部に第２の不純物を注入する工程
　（ｖｉｉ）　半導体基板を加熱して、第２の不純物を活性化させる工程
　（ｖｉｉｉ）　露出されたゲート電極の上面と、ソース領域と、ドレイン領域とをシリサイド化する工程
　そして、本発明の一態様に係る固体撮像装置の製造方法では、（ｖｉｉ）第２の不純物を活性化させる工程における加熱を、（ｖｉｉｉ）シリサイド化する工程の実行よりも先行して行うことを特徴とする。
　上記態様に係る固体撮像装置の製造方法では、上記のように、（ｖｉ）第２の不純物を注入する工程で、第２の不純物を注入した後、（ｖｉｉ）第２の不純物を活性化させる工程での加熱処理によって、高濃度の第２の不純物を十分に活性化することができると共に、不純物注入によって形成された結晶の損傷部を回復させることで、暗電流発生の極めて少ない浮遊拡散部（フローティングディフュージョン）を備えた固体撮像装置を製造することができる。
　また、上記態様に係る固体撮像装置の製造方法では、高濃度の不純物注入により形成された第２の不純物からなる層に対し、（ｖｉｉ）第２の不純物を活性化させる工程の加熱処理によって、フローティングディフュージョンの低抵抗化が可能となり、浮遊拡散部（フローティングディフュージョン）に対するコンタクトホールの寄生抵抗成分を十分に低減することができ、画素からの読み出し時の時定数を小さくできることで、暗電流成分を小さくできる。
　従って、本発明の一態様に係る固体撮像装置の製造方法では、フローティングディフュージョンに達するコンタクトホール内のｎ+型の導電性不純物を十分に活性化された状態とすることで残存する結晶欠陥等を低減し、当該部分における暗電流成分の発生を抑制することができる固体撮像装置を製造することができる。
　上記態様に係る固体撮像装置の製造方法では、次のようなバリエーション方法を採用することができる。
　本発明の一態様に係る固体撮像装置の製造方法では、（ｖｉｉｉ）シリサイド化する工程において、露出された浮遊拡散層の一部もシリサイド化する、という方法を採用することもできる。
　本発明の一態様に係る固体撮像装置の製造方法では、ゲート電極が、撮像領域における増幅トランジスタのゲート電極である、という構成とすることもできる。
　本発明の一態様に係る固体撮像装置の製造方法では、ゲート電極が、周辺回路領域に形成されたトランジスタのゲート電極である、という構成を採用することもできる。
　［実施の形態］
　以下では、本発明を実施するための形態について、図面を参酌しながら説明する。なお、以下の実施の形態は、本発明の構成およびそこから奏される作用・効果を分かり易く説明するために用いる一例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
　１．画素部の構成
　図１は、本実施の形態に係る固体撮像装置の製造方法によって得られたＣＭＯＳ固体撮像装置の画素の一部に相当する模式レイアウト図である。
　図１に示すように、半導体基板の素子分離絶縁膜で囲まれた活性領域において、フォトダイオードＰＤに接続して転送トランジスタＴｒ1が形成され、転送トランジスタＴｒ1のフォトダイオードＰＤと逆側の領域がフローティングディフュージョンＦＤであり、フォトダイオードＰＤに光が入射し光電荷が発生し、転送トランジスタＴｒ1のトランスファゲートを制御することでその光電荷をフローティングディフュージョンＦＤへ読み出し、増幅トランジスタで処理されて画素の信号が得られる。
　開口領域９９９は、高濃度ｎ+型半導体領域（第４半導体層）１１５を形成する際に実施するイオン注入時のマスクとして機能する。高濃度ｎ+型半導体領域（第４半導体層）１１５は開口領域９９９と転送トランジスタＴｒ1のゲート電極４４で囲まれた領域にのみイオン注入され、高濃度ｎ+型半導体領域（第４半導体層）１１５の形成する領域決めている。
　２．製造方法
　次に、本実施の形態に係る固体撮像装置の製造方法について、図２～図５を用い説明する。
　図２～図５は、本実施の形態に係る固体撮像装置の製造方法の各工程における模式断面図である。図２～図４において、（ａ）および（ｃ）に示す領域Ｒ1がフローティングディフュージョンの形成領域であり、（ｂ）および（ｄ）に示す領域Ｒ2が増幅トランジスタの形成領域であり、図１の破線Ａ－Ａ’で示した箇所の断面はフローティングディフュージョンの形成領域Ｒ1である。また、図５において、（ａ）に示す領域Ｒ1がフローティングディフュージョンの形成領域であり、（ｂ）に示す領域Ｒ2が増幅トランジスタの形成領域である。
　まず、図２（ａ）に示すように、フローティングディフュージョンの形成領域Ｒ1において、不純物の導入によりｎ型シリコン半導体基板にｐ型ウェル（第１半導体層）１１ａを形成し、そして、ＬＯＣＯＳあるいはＳＴＩ などの活性領域を区分する素子分離絶縁膜４０を形成する。
　その後、素子分離絶縁膜の少なくとも側面を覆う形状となるように、素子分離絶縁膜４０に接してｐ型ウェル１１ａ中にｐ+型層（第２半導体層）４２を形成する。
　一方、図２（ｂ）に示すように、増幅トランジスタの形成領域Ｒ2においても、上記同様にｎ型シリコン半導体基板の活性領域に形成されたｐ型ウェル（第１半導体層）１１ｂに素子分離絶縁膜４１を形成する。
　さらに、ｐ型ウェル１１ｂ上に、ゲート絶縁膜４３及びゲート電極４４をパターン形成する。
　次に、図２（ｃ）に示すように、フローティングディフュージョンの形成領域Ｒ1において、例えばマスクとしてフォトレジスト膜をパターン形成し（図示を省略）、ｎ型の導電性不純物をイオン注入して、ｐ+型層４２と接合面を形成するように、ｐ 型ウェル１１ａの表層部にｎ 型半導体領域（第３半導体層）１５を形成する。
　一方、図２（ｄ）に示すように、増幅トランジスタの形成領域Ｒ2においては、ゲート電極４４をマスクとしてｎ型の導電性不純物をイオン注入して、ゲート電極４４の両側部におけるｐ 型ウェル１１ｂ中にＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）層４５を形成する。
　次に、図３（ａ）、（ｂ）に示すように、フローティングディフュージョンの形成領域Ｒ1及び増幅トランジスタの形成領域Ｒ2において、ＣＶＤ（化学気相成長）法などにより酸化シリコンからなる酸化シリコン膜４６０ａと、窒化シリコンからなる窒化シリコン膜４６０ｂとを順に堆積させ、第１絶縁膜４６を形成する。
　第１絶縁膜４６は、増幅トランジスタの形成領域Ｒ２ではサイドウォール絶縁膜４６ａとなる絶縁膜層である。
　次に、図３（ｃ）に示すように、フローティングディフュージョンの形成領域Ｒ1において、例えばマスクとしてフォトレジスト膜をパターン形成し（図示を省略）、ｎ型半導体領域（第３半導体層）１５の上部に堆積された第１絶縁膜４６に開口領域９９９を設け、一方、図３（ｄ）に示すように、増幅トランジスタの形成領域Ｒ2においては、ゲート電極４４の両側部にサイドウォール絶縁膜４６ａがエッチバックにより残されるようにフォトレジスト膜をパターン形成する（図示を省略）。
　その後、フォトレジストをマスクにエッチングすることで、ｎ型半導体領域（第３半導体層）１５の上部に第１絶縁膜４６の開口領域９９９と、ゲート電極４４の両側部にサイドウォール絶縁膜４６ａを同時に形成する。
　次に、図４（ａ）に示すように、フローティングディフュージョンの形成領域Ｒ1において、例えばマスクとしてフォトレジスト膜をパターン形成し（図示を省略）、第１絶縁膜４６の開口領域９９９が完全に露出し、且つ、開口領域９９９より大きい開口パターンを設け、他方、図４（ｂ）に示すように、増幅トランジスタの形成領域Ｒ2においてはフォトレジスト膜をパターン形成し（図示を省略）、増幅トランジスタ部とサイドウォール絶縁膜４６ａが露出するパターンを形成し、その後、ｎ型の導電性不純物、例えば、ヒ素を１Ｅ１４～１Ｅ１６ｉｏｎｓ／ｃｍ2の注入量をイオン注入して、開口領域９９９に高濃度ｎ+型半導体領域（第４半導体層）１１５と増幅トランジスタ部のサイドウォール絶縁膜４６ａにて開口されたトランジスタ部にはソース・ドレイン層４７を形成する為の不純物を添加する。
　そして、例えば、急速加熱法（ＲＴＰ）によって、１０５０℃程度の温度で、数秒～数十秒のアニールを実施してイオン注入による高濃度の不純物を十分に活性化すると共に、イオン注入によって形成された結晶の損傷部を回復させて、表面付近に高濃度の領域を持つ、高濃度ｎ+型半導体領域（第４半導体層）１１５とソース・ドレイン層４７を形成する。
　その後、全面にコバルトなどの高融点金属を堆積させ、熱処理でシリコンが露出した領域に自己整合的にシリサイド層を形成するサリサイドプロセスにより、シリサイド層（４８，４９）を形成する。
　この時、フローティングディフュージョンの形成領域Ｒ１は高濃度ｎ+型半導体領域（第４半導体層）１１５のみ高融点金属層が接する為、この箇所にのみシリサイド層（４８）が形成される。
　次に、図４（ｃ）、（ｄ）に示すように、フローティングディフュージョンの形成領域Ｒ1及び増幅トランジスタの形成領域Ｒ2においては、例えば、ＣＶＤ法などにより酸化シリコンを堆積させ、第２絶縁膜５０を形成する。
　次に、図５（ａ）に示すように、フローティングディフュージョンの形成領域Ｒ1において、第２絶縁膜５０及び第１絶縁膜４６を貫通して、フローティングディフュージョンである高濃度ｎ+型半導体領域（第４半導体層）１１５に達するコンタクトホールＣＨFDを形成する。
　そして、図示を省略するが、コンタクトホールＣＨFD内に導電層を埋め込み、プラグと共に第２絶縁膜５０上に配線３３を形成して、ＣＭＯＳ型固体撮像装置を製造することができる。
　３．効果
　上記の本実施形態における固体撮像装置の製造方法では、フローティングディフュージョンにおいて、固体撮像装置の駆動時に接合面から延伸する空乏層が素子分離絶縁膜の側面に到達しないように形成する事ができるため、フォトダイオードＰＤから光電子に対する暗電流成分を抑制した固体撮像装置を製造できる。この暗電流成分を抑制した固体撮像装置は、良質な画像を撮像することが出来る。
　上記の本実施形態における固体撮像装置の製造方法では、フローティングディフュージョンの上部に第１絶縁膜の開口部を設けて、第１絶縁膜をマスクとしてｎ型の導電性不純物をその開口部のみにイオン注入した後に、急速加熱法（ＲＴＰ）によって、１０５０℃程度の温度で数秒～数十秒のアニールを実施する。
　第１絶縁膜をマスクとする開口部は、フローティングディフュージョン領域が微細化された場合においても、コンタクトサイズに対してマスク合わせ時の重なり余裕として、例えば約５０ｎｍ程度を見込めば良く、微細な画素に対しても効果的である。
　本実施形態では、ＣＨＦＤが約１００ｎｍ×１００ｎｍで、第１絶縁膜をマスクとする開口部は約１５０ｎｍ×１５０ｎｍであり、Ａ－Ａ‘線で示した素子分離されたフローティングディフュージョンは約５００ｎｍである。
　イオン注入後のアニール処理によって、イオン注入による高濃度の不純物を十分に活性化すると共に、イオン注入によって形成された結晶の損傷部を回復させることで、暗電流発生の極めて少ないフローティングディフュージョンを備えた固体撮像装置を製造できる。
　また、高濃度のイオン注入層をアニール処理することでフローティングディフュージョンの低抵抗化が可能となり、フローティングディフュージョンに対するコンタクト部の寄生抵抗成分を十分に低減する事で、画素からの読み出し時の時定数を小さくできることで、暗電流成分を小さく出来る。
　本実施の形態に係る固体撮像装置の製造方法では、フローティングディフュージョンが暗電流発生の極めて少ない構造の為、良質な画像を撮像することが出来る。
　上記実施の形態で採用した１０５０℃の温度によるアニールは、高融点金属によるシリサイド層がまだ未形成であるから実施可能である。
　一方、シリサイド層が形成されていると、低温度でアニールしなければサリサイド層の破壊が生じる。使用する高融点金属にもよるが、コバルトやチタンを使用した場合、約５００～８００℃の温度でアニールしなければならない為、イオン注入による不純物を十分に活性化し、結晶損傷を回復させる為の９００℃以上のアニールは不可能となる。
　また、このフローティングディフュージョンを備えた固体撮像装置の製造方法は、標準のＣＭＯＳトランジスタとし形成する増幅トランジスタ部のサイドウォール絶縁膜によって開口されたトランジスタ部のソース・ドレイン層の形成と同時に実施できるため、ＣＭＯＳトランジスタのソース・ドレイン層とフォトダイオードのフローティングディフュージョン層とを工程数の増加なく実現できる。
　なお、上記実施の形態では、高濃度ｎ+型半導体領域の形成後に高融点金属を用いたシリサイド層をフローティングディフュージョンにも形成した場合の例を説明したが、本発明の暗電流発生の極めて少ないフローティングディフュージョンを形成するためには、必ずしもフローティングディフュージョンのシリサイド層は必要ではなく、フローティングディフュージョンにはシリサイド層を形成しない製造方法においても同様の効果を得ることができる。
　また、上記実施の形態では、シリサイド化されるトランジスタをＣＭＯＳ型の画素領域の増幅トランジスタとしたが、ＣＭＯＳ型であって、画素領域に周辺の周辺回路領域にある信号処理や駆動のためのトランジスタであっても同様の効果を得ることができ、さらに、ＣＣＤ型の増幅トランジスタや信号処理や駆動のためのトランジスタであっても同様の効果を得ることができる。
　本発明は、暗電流成分の発生が少なく、高い画質性能を有する固体撮像装置を実現するのに有用である。
　　１１ａ，１１ｂ．ｐ型ウェル
　　１５．ｎ型半導体領域
　　４０，４１．素子分離絶縁膜
　　４２．ｐ+型層
　　４３．ゲート絶縁膜
　　４４．ゲート電極
　　４５．ＬＤＤ層
　　４６．第１絶縁膜
　　４６ａ．サイドウォール絶縁膜
　　４７．ソース・ドレイン層
　　４８，４９．シリサイド層
　　５０．第１絶縁膜
　１１５．高濃度ｎ+型半導体領域
　４６０ａ．酸化シリコン膜
　４６０ｂ．窒化シリコン膜
　９９９．開口領域
　　ＣＨFD．ＦＤに達するコンタクトホール
　　ＰＤ．フォトダイオード
　　Ｒ1．フローティングディフュージョンの形成領域
　　Ｒ2．増幅トランジスタの形成領域
　　Ｔｒ1．転送トランジスタ

Claims (4)

  1. 　半導体基板をベースとし、複数の画素を備えた撮像領域と、前記撮像領域の周辺に周辺回路領域とを備えた固体撮像装置の製造方法において、
    　前記半導体基板上に、ゲート電極を形成する工程と、
    　前記半導体基板中における前記複数の画素の各々の形成予定領域に、浮遊拡散部を構成する第１の不純物を注入する工程と、
    　前記半導体基板中における前記ゲート電極の両側方に相当する領域に、ソース領域およびドレイン領域をそれぞれ形成する工程と、
    　前記浮遊拡散部、前記ゲート電極、前記ソース領域および前記ドレイン領域を覆う第１のサイドウォール絶縁膜および第２のサイドウォール絶縁膜を形成する工程と、
    　前記第１のサイドウォール絶縁膜および前記第２のサイドウォール絶縁膜をエッチングして、前記浮遊拡散層の一部と、前記ゲート電極の上面と、前記ソース領域と、前記ドレイン領域とを露出させるとともに、前記ゲート電極の側面にサイドウォールを形成する工程と、
    　露出された前記浮遊拡散層の一部に第２の不純物を注入する工程と、
    　前記半導体基板を加熱して、前記第２の不純物を活性化させる工程と、
    　露出された前記ゲート電極の上面と、前記ソース領域と、前記ドレイン領域とをシリサイド化する工程とを備え、
    　前記第２の不純物を活性化させる工程における加熱は、前記シリサイド化する工程の実行よりも先行して行われる
    　ことを特徴とする固体撮像装置の製造方法。
  2. 　前記シリサイド化する工程では、露出された前記浮遊拡散層の一部もシリサイド化する
    　ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
  3. 　前記ゲート電極は、前記撮像領域の増幅トランジスタのゲート電極である
    　ことを特徴とする請求項１または請求項２に記載の固体撮像装置の製造方法。
  4. 　前記ゲート電極は、前記周辺回路領域に形成されたトランジスタのゲート電極である
    　ことを特徴とする請求項１から請求項３の何れかに記載の固体撮像装置の製造方法。
PCT/JP2012/004659 2011-08-03 2012-07-23 固体撮像装置の製造方法 WO2013018308A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011169985A JP2014197566A (ja) 2011-08-03 2011-08-03 固体撮像装置の製造方法
JP2011-169985 2011-08-03

Publications (1)

Publication Number Publication Date
WO2013018308A1 true WO2013018308A1 (ja) 2013-02-07

Family

ID=47628859

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/004659 WO2013018308A1 (ja) 2011-08-03 2012-07-23 固体撮像装置の製造方法

Country Status (2)

Country Link
JP (1) JP2014197566A (ja)
WO (1) WO2013018308A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100819A1 (de) 2015-02-20 2016-08-25 Abb Turbo Systems Ag Kupplungsvorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236203A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置およびその製造方法
JP2007335682A (ja) * 2006-06-15 2007-12-27 Texas Instr Japan Ltd 固体撮像装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236203A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置およびその製造方法
JP2007335682A (ja) * 2006-06-15 2007-12-27 Texas Instr Japan Ltd 固体撮像装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100819A1 (de) 2015-02-20 2016-08-25 Abb Turbo Systems Ag Kupplungsvorrichtung

Also Published As

Publication number Publication date
JP2014197566A (ja) 2014-10-16

Similar Documents

Publication Publication Date Title
KR100450363B1 (ko) 고체 촬상 장치 및 그 제조 방법
US7993951B2 (en) Method of manufacturing photoelectric conversion device
JP5037816B2 (ja) Ｃｍｏｓイメージセンサ及びその形成方法
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
JP4729933B2 (ja) 固体撮像装置の製造方法
US9202842B2 (en) Method for manufacturing photoelectric conversion device
JP6305030B2 (ja) 光電変換装置の製造方法
JP5933953B2 (ja) 半導体装置の製造方法
KR20040017040A (ko) 씨모스 이미지 센서 및 그 제조 방법
JP4449106B2 (ja) Ｍｏｓ型固体撮像装置及びその製造方法
JP5161475B2 (ja) プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
JP2016004838A (ja) 固体撮像装置の製造方法及び固体撮像装置
JP2007088406A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US20070267658A1 (en) Image sensor and methods of fabricating the same
US20070148929A1 (en) Method for Manufacturing CMOS Image Sensor
JP2008016723A (ja) 固体撮像装置の製造方法および固体撮像装置
WO2013018308A1 (ja) 固体撮像装置の製造方法
JP6700655B2 (ja) 光電変換装置および光電変換装置の製造方法
US7659133B2 (en) Method for manufacturing CMOS image sensor
JP5890863B2 (ja) 光電変換装置の製造方法
JP4147829B2 (ja) 固体撮像装置の製造方法
KR20060077138A (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR100607358B1 (ko) 시모스 이미지 센서의 제조방법
KR100835526B1 (ko) 씨모스 이미지 센서의 제조방법
US20050153501A1 (en) Method for fabricating image sensor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12820221

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12820221

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP