JP2007088406A - Ｃｍｏｓイメージセンサ及びその製造方法 - Google Patents
Ｃｍｏｓイメージセンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2007088406A JP2007088406A JP2006010929A JP2006010929A JP2007088406A JP 2007088406 A JP2007088406 A JP 2007088406A JP 2006010929 A JP2006010929 A JP 2006010929A JP 2006010929 A JP2006010929 A JP 2006010929A JP 2007088406 A JP2007088406 A JP 2007088406A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- concentration
- image sensor
- cmos image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 150000002500 ions Chemical class 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 45
- 238000002955 isolation Methods 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000011109 contamination Methods 0.000 abstract description 8
- 150000001455 metallic ions Chemical class 0.000 abstract 1
- 238000011161 development Methods 0.000 description 13
- 229910021645 metal ion Inorganic materials 0.000 description 8
- 238000005247 gettering Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ダミーモート領域に高濃度のｐ型不純物イオンを注入することによって金属イオン汚染をゲッタリングし、漏れ電流を低減できるようにしたＣＭＯＳイメージセンサとその製造方法を提供する。
【解決手段】半導体基板のフォトダイオード領域に形成されたフォトダイオードと；半導体基板の第１導電型と第２導電型トランジスタ領域にそれぞれ形成された第２導電型第１ウェル領域と第２導電型第２ウェル領域と；第１導電型と第２導電型トランジスタ領域の半導体基板上に形成されたゲート電極と；ゲート電極の両側の第２ウェル領域と第１ウェル領域にそれぞれ形成される低濃度・高濃度の第１導電型不純物領域と低濃度・高濃度の第２導電型不純物領域と；ダミーモート領域に形成される高濃度の第１導電型第３不純物領域とを含む。
【選択図】図２
【解決手段】半導体基板のフォトダイオード領域に形成されたフォトダイオードと；半導体基板の第１導電型と第２導電型トランジスタ領域にそれぞれ形成された第２導電型第１ウェル領域と第２導電型第２ウェル領域と；第１導電型と第２導電型トランジスタ領域の半導体基板上に形成されたゲート電極と；ゲート電極の両側の第２ウェル領域と第１ウェル領域にそれぞれ形成される低濃度・高濃度の第１導電型不純物領域と低濃度・高濃度の第２導電型不純物領域と；ダミーモート領域に形成される高濃度の第１導電型第３不純物領域とを含む。
【選択図】図２
Description
本発明は、イメージセンサに係り、特に、ダミーモート（dummy moat）領域にｐ型不純物イオンを注入することによって金属イオンの汚染をゲッタリングして、漏れ電流を低減できるようにしたＣＭＯＳイメージセンサ及びその製造方法に関する。
一般に、イメージセンサとは、光学映像を電気信号に変換する半導体素子のことを言い、中でも電荷結合素子（ＣＣＤ）は、個々のＭＯＳキャパシタが互いに非常に近接して位置しており、電荷キャリアがキャパシタに格納され移送される素子である。
ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路とするＣＭＯＳ技術を用いて画素数だけのＭＯＳトランジスタを作り、これを用いて出力を順に検出するスイッチング方式を採用する素子である。
ＣＣＤは、駆動方式が複雑で、電力消耗が多く、マスク工程のステップ数が多いので工程が複雑で、シグナルプロセシング回路をＣＣＤチップ内に実装できないので、ワンチップ化が困難である等の様々な短所があり、これらの短所を克服すべく最近ではサブミクロンＣＭＯＳ製造技術を用いたＣＭＯＳイメージセンサの開発が多く研究されてきている。
このＣＭＯＳイメージセンサは、単位画素内にフォトダイオードとＭＯＳトランジスタを形成して、スイッチング方式で順に信号を検出することによってイメージを得るもので、ＣＭＯＳ製造技術を用いるので電力消耗も少なく、マスク数も２０個程であって、３０〜４０個のマスクを必要とするＣＣＤ工程に比べて工程が非常に単純であり、且つ、様々な信号処理回路とのワンチップ化が可能なことから次世代イメージセンサとして脚光を浴びており、ディジタル静止カメラ（ＤＳＣ）、ＰＣカメラ、モバイルカメラなどの多くの応用部分に使用されている。
以下、添付の図面に基づき、従来の技術に係るＣＭＯＳイメージセンサの製造方法についてより詳細に説明する。
図１Ａ乃至図１Ｇは、従来の技術に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
図１Ａに示すように、アクティブ領域、フィールド領域、ダミーモート領域を有する半導体基板３１のフィールド領域に素子隔離膜３２を形成する。
素子隔離膜３２は、半導体基板３１のフィールド領域を所定の深さにエッチングしてトレンチを形成した後、該トレンチの内部に絶縁物質を埋め込むトレンチ分離（ＳＴＩ：Shallow Trench Isolation）工程により形成する。
一方、アクティブ領域は、ＰＭＯＳトランジスタ領域とＮＭＯＳトランジスタ領域とからなり、ＮＭＯＳトランジスタ領域にはフォトダイオード領域が設けられている。
続いて、半導体基板３１のフォトダイオード領域に、半導体基板３１と反対の導電型の不純物イオンを注入してフォトダイオード３３を形成する。
続いて、半導体基板３１のフォトダイオード領域に、半導体基板３１と反対の導電型の不純物イオンを注入してフォトダイオード３３を形成する。
この半導体基板３１の全面に、第１感光膜３４を塗布した後、露光及び現像工程によってＮＭＯＳトランジスタ領域とダミーモート領域を除いたＰＭＯＳトランジスタ領域をマスキングするように第１感光膜３４をパターニングする。
続いて、このパターニングされた第１感光膜３４をマスクとして半導体基板３１の全面にｐ型不純物イオンを注入し、ＮＭＯＳトランジスタ領域とダミーモート領域にＰ−ウェル（P-well）領域３５を形成する。
図１Ｂに示すように、第１感光膜３４を除去し、半導体基板３１の全面に第２感光膜３６を塗布した後、露光及び現像工程によりＰＭＯＳトランジスタ領域が開放されるように第２感光膜３６を選択的にパターニングする。
続いて、パターニングされた第２感光膜３６をマスクとしてＰＭＯＳトランジスタ領域にｎ型不純物イオンを注入しＮ−ウェル（N-well）領域３７を形成する。
図１Ｃに示すように、第２感光膜３６を除去し、半導体基板３１上にゲート絶縁膜３８及びゲート電極用のポリシリコン膜を順に形成する。
続いて、ポリシリコン膜及びゲート絶縁膜３８を選択的にエッチングしてＰＭＯＳトランジスタ領域とＮＭＯＳトランジスタ領域の半導体基板３１上にゲート電極３９を形成する。
そして、半導体基板３１上に第３感光膜４０を塗布した後、露光及び現像工程によりＮＭＯＳトランジスタ領域及びダミーモート領域が開放されるように第３感光膜４０を選択的にパターニングする。
続いて、パターニングされた第３感光膜４０をマスクとしてＰ−ウェル領域３５及びダミーモート領域に低濃度のｎ型不純物イオンを注入して低濃度のｎ型不純物領域４１を形成する。
図１Ｄに示すように、第３感光膜４０を除去し、半導体基板３１の全面に第４感光膜４２を塗布した後、露光及び現像工程によりＰＭＯＳトランジスタ領域が開放されるように第４感光膜４２を選択的にパターニングする。
続いて、パターニングされた第４感光膜４２をマスクとしてＮ−ウェル領域３７に低濃度のｐ型不純物イオンを注入して低濃度のｐ型不純物領域４３を形成する。
図１Ｅに示すように、第４感光膜４２を除去し、半導体基板３１の全面に絶縁膜を形成した後、全面にエッチバック工程を実施してゲート電極３９の両側面に絶縁膜側壁４４を形成する。
続いて、半導体基板３１の全面に第５感光膜４５を塗布した後、露光及び現像工程によりＮＭＯＳトランジスタ領域及びダミーモート領域が開放されるように第５感光膜４５を選択的にパターニングする。
続いて、パターニングされた第５感光膜４５をマスクとしてＰ−ウェル領域３５及びダミーモート領域にそれぞれ高濃度のｎ型不純物イオン（例えば、Ａｓ）を注入して高濃度のｎ型不純物領域４６を形成すると同時にＮ＋領域４７を形成する。
図１Ｆに示すように、第５感光膜４５を除去し、半導体基板３１の全面に第６感光膜４８を塗布した後、露光及び現像工程によりＰＭＯＳトランジスタ領域が開放されるように第６感光膜４８を選択的にパターニングする。
続いて、パターニングされた第６感光膜４８をマスクとしてＮ−ウェル領域３７に高濃度のｐ型不純物イオンを注入して高濃度のｐ型不純物領域４９を形成する。
図１Ｇに示すように、第６感光膜４８を除去した後、半導体基板３１に熱処理工程を実施して半導体基板３１に注入された不純物イオンを活性化する。
以降の工程は、図示していないが、半導体基板３１上に複数の層間絶縁膜及び金属配線、そしてカラーフィルタ層とマイクロレンズを形成することによってイメージセンサを製造する。
しかしながら、かかる従来技術によるＣＭＯＳイメージセンサの製造方法では、ダミーモート領域に高濃度のｎ型不純物イオンが注入されるので金属イオンのゲッタリング効果が少なく、漏れ電流を低減できないという問題があった。
本発明は上記の問題点を解決するためのもので、その目的は、ダミーモート領域に高濃度のｐ型不純物イオン（例えば、Ｂ）を注入することによって金属イオン汚染をゲッタリングし、漏れ電流を低減できるようにしたＣＭＯＳイメージセンサ及びその製造方法を提供することにある。
上記の目的を達成するために、本発明に係るＣＭＯＳイメージセンサは、フォトダイオード領域と、第１導電型及び第２導電型トランジスタ領域と、フィールド領域と、ダミーモート領域とに区画された半導体基板のフィールド領域に形成された素子隔離膜と；前記半導体基板のフォトダイオード領域に形成されたフォトダイオードと；前記半導体基板の第１導電型及び第２導電型トランジスタ領域にそれぞれ形成された第２導電型第１ウェル領域及び第２導電型第２ウェル領域と；前記第１導電型及び第２導電型トランジスタ領域の半導体基板上にゲート絶縁膜を介在させて形成されるゲート電極と；前記ゲート電極の両側の第２ウェル領域及び第１ウェル領域にそれぞれ形成される低濃度の第１導電型不純物領域及び低濃度の第２導電型不純物領域と；前記ゲート電極の両側の第１ウェル領域及び第２ウェル領域にそれぞれ形成される高濃度の第１導電型第１不純物領域及び高濃度の第２導電型第２不純物領域と；前記ダミーモート領域に形成される高濃度の第１導電型第３不純物領域とを含むことを特徴とする。
また、上記目的を達成するために、本発明に係るＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域と、第１導電型及び第２導電型トランジスタ領域と、フィールド領域と、ダミーモート領域とに区画される半導体基板のフィールド領域に、素子隔離膜を形成するステップと；前記半導体基板のフォトダイオード領域にフォトダイオードを形成するステップと；前記第１導電型及び第２導電型トランジスタ領域にそれぞれ第１導電型及び第２導電型不純物イオンを注入して第１導電型第１ウェル領域及び第２導電型第２ウェル領域を形成するステップと；前記半導体基板の第１導電型及び第２導電型トランジスタ領域にそれぞれゲート絶縁膜を介在させてゲート電極を形成するステップと；前記各ゲート電極の両側の第１ウェル領域及び第２ウェル領域にそれぞれ低濃度の第１導電型第１不純物領域及び低濃度の第２導電型第２不純物領域を形成するステップと；前記ゲート電極の両側の第１ウェル領域及び第２ウェル領域にそれぞれ高濃度の第１導電型第１不純物領域と高濃度の第２導電型第２不純物領域を形成するステップと；前記ダミーモート領域に高濃度の第１導電型第３不純物領域を形成するステップとを含むことを特徴とする。
本発明によるＣＭＯＳイメージセンサ及びその製造方法によれば、次の効果が得られる。
第一に、ＣＭＯＳイメージセンサにおいて、Ｐ＋ソース／ドレイン工程時、広いダミーモート領域に高濃度のボロン（Ｂ）イオン注入を可能にしたので、金属イオン汚染に対するゲッタリングを大きく改善できる。
第二に、ゲッタリングのために簡単なマスク作業方法が適用されるので、追加のマスクデザイン作業を行わずに済む。
すなわち、高いボロンドーズをダミーモート領域にイオン注入するので、Ｆｅ−Ｂ結合を用いて金属イオン汚染を減らすことができ、シリコン内部で発生する漏れ電流を低減することが可能になる。
以下、添付の図面に基づき、本発明に係るＣＭＯＳイメージセンサ及びその製造方法の好適な実施形態について詳細に説明する。
図２は、本発明によるＣＭＯＳイメージセンサを示す概略断面図である。
図２に示すように、本発明によるＣＭＯＳイメージセンサは、フォトダイオード領域と、ＰＭＯＳ及びＮＭＯＳトランジスタ領域と、フィールド領域と、ダミーモート領域とに区画された半導体基板１０１のフィールド領域に形成された素子隔離膜１０２と、半導体基板１０１のフォトダイオード領域に形成されたフォトダイオード１０３と、半導体基板１０１のＰＭＯＳ及びＮＭＯＳトランジスタ領域にそれぞれ形成されるＮ−ウェル領域１０７及びＰ−ウェル領域１０５と、ＰＭＯＳ及びＮＭＯＳトランジスタ領域の半導体基板１０１上にゲート絶縁膜１０８を介在させて形成されるゲート電極１０９と、ゲート電極１０９両側のＮ−ウェル領域１０７及びＰ−ウェル領域１０５にそれぞれ形成される低濃度のｐ型不純物領域１１３及び低濃度のｎ型不純物領域１１１と、ゲート電極１０９の両側面に形成される絶縁膜側壁１１４と、ゲート電極１０９及び絶縁膜側壁１１４両側のＮ−ウェル領域１０７及びＰ−ウェル領域１０５にそれぞれ形成される高濃度のｐ型不純物領域１１８及び高濃度のｎ型不純物領域１１６と、ダミーモート領域に形成されるＰ＋領域１１９と、を含んでいる。
ここで、Ｐ＋領域１１９にはボロン（Ｂ）が注入されている。
図２に示すように、本発明によるＣＭＯＳイメージセンサは、フォトダイオード領域と、ＰＭＯＳ及びＮＭＯＳトランジスタ領域と、フィールド領域と、ダミーモート領域とに区画された半導体基板１０１のフィールド領域に形成された素子隔離膜１０２と、半導体基板１０１のフォトダイオード領域に形成されたフォトダイオード１０３と、半導体基板１０１のＰＭＯＳ及びＮＭＯＳトランジスタ領域にそれぞれ形成されるＮ−ウェル領域１０７及びＰ−ウェル領域１０５と、ＰＭＯＳ及びＮＭＯＳトランジスタ領域の半導体基板１０１上にゲート絶縁膜１０８を介在させて形成されるゲート電極１０９と、ゲート電極１０９両側のＮ−ウェル領域１０７及びＰ−ウェル領域１０５にそれぞれ形成される低濃度のｐ型不純物領域１１３及び低濃度のｎ型不純物領域１１１と、ゲート電極１０９の両側面に形成される絶縁膜側壁１１４と、ゲート電極１０９及び絶縁膜側壁１１４両側のＮ−ウェル領域１０７及びＰ−ウェル領域１０５にそれぞれ形成される高濃度のｐ型不純物領域１１８及び高濃度のｎ型不純物領域１１６と、ダミーモート領域に形成されるＰ＋領域１１９と、を含んでいる。
ここで、Ｐ＋領域１１９にはボロン（Ｂ）が注入されている。
図３Ａ乃至図３Ｇは、本発明によるＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
図３Ａに示すように、アクティブ領域、フィールド領域、ダミーモート（dummy moat）領域を有する半導体基板１０１のフィールド領域に、素子隔離膜１０２を形成する。
図３Ａに示すように、アクティブ領域、フィールド領域、ダミーモート（dummy moat）領域を有する半導体基板１０１のフィールド領域に、素子隔離膜１０２を形成する。
素子隔離膜１０２は、半導体基板１０１のフィールド領域を所定の深さにエッチングしてトレンチを形成した後、該トレンチの内部に絶縁物質を埋め込むＳＴＩ工程を用いて形成する。
一方、アクティブ領域は、ＰＭＯＳトランジスタ領域とＮＭＯＳトランジスタ領域とからなっており、ＮＭＯＳトランジスタ領域にはフォトダイオード領域が設けられている。
続いて、半導体基板１０１のフォトダイオード領域に半導体基板１０１と反対の導電型の不純物イオンを注入してフォトダイオード１０３を形成する。
この半導体基板１０１の全面に第１感光膜１０４を塗布した後、露光及び現像工程によりＮＭＯＳトランジスタ領域とダミーモート領域を除いたＰＭＯＳトランジスタ領域をマスキングするように第１感光膜１０４をパターニングする。
続いて、該パターニングされた第１感光膜１０４をマスクとして半導体基板１０１の全面にｐ型不純物イオンを注入してＮＭＯＳトランジスタ領域とダミーモート領域にＰ−ウェル（P-well）領域１０５を形成する。
図３Ｂに示すように、第１感光膜１０４を除去し、半導体基板１０１の全面に第２感光膜１０６を塗布した後、露光及び現像工程によりＰＭＯＳトランジスタ領域が開放されるように第２感光膜１０６を選択的にパターニングする。
続いて、パターニングされた第２感光膜１０６をマスクとしてＰＭＯＳトランジスタ領域にｎ型不純物イオンを注入してＮ−ウェル領域１０７を形成する。
図３Ｃに示すように、第２感光膜１０６を除去し、半導体基板１０１上にゲート絶縁膜１０８及びゲート電極用の導電膜（例えば、ポリシリコン膜）を順に形成する。
続いて、導電膜及びゲート絶縁膜１０８を選択的にエッチングしてＰＭＯＳトランジスタ領域とＮＭＯＳトランジスタ領域の半導体基板１０１上にゲート電極１０９をそれぞれ形成する。
さらに、半導体基板１０１上に第３感光膜１１０を塗布した後、露光及び現像工程によりＮＭＯＳトランジスタ領域及びダミーモート領域が開放されるように第３感光膜１１０を選択的にパターニングする。
続いて、パターニングされた第３感光膜１１０をマスクとしてＰ−ウェル領域１０５及びダミーモート領域に低濃度のｎ型不純物イオンを注入して低濃度のｎ型不純物領域１１１を形成する。
図３Ｄに示すように、第３感光膜１１０を除去し、半導体基板１０１の全面に第４感光膜１１２を塗布した後、露光及び現像工程によりＰＭＯＳトランジスタ領域が開放されるように第４感光膜１１２を選択的にパターニングする。
続いて、該パターニングされた第４感光膜１１２をマスクとしてＮ−ウェル領域１０７に低濃度のｐ型不純物イオンを注入して低濃度のｐ型不純物領域１１３を形成する。
図３Ｅに示すように、第４感光膜１１２を除去し、半導体基板１０１の全面に絶縁膜を形成した後にエッチバック工程を実施してゲート電極１０９の両側面に絶縁膜側壁１１４を形成する。
続いて、この半導体基板１０１の全面に第５感光膜１１５を塗布した後、露光及び現像工程によりＮＭＯＳトランジスタ領域が開放されるように第５感光膜１１５を選択的にパターニングする。
該パターニングされた第５感光膜１１５をマスクとしてＰ−ウェル領域に高濃度のｎ型不純物イオン（例えば、Ａｓ）を注入して高濃度のｎ型不純物領域１１６を形成する。
図３Ｆに示すように、第５感光膜１１５を除去し、半導体基板１０１の全面に第６感光膜１１７を塗布した後、露光及び現像工程によりＰＭＯＳトランジスタ領域及びダミーモート領域が開放されるように第６感光膜１１７を選択的にパターニングする。
続いて、該パターニングされた第６感光膜１１７をマスクとしてＮ−ウェル領域１０７及びダミーモート領域に高濃度のｐ型不純物イオンを注入して高濃度のｐ型不純物領域１１８及びＰ＋領域１１９をそれぞれ形成する。
図３Ｇに示すように、第６感光膜１１７を除去した後、半導体基板１０１に熱処理工程を実施して半導体基板１０１に注入された不純物イオンを活性化する。
以後の工程は、図示していないが、半導体基板１０１上に複数の層間絶縁膜及び金属配線、そしてカラーフィルタ層及びマイクロレンズを形成することによってイメージセンサを製造する。
このように、本発明のＣＭＯＳイメージセンサの製造工程では、ＰＭＯＳトランジスタ領域に高濃度のｐ型不純物イオン（例えば、Ｂ）を注入する際にダミーモート領域にも高濃度のｐ型不純物イオンを注入することによって金属イオンの汚染を防止することができる。
すなわち、従来の技術ではＮ＋イオン注入時にダミーモート領域に砒素（Ａｓ）がイオン注入されるようにしたが、本発明ではＰ＋イオン注入時にボロン（Ｂ）がダミーモート領域に注入されるようにすることによって、Ｆｅ−Ｂ結合を用いて金属イオン汚染をなくすようにしている。
したがって、追加工程なしでダミーモート領域の広い領域で金属イオン汚染をゲッタリングして、漏れ電流を低減することが可能になる。
以上で説明した本発明は、上述の実施形態及び添付の図面に限定されるものでなく、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形及び変更が可能であるということは、本発明の属する技術分野で通常の知識を持つ者にとっては明白である。
１０１ 半導体基板、１０２ 素子隔離膜、１０３ フォトダイオード、１０５ Ｐ−ウェル領域、１０７ Ｎ−ウェル領域、１０９ ゲート電極、１１１ 低濃度のｎ型不純物領域、１１３ 低濃度のｐ型純物領域、１１４ 絶縁膜側壁、１１６ 高濃度のｎ型不純物領域、１１８ 高濃度のｐ型不純物領域、１１９ Ｐ＋領域
Claims (11)
- フォトダイオード領域と、第１導電型及び第２導電型トランジスタ領域と、フィールド領域と、ダミーモート領域とに区画された半導体基板のフィールド領域に形成された素子隔離膜と、
前記半導体基板のフォトダイオード領域に形成されたフォトダイオードと、
前記半導体基板の第１導電型及び第２導電型トランジスタ領域にそれぞれ形成された第２導電型第１ウェル領域及び第２導電型第２ウェル領域と、
前記半導体基板の第１導電型及び第２導電型トランジスタ領域にゲート絶縁膜を介在させて形成されたゲート電極と、
前記ゲート電極の両側の第２ウェル領域及び第１ウェル領域にそれぞれ形成される低濃度の第１導電型不純物領域及び低濃度の第２導電型不純物領域と、
前記ゲート電極の両側の第１ウェル領域及び第２ウェル領域にそれぞれ形成される高濃度の第１導電型第１不純物領域及び高濃度の第２導電型第２不純物領域と、
前記ダミーモート領域に形成される高濃度の第１導電型第３不純物領域と、
を含むことを特徴とするＣＭＯＳイメージセンサ。 - 前記第１導電型第３不純物領域は、高濃度のｐ型不純物イオンであることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
- 前記高農度のｐ型不純物イオンは、ボロンであることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
- 前記ゲート電極の両側面に形成された絶縁膜側壁をさらに含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
- 前記第１導電型は、ｐ型であることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
- 前記第２導電型は、ｎ型であることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
- フォトダイオード領域と、第１導電型及び第２導電型トランジスタ領域と、フィールド領域と、ダミーモート領域とに区画される半導体基板のフィールド領域に、素子隔離膜を形成するステップと、
前記半導体基板のフォトダイオード領域にフォトダイオードを形成するステップと、
前記半導体基板の第１導電型及び第２導電型トランジスタ領域にそれぞれ第１導電型及び第２導電型不純物イオンを注入して第１導電型第１ウェル領域及び第２導電型第２ウェル領域を形成するステップと、
前記半導体基板の第１導電型及び第２導電型トランジスタ領域にそれぞれゲート絶縁膜を介在させてゲート電極を形成するステップと、
前記ゲート電極の両側の第１ウェル領域及び第２ウェル領域にそれぞれ低濃度の第１導電型第１不純物領域及び低濃度の第２導電型第２不純物領域を形成するステップと、
前記ゲート電極の両側の第１ウェル領域及び第２ウェル領域にそれぞれ高濃度の第１導電型第１不純物領域と高濃度の第２導電型第２不純物領域を形成するステップと、
前記ダミーモート領域に高濃度の第１導電型第３不純物領域を形成するステップと、
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。 - 前記ダミーモート領域の高濃度の第１導電型第３不純物領域と第２ウェル領域の高濃度の第１導電型第１不純物領域を同時に形成することを特徴とする請求項７に記載のＣＭＯＳイメージセンサの製造方法。
- 前記高濃度の第１導電型第３不純物領域は、高農度のｐ型不純物イオンを注入して形成することを特徴とする請求項７に記載のＣＭＯＳイメージセンサの製造方法。
- 前記高濃度のｐ型不純物イオンは、ボロンであることを特徴とする請求項９に記載のＣＭＯＳイメージセンサの製造方法。
- 前記各ゲート電極の両側面に絶縁膜側壁を形成するステップをさらに含むことを特徴とする請求項７に記載のＣＭＯＳイメージセンサの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050087602A KR100698100B1 (ko) | 2005-09-21 | 2005-09-21 | 씨모스 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007088406A true JP2007088406A (ja) | 2007-04-05 |
Family
ID=37545157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006010929A Pending JP2007088406A (ja) | 2005-09-21 | 2006-01-19 | Ｃｍｏｓイメージセンサ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7413944B2 (ja) |
| JP (1) | JP2007088406A (ja) |
| KR (1) | KR100698100B1 (ja) |
| CN (1) | CN100466278C (ja) |
| DE (1) | DE102005063113B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8779482B2 (en) | 2012-06-26 | 2014-07-15 | Renesas Electronics Corporation | Semiconductor device |
| JPWO2016194653A1 (ja) * | 2015-06-05 | 2018-03-29 | ソニー株式会社 | 撮像素子、電子機器、並びに、製造装置および方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572263B (zh) * | 2008-04-30 | 2012-01-18 | 中芯国际集成电路制造(北京)有限公司 | 互补金属氧化物半导体器件及其制作方法 |
| US8629506B2 (en) * | 2009-03-19 | 2014-01-14 | International Business Machines Corporation | Replacement gate CMOS |
| TWI440169B (zh) * | 2009-08-31 | 2014-06-01 | Sumco Corp | 固態攝影元件用半導體晶圓的薄膜化控制方法 |
| US8878242B1 (en) | 2013-07-08 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pickup device structure within a device isolation region |
| CN106952820A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110053A (ja) * | 1991-10-14 | 1993-04-30 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| JPH098047A (ja) * | 1995-06-26 | 1997-01-10 | Toshiba Corp | 半導体装置 |
| JP2000031441A (ja) * | 1998-06-29 | 2000-01-28 | Hyundai Electron Ind Co Ltd | 光遮断層として積層されたカラ―フィルタ―を有するイメ―ジセンサ |
| JP2000315736A (ja) * | 1999-03-04 | 2000-11-14 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003289076A (ja) * | 2002-01-24 | 2003-10-10 | Matsushita Electric Ind Co Ltd | Ｓｏｉ型半導体装置およびその製造方法 |
| JP2004031677A (ja) * | 2002-06-26 | 2004-01-29 | Nikon Corp | 固体撮像装置 |
| JP2004172394A (ja) * | 2002-11-20 | 2004-06-17 | Nikon Corp | 固体撮像装置 |
| JP2005101442A (ja) * | 2003-09-26 | 2005-04-14 | Fujitsu Ltd | 固体撮像装置とその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231076A (ja) * | 1994-02-17 | 1995-08-29 | Canon Inc | 光電変換装置 |
| US6498357B2 (en) * | 2001-02-09 | 2002-12-24 | United Microelectronics Corp. | Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| US6448101B1 (en) * | 2001-12-20 | 2002-09-10 | Macronix International Co. Ltd. | Method of integrating a photodiode and a CMOS transistor with a non-volatile memory |
| KR20040029826A (ko) * | 2002-10-02 | 2004-04-08 | 삼성전자주식회사 | 씨모스 소자의 형성 방법 |
| KR100535926B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 제조 방법 |
| KR100619396B1 (ko) * | 2003-12-31 | 2006-09-11 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| JP3729826B2 (ja) * | 2004-01-09 | 2005-12-21 | 松下電器産業株式会社 | 固体撮像装置の製造方法 |
-
2005
- 2005-09-21 KR KR1020050087602A patent/KR100698100B1/ko not_active IP Right Cessation
- 2005-12-30 DE DE102005063113A patent/DE102005063113B4/de not_active Expired - Fee Related
- 2005-12-30 US US11/320,680 patent/US7413944B2/en active Active
- 2005-12-31 CN CNB2005101329905A patent/CN100466278C/zh not_active Expired - Fee Related
-
2006
- 2006-01-19 JP JP2006010929A patent/JP2007088406A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110053A (ja) * | 1991-10-14 | 1993-04-30 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| JPH098047A (ja) * | 1995-06-26 | 1997-01-10 | Toshiba Corp | 半導体装置 |
| JP2000031441A (ja) * | 1998-06-29 | 2000-01-28 | Hyundai Electron Ind Co Ltd | 光遮断層として積層されたカラ―フィルタ―を有するイメ―ジセンサ |
| JP2000315736A (ja) * | 1999-03-04 | 2000-11-14 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003289076A (ja) * | 2002-01-24 | 2003-10-10 | Matsushita Electric Ind Co Ltd | Ｓｏｉ型半導体装置およびその製造方法 |
| JP2004031677A (ja) * | 2002-06-26 | 2004-01-29 | Nikon Corp | 固体撮像装置 |
| JP2004172394A (ja) * | 2002-11-20 | 2004-06-17 | Nikon Corp | 固体撮像装置 |
| JP2005101442A (ja) * | 2003-09-26 | 2005-04-14 | Fujitsu Ltd | 固体撮像装置とその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8779482B2 (en) | 2012-06-26 | 2014-07-15 | Renesas Electronics Corporation | Semiconductor device |
| US9190445B2 (en) | 2012-06-26 | 2015-11-17 | Renesas Electronics Corporation | Semiconductor device |
| JPWO2016194653A1 (ja) * | 2015-06-05 | 2018-03-29 | ソニー株式会社 | 撮像素子、電子機器、並びに、製造装置および方法 |
| JP7006268B2 (ja) | 2015-06-05 | 2022-01-24 | ソニーグループ株式会社 | 撮像素子、電子機器、並びに、製造装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005063113B4 (de) | 2010-07-01 |
| CN1937234A (zh) | 2007-03-28 |
| KR100698100B1 (ko) | 2007-03-23 |
| CN100466278C (zh) | 2009-03-04 |
| US20070063235A1 (en) | 2007-03-22 |
| DE102005063113A1 (de) | 2007-01-04 |
| US7413944B2 (en) | 2008-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051059B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4384113B2 (ja) | Ｃｍｏｓイメージセンサ | |
| JP5358064B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2006191095A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP2007110133A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2007088406A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2007110134A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP4423257B2 (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP4049218B2 (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| US20060110873A1 (en) | Method for fabricating CMOS image sensor | |
| US7361542B2 (en) | Method of fabricating CMOS image sensor | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| US20070148929A1 (en) | Method for Manufacturing CMOS Image Sensor | |
| KR102525299B1 (ko) | 나노 보이드들을 갖는 이미지 센서 및 그 형성 방법 | |
| JP2007180538A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4115446B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2007184586A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2016092081A (ja) | 光電変換装置および光電変換装置の製造方法 | |
| US20100032768A1 (en) | Transistor of image sensor and method for manufacturing the same | |
| KR100538378B1 (ko) | 이미지센서 및 그 제조방법 | |
| JP2008060581A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| WO2013018308A1 (ja) | 固体撮像装置の製造方法 | |
| JP2006041080A (ja) | 固体撮像装置 | |
| KR100390810B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR100550910B1 (ko) | 시모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |