JP2006041080A

JP2006041080A - 固体撮像装置

Info

Publication number: JP2006041080A
Application number: JP2004217029A
Authority: JP
Inventors: Yoshiko Takagi; 賀子高木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-07-26
Filing date: 2004-07-26
Publication date: 2006-02-09

Abstract

【課題】画素領域内のウェル領域の電位安定と画質の向上を図る。
【解決手段】Ｎ型シリコン基板中には素子形成層としてのＰ型ウェル領域を形成し、そこにフォトダイオードや各種ＭＯＳトランジスタ等を設けている。また、Ｎ型シリコン基板の上面には、シリサイドカバー膜を設け、その一部にフォトダイオードの側部に位置するウェルコンタクト領域に対応して開口部を設け、この開口部を通してウェルコンタクト領域上にコバルトシリサイド膜を形成する。そして、この上層に配置される層間絶縁膜中に、コバルトシリサイド膜に対応するコンタクトホールが形成され、ここにＰウェルコンタクトプラグが配置され、層間絶縁膜中の電源配線に接続されている。
【選択図】図１

Description

本発明は、ＣＭＯＳイメージセンサ等の固体撮像装置に関し、特に半導体基板中に設けたウェル領域の電位を安定化するためのウェルコンタクトの形成方法を改良した固体撮像装置に関するものである。

従来、ＣＭＯＳイメージセンサでは、同一半導体基板上に光電変換部（フォトダイオード等）と読み出し用の画素トランジスタ回路を含む複数の画素を２次元アレイ状に配置した撮像領域と、各画素の駆動や信号処理を行う各種論理回路等を配置した周辺回路領域をＣＭＯＳプロセスによって形成しており、各画素のフォトダイオードで生成した信号電荷を読み出し用の画素トランジスタ回路（転送、増幅、リセット、選択等のＭＯＳトランジスタ）によって読み出し、画素信号として周辺回路領域に出力し、必要な信号処理等を施して画像信号を生成する。
また、このようなＣＭＯＳイメージセンサでは、例えばＮ型シリコン基板中にＰ型ウェル領域を設け、このＰ型ウェル領域にフォトダイオードやＭＯＳトランジスタ等の各種素子を形成しており、この構造において、Ｐ型ウェル領域の電位を基準電位に安定化する方法として、シリコン基板上の上層膜にウェルコンタクトを設け、基板のウェル領域と上層の電源配線とを導通させるようにしたものが知られている。
しかし、このウェルコンタクトを設ける場所としては、通常は微妙な受光特性に影響する撮像領域でなく、周辺の領域を数箇所選んで設けるようにしているが、この方法では、特にウェルコンタクトから遠い撮像領域の中央の画素において、Ｐ型ウェル領域の電位を安定化し難いという問題がある。

そこで、画素領域内にウェルコンタクトを設ける方法として、Ｐ型ウェル領域の界面に高濃度Ｐ型拡散領域を設けることにより、コンタクトプラグとＰ型ウェル領域の接続を行う方法が用いられている。
図８はこのようなウェルコンタクトを設けたＣＭＯＳイメージセンサの受光部周辺の素子構造を示す断面図である。
図示のように、このイメージセンサでは、Ｎ型シリコン基板１の上層部に、Ｐ型ウェル領域２を形成し、このＰ型ウェル領域２に、フォトダイオードのＮ型不純物領域（電子蓄積部）３及びＰ型不純物領域（正孔蓄積部）４、素子分離部（ＳＴＩ）５、ＭＯＳトランジスタのソースドレイン拡散層６等を設けている。
また、シリコン基板１の上面には、ゲート絶縁膜７を介してＭＯＳトランジスタのゲート電極８が配置され、その上層に絶縁膜９を介して上層の層間絶縁膜１０が設けられ、この層間絶縁膜１０中に各種の配線層や遮光膜が配置されている。なお、ゲート電極８の側部には絶縁膜によるサイドウォールが形成され、ＬＤＤ構造のトランジスタが形成されている。
そして、絶縁膜９の一部には、画素領域内のフォトダイオードの側部領域に開口部が設けられ、この開口部を通して露呈したシリコン基板１のＰ型ウェル領域２の上面に高濃度のＰ型不純物（例えばボロン）がイオン注入され、Ｐ＋拡散領域１１として形成されている。
また、層間絶縁膜１０には、複数のコンタクトプラグ１２、１３が設けられているが、このうち、コンタクトプラグ１３はＰ＋拡散領域１１に接続され、Ｐウェルコンタクト部となっている。このＰウェルコンタクト部により、Ｐ型ウェル領域２が電源配線に接続され、電位の安定化を図ることが可能となる。
特公平８−２１７０４号公報

しかしながら、上記従来の固体撮像装置において、画素領域内にＰウェルコンタクトを得るために、高濃度のボロンイオンを注入した場合、分子結晶内に歪が生じ、白点ノイズ等の画質劣化につながる問題がある。

そこで本発明は、画素領域内のウェルコンタクトを高濃度のイオン注入領域を設けることなく設けることができ、画素領域内のウェル領域の電位安定と画質の向上を図ることが可能な固体撮像装置を提供することを目的とする。

上述の目的を達成するため、本発明の固体撮像装置は、半導体基板中に設けられる素子形成用のウェル領域と、前記半導体基板上の素子分離領域によって区画された複数の画素領域に、それぞれ入射光に応じた信号電荷を生成する光電変換部及び前記光電変換部で生成した信号電荷を読み出すトランジスタ回路を設けて形成される複数の画素と、前記半導体基板上に配置され、前記画素領域内の特定のウェルコンタクト領域に対応する開口部を設けたシリサイドカバー膜と、前記シリサイドカバー膜の開口部を通して前記ウェルコンタクト領域上に形成されたシリサイド膜と、前記シリサイドカバー膜上に導電膜と絶縁膜とを積層して形成される上層膜と、前記上層膜に含まれる基準電圧供給用の配線と前記シリサイド膜とを接続するコンタクトプラグとを有することを特徴とする。

本発明の固体撮像装置によれば、画素領域のウェル領域に電位安定化用のウェルコンタクトを設ける場合に、ウェルコンタクト領域以外の領域をシリサイドカバー膜によってカバーし、このシリサイドカバー膜に設けた開口部を通してウェルコンタクト領域上にシリサイド膜を設け、このシリサイド膜を介してウェル領域とコンタクトプラグとのオーミックコンタクトをとるようにしたことから、従来のように高濃度のイオンを注入することなく、画素領域内にウェルコンタクトを設けることが可能となる。
したがって、ウェルコンタクト用に高濃度イオン注入を行う必要がなく、白点ノイズ等の画質への悪影響を除去しつつ、ウェル電位の安定化を図ることができ、特に画素アレイの中央部の画素におけるウェル電位を安定化できる効果がある。
なお、シリサイド膜形成が画素に及ぼす影響は、シリサイドカバー膜を設けることによって排除でき、ノイズ等の発生を抑制して、高画質を維持できる。

本発明の実施の形態において、Ｎ型シリコン基板中には素子形成層としてのＰ型ウェル領域を形成し、そこにフォトダイオード（光電変換部）や各種ＭＯＳトランジスタ等を設けている。また、Ｎ型シリコン基板の上面には、シリサイドカバー膜を設け、その一部にフォトダイオードの側部に位置するウェルコンタクト領域に対応して開口部を設け、この開口部を通してウェルコンタクト領域上にコバルトシリサイド膜を形成する。
そして、この上層に配置される層間絶縁膜中に、コバルトシリサイド膜に対応するコンタクトホールが形成され、ここにＰウェルコンタクトプラグが配置され、層間絶縁膜中の電源配線に接続されている。これにより、画素領域内のＰ型ウェル領域がＰウェルコンタクトプラグ及びコバルトシリサイド膜を介して電源電位に接続され、Ｐ型ウェル領域の電位が安定化される。
なお、このような画素領域内のＰウェルコンタクトは、全ての画素に設けてもよいし、複数の画素毎に間欠的に設けてもよい。全ての画素に設けた場合、各画素の電位安定化をより確実に実現できる。また、複数の画素毎に間欠的に設けた場合には、画素領域内にシリサイド膜を設けることによる画質への影響を小さく抑えることができる。
また、Ｐウェルコンタクトは、１つの画素領域内に多くとも１箇所だけ設けることにより、画素領域内にシリサイド膜を設けることによる画質への影響を小さく抑えることができ、さらに、コバルトシリサイド膜を画素領域内のウェルコンタクト領域だけに設けることにより、画素領域内にシリサイド膜を設けることによる画質への影響を小さく抑えることができる。

図１及び図２は本発明の実施例による固体撮像装置（ＣＭＯＳイメージセンサ）の受光部周辺の素子構造を示す図であり、図１は断面図、図２は概略平面図である。
図１に示すように、本実施例のイメージセンサでは、Ｎ型シリコン基板１０１の上層部に、Ｐ型ウェル領域１０２を形成し、このＰ型ウェル領域１０２に、フォトダイオードのＮ型不純物領域（電子蓄積部）１０３及びＰ型不純物領域（正孔蓄積部）１０４、素子分離部（ＳＴＩ）１０５、ＭＯＳトランジスタのソースドレイン領域１０６等を設けている。
また、シリコン基板１０１の上面には、ゲート絶縁膜１０７を介してＭＯＳトランジスタのゲート電極１０８が配置され、その上層にシリサイドカバー膜１０９を介して上層の層間絶縁膜１１０が設けられ、この層間絶縁膜１１０中に各種の配線層や遮光膜が配置されている。なお、ゲート電極１０８の側部には絶縁膜によるサイドウォールが形成され、ＬＤＤ構造のトランジスタが形成されている。また、シリサイドカバー膜１０９は、例えばＬＰ−ＣＶＤ法により形成されたＳｉＮ系の膜である。ただし、ＳｉＯ_２膜でも、シリサイドカバー膜として用いることができるものもある。

そして、シリサイドカバー膜１０９の一部には、画素領域内のフォトダイオードの側部に配置されるウェルコンタクト領域に対応する開口部１０９Ａが設けられ、この開口部１０９Ａを通して露呈したシリコン基板１０１のＰ型ウェル領域１０２の上面にコバルトシリサイド膜１１１が形成されている。なお、シリサイドカバー膜１０９の開口部１０９Ａは、フォトレジストパターニングとエッチング等によって形成されており、また、コバルトシリサイド膜１１１は、例えばスパッタリングによってコバルト膜を全面に成膜した後、熱処理によってＰ型ウェル領域とコバルト膜とを反応させ、コバルトシリサイド膜を形成後、コバルト膜をエッチングによって除去し、開口部内にコバルトシリサイド膜を残すようにして形成される。
また、層間絶縁膜１１０には、例えばタングステン等による複数のコンタクトプラグ１１２、１１３が設けられており、コンタクトプラグ１１２はＭＯＳトランジスタ等の各種拡散層に接続され、コンタクトプラグ１１３はウェルコンタクト用のコバルトシリサイド膜１１１に接続され、Ｐウェルコンタクト部となっている。このＰウェルコンタクト部により、画素領域内のＰ型ウェル領域１０２が電源配線に接続され、電位の安定化を図ることが可能となる。
また、図２に示すように、コンタクトプラグ１１３及びコバルトシリサイド膜１１１は、画素領域内において、方形状のフォトダイオードの受光部１１４の側部に配置されている。

図３〜図７は本実施例における固体撮像装置の製造工程を示す断面図である。
まず、図３においては、Ｎ型シリコン基板１０１に形成したＰ型ウェル領域１０２に、順次イオン注入等の処理を行い、フォトダイオードのＮ型不純物領域１０３、Ｐ型不純物領域１０４、及び素子分離部１０５を形成する。そして、シリコン基板１０１上にゲート絶縁膜１０７を形成し、その上にゲート電極１０８を形成する。なお、この時点で、ＭＯＳトランジスタのゲート部の周囲には低濃度のイオン注入によるＬＤＤ拡散層が形成されている。
次に、図４では、シリコン基板１０１上にシリサイドカバー膜１０９を形成し、図５では、このシリサイドカバー膜１０９にフォトレジストパターニングとエッチングによってＰウェルコンタクト領域に対応する開口部１０９Ａを形成する。
この後、図６において、ゲート部のサイドウォール１１５Ａを形成し、イオン注入を行うことにより、ＬＤＤ拡散層の外側にＭＯＳトランジスタのソースドレイン拡散層１０６を形成する。また、この段階で、シリサイドカバー膜１０９の開口部側にもサイドウォール１１５Ｂが形成される。

次に、図７において、シリサイドカバー膜１０９の上にスパッタリングによってコバルト膜１１１Ａを形成し、熱処理を行うことにより、シリコン基板１０１のＰ型ウェル領域１０２とコバルト膜１１１Ａの界面を反応させて、コバルトシリサイド膜１１１を形成する。この後、コバルト膜１１１Ａをエッチングによって除去し、開口部１０９Ａ内にコバルトシリサイド膜１１１を残す。
この後、図１に示したように、上層の層間膜やコンタクトプラグを形成し、Ｐウェルコンタクト部を完成する。
なお、以上のような実施例において、画素領域内におけるＰウェルコンタクト部の配置等は適宜に変形できるものである。また、シリサイド膜、シリサイドカバー膜等の材質については、適宜変更できるものである。

本発明の実施例による固体撮像装置の受光部周辺の素子構造を示す断面図である。図１に示す固体撮像装置の受光部周辺の素子構造を示す概略平面図である。図１に示す固体撮像装置の製造工程を説明する断面図である。図１に示す固体撮像装置の製造工程を説明する断面図である。図１に示す固体撮像装置の製造工程を説明する断面図である。図１に示す固体撮像装置の製造工程を説明する断面図である。図１に示す固体撮像装置の製造工程を説明する断面図である。従来の固体撮像装置の受光部周辺の素子構造を示す断面図である。

符号の説明

１０１……シリコン基板、１０２……Ｐ型ウェル領域、１０３……Ｎ型不純物領域、１０４……Ｐ型不純物領域、１０５……素子分離部、１０６……ソースドレイン領域、１０７……ゲート絶縁膜、１０８……ゲート電極、１０９……シリサイドカバー膜、１１０……層間絶縁膜、１１１……コバルトシリサイド膜、１１２、１１３……コンタクトプラグ、１１４……受光部。

Claims

半導体基板中に設けられる素子形成用のウェル領域と、
前記半導体基板上の素子分離領域によって区画された複数の画素領域に、それぞれ入射光に応じた信号電荷を生成する光電変換部及び前記光電変換部で生成した信号電荷を読み出すトランジスタ回路を設けて形成される複数の画素と、
前記半導体基板上に配置され、前記画素領域内の特定のウェルコンタクト領域に対応する開口部を設けたシリサイドカバー膜と、
前記シリサイドカバー膜の開口部を通して前記ウェルコンタクト領域上に形成されたシリサイド膜と、
前記シリサイドカバー膜上に導電膜と絶縁膜とを積層して形成される上層膜と、
前記上層膜に含まれる基準電圧供給用の配線と前記シリサイド膜とを接続するコンタクトプラグと、
を有することを特徴とする固体撮像装置。
前記ウェルコンタクト領域を全ての画素に設けたことを特徴とする請求項１記載の固体撮像装置。
前記ウェルコンタクト領域を複数の画素毎に間欠的に設けたことを特徴とする請求項１記載の固体撮像装置。
前記ウェルコンタクト領域を１つの画素領域内に多くとも１箇所だけ設けることを特徴とする請求項１記載の固体撮像装置。
前記シリサイド膜を画素領域内のウェルコンタクト領域だけに設けることを特徴とする請求項１記載の固体撮像装置。
前記シリサイド膜はコバルトシリサイド膜であることを特徴とする請求項１記載の固体撮像装置。