CN106952820A - Mos晶体管的制备方法 - Google Patents

Mos晶体管的制备方法 Download PDF

Info

Publication number
CN106952820A
CN106952820A CN201610006710.4A CN201610006710A CN106952820A CN 106952820 A CN106952820 A CN 106952820A CN 201610006710 A CN201610006710 A CN 201610006710A CN 106952820 A CN106952820 A CN 106952820A
Authority
CN
China
Prior art keywords
photoresist layer
semiconductor substrate
mask
region
ion implanting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610006710.4A
Other languages
English (en)
Inventor
杨晓芳
蔡建祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610006710.4A priority Critical patent/CN106952820A/zh
Publication of CN106952820A publication Critical patent/CN106952820A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

本发明提供一种MOS晶体管的制备方法，包括以下步骤：提供半导体衬底；提供第一掩膜，依据第一掩膜在半导体衬底内进行第一类型离子注入形成阱结构；依据第一掩膜在阱结构内进行第二类型离子注入形成轻掺杂区域；提供第二掩膜，依据第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域进行第一类型离子预注入，使该区域内的离子掺杂类型由第二类型转为第一类型；提供第三掩膜，依据第三掩膜在半导体衬底内进行第二类型离子注入形成源/漏极；依据第二掩膜在第一类型离子预注入区域内进行第一类型离子注入形成阱接出区域。通过在阱离子注入与轻掺区域杂离子注入过程中使用同一块掩膜，可以减少MOS晶体管的制备方法中掩膜的使用数量，进而降低生产成本。

Description

MOS晶体管的制备方法
技术领域
本发明属于半导体制备技术领域，特别涉及一种MOS晶体管的制备方法。
背景技术
在现有的NMOS/PMOS晶体管制备工艺中，通过阱离子注入、轻掺区域杂离子注入、源/漏极离子注入及阱接出区域离子注入等工艺分别在半导体衬底内形成阱、轻掺杂区域、源/漏极及阱接出区域，在形成上述结构的离子注入过程中，共需要4块离子注入掩膜(mask)。
MTE(成熟工艺精进)工艺相较于常规工艺，增加了一层M0(零层金属层)作为互连层，以提高电路密度并减少后道金属工艺中的金属层的数量。同时，在MTE工艺中，在形成M0之前，需要对所述阱接出区域相应的区域进行离子预掺杂，以降低PMOS晶体管的衬底漏电流(IBoff)。虽然在对阱接出区域相应的区域进行离子预掺杂时可以与形成阱接出区域时使用同一块掩膜，但MTE工艺中与现有常规工艺一样，在半导体衬底内形成阱、轻掺杂区域、源/漏极及阱接出区域的离子注入过程中，每道离子注入工艺均需要一块掩膜，即共需要4块离子注入掩膜。掩膜的价格较高，在制备工艺中使用多块掩膜，必定会造成生产成本的增加。
发明内容
本发明针对现有技术存在的上述不足，提出了一种MOS晶体管的制备方法，用于解决现有技术中使用多块掩膜而造成的生产成本增加的问题。
为实现上述目的及其他相关目的，本发明提供一种MOS晶体管的制备方法，包括以下步骤：
提供半导体衬底；
提供第一掩膜，依据所述第一掩膜在所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成阱结构；
依据所述第一掩膜在所述阱结构内进行第二类型离子注入，以在所述阱结构内形成轻掺杂区域；
提供第二掩膜，依据所述第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域进行第一类型离子预注入，使得该区域内的离子掺杂类型由第二类型转为第一类型；
提供第三掩膜，依据所述第三掩膜在所述半导体衬底内进行第二类型离子注入，以在所述半导体衬底内形成源/漏极；
依据所述第二掩膜在第一类型离子预注入区域内进行第一类型离子注入，以在所述半导体衬底内形成阱接出区域。
作为本发明的MOS晶体管的制备方法的一种优选方案，所述半导体衬底内形成有STI结构。
作为本发明的MOS晶体管的制备方法的一种优选方案，依据所述第一掩膜在所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成阱结构的具体方法为：
在所述半导体衬底表面涂覆第一光刻胶层，使用第一掩膜图形化所述第一光刻胶层，以在所述第一光刻胶层内形成贯穿所述第一光刻胶层的第一开口，所述第一开口与后续要形成的阱结构的位置相对应；
依据所述第一光刻胶层在所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成阱结构；
去除所述第一光刻胶层。
作为本发明的MOS晶体管的制备方法的一种优选方案，在形成所述阱结构后，形成所述轻掺杂区域之前，还包括在所述半导体衬底上依次形成栅氧化层及栅多晶硅层的步骤。
作为本发明的MOS晶体管的制备方法的一种优选方案，依据所述第一掩膜在所述阱结构内进行第二类型离子注入，以在所述阱结构内形成轻掺杂区域的具体方法为：
在所述半导体衬底表面涂覆第二光刻胶层，再次使用所述第一掩膜图形化所述第二光刻胶层，以在所述第二光刻胶层内形成贯穿所述第二光刻胶层的第二开口，所述第二开口与后续要形成的轻掺杂区域的位置相对应；
依据所述第二光刻胶层，并采用栅极自对准工艺在所述半导体衬底内进行第二类型离子注入，以在所述阱结构内形成轻掺杂区域；
去除所述第二光刻胶层。
作为本发明的MOS晶体管的制备方法的一种优选方案，依据所述第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域进行第一类型离子预注入，使得该区域的离子掺杂类型由第二类型转为第一类型的具体方法为：
在所述半导体衬底表面涂覆第三光刻胶层，使用第二掩膜图形化所述第三光刻胶层，以在所述第三光刻胶层内形成贯穿所述第三光刻胶层的第三开口，所述第三开口与后续要形成的阱接出区域的位置相对应；
依据所述第三光刻胶层对所述半导体衬底内进行第一类型离子注入，使得对应于阱接触区域的轻掺杂区域内的离子掺杂类型由第二类型转为第一类型；
去除所述第三光刻胶层。
作为本发明的MOS晶体管的制备方法的一种优选方案，在将对应于后续要形成阱接出区域的轻掺杂区域的离子掺杂类型由第二类型转为第一类型之后，形成所述源/漏极之前，还包括以下步骤：
在所述栅氧化层及所述栅多晶硅层两侧形成侧墙；
在所述侧墙外侧及对应于后续要形成的阱接出区域上方形成互连层。
作为本发明的MOS晶体管的制备方法的一种优选方案，依据所述第三掩膜在所述半导体衬底内进行第二类型离子注入，以在所述半导体衬底内形成源/漏极的具体方法为：
在所述半导体衬底表面涂覆第四光刻胶层，使用第三掩膜图形化所述第四光刻胶层，以在所述第四光刻胶层内形成贯穿所述第四光刻胶层的第四开口，所述第四开口至少暴露出后续要形成源极/漏极的位置；
依据所述第四光刻胶层对所述半导体衬底内进行第二类型离子注入，以在所述半导体衬底内形成源极/漏极；
去除所述第四光刻胶层。
作为本发明的MOS晶体管的制备方法的一种优选方案，依据所述第二掩膜在第一类型离子预注入区域内进行第一类型离子注入，以在所述半导体衬底内形成阱接出区域的具体方法为：
在所述半导体衬底表面涂覆第五光刻胶层，再次使用所述第二掩膜图形化所述第五光刻胶层，以在所述第五光刻胶层内形成贯穿所述第五光刻胶层的第五开口，所述第五开口与后续要形成的阱接出区域的位置相对应；
依据所述第五光刻胶层对所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成所述阱接出区域；
去除所述第五光刻胶层。
作为本发明的MOS晶体管的制备方法的一种优选方案，所述第一类型离子注入为P型离子注入，所述第二类型离子注入为N型离子注入。
作为本发明的MOS晶体管的制备方法的制备方法的一种优选方案，所述第一类型离子注入为N型离子注入，所述第二类型离子注入为P型离子注入。
本发明的一种MOS晶体管的制备方法及其制备方法的有益效果为：本发明的MOS晶体管的制备方法通过在阱离子注入与轻掺区域杂离子注入过程中使用同一块掩膜，可以减少MOS晶体管的制备方法中掩膜的使用数量，进而降低生产成本。
附图说明
图1显示为本发明的MOS晶体管的制备方法的流程图。
图2至图9显示为本发明的MOS晶体管的制备方法在各步骤中的结构示意图。
元件标号说明
1 半导体衬底
2 STI结构
3 第一光刻胶层
4 第一开口
5 阱结构
6 栅氧化层
7 栅多晶硅层
8 第二光刻胶层
9 第二开口
10 轻掺杂区域
11 第三光刻胶层
12 第三开口
13 第一类型离子预注入区域
14 侧墙
15 互连层
16 第四光刻胶层
17 第四开口
18 源/漏极
19 第五光刻胶层
20 第五开口
21 阱接出区域
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种MOS晶体管的制备方法，所述MOS晶体管的制备方法包括以下步骤：
S1：提供半导体衬底；
S2：提供第一掩膜，依据所述第一掩膜在所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成阱结构；
S3：依据所述第一掩膜在所述阱结构内进行第二类型离子注入，以在所述阱结构内形成轻掺杂区域；
S4：提供第二掩膜，依据所述第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域进行第一类型离子预注入，使得该区域内的离子掺杂类型由第二类型转为第一类型；
S5：提供第三掩膜，依据所述第三掩膜在所述半导体衬底内进行第二类型离子注入，以在所述半导体衬底内形成源/漏极；
S6：依据所述第二掩膜在第一类型离子预注入区域内进行第一类型离子注入，以在所述半导体衬底内形成阱接出区域。
在步骤S1中，请参阅图1中的S1步骤及图2，提供半导体衬底1。
作为示例，所述半导体衬底1可以为但不仅限于蓝宝石衬底、GaN衬底、硅衬底或碳化硅衬底。
作为示例，所述半导体衬底1内形成有STI(Shallow Trench Isolation，浅沟道隔离)结构2。在所述半导体衬底1内形成所述STI结构2的方法为本领域人员所熟知，此处不再累述。
在步骤S2中，请参阅图1中的S2步骤及图3，提供第一掩膜(未示出)，依据所述第一掩膜在所述半导体衬底1内进行第一类型离子注入，以在所述半导体衬底1内形成阱结构5。
作为示例，依据所述第一掩膜在所述半导体衬底1内进行第一类型离子注入，以在所述半导体衬底1内形成阱结构5的具体方法为：
S21：在所述半导体衬底1表面涂覆第一光刻胶层3，使用第一掩膜采用光刻工艺图形化所述第一光刻胶层3，以在所述第一光刻胶层3内形成贯穿所述第一光刻胶层3的第一开口4，所述第一开口4与后续要形成的阱结构的位置相对应；
S22：依据所述第一光刻胶层3在所述半导体衬底1内进行第一类型离子注入，以在所述半导体衬底1内形成阱结构5；
S23：去除所述第一光刻胶层3。
请参阅图4,，在执行步骤S2形成所述阱结构后，执行步骤S3形成所述轻掺杂区域之前，还包括在所述半导体衬底1上依次形成栅氧化层6及栅多晶硅层7的步骤。
作为示例，可以采用现有半导体领域制备栅氧化层及栅多晶硅层的任一种工艺制备本示例中的所述栅氧化层6及所述栅多晶硅层7。
在一示例中，在所述半导体衬底1上依次形成所述栅氧化层6及所述栅多晶硅层7包括以下步骤：
a)采用化学气相沉积法或物理气相沉积法在所述半导体衬底1上依次形成氧化物层及多晶硅层；
b)在所述多晶硅层上涂覆光刻胶层，采用光刻工艺图形化所述光刻胶层，以定义出所述栅氧化层6及所述栅多晶硅层7的图形；
c)采用刻蚀工艺去除所述栅氧化层6及所述栅多晶硅层7图形外的所述氧化物层及所述多晶硅层即得到所述栅氧化层6及所述栅多晶硅层7；
d)去除所述光刻胶层。
在步骤S3中，请参阅图1中的S3步骤及图5，依据所述第一掩膜在所述阱结构5内进行第二类型离子注入，以在所述阱结构5内形成轻掺杂区域10。
作为示例，依据所述第一掩膜在所述阱结构5内进行第二类型离子注入，以在所述阱结构5内形成轻掺杂区域10的具体方法为：
S31：在所述半导体衬底1表面涂覆第二光刻胶层8，再次使用所述第一掩膜采用光刻工艺图形化所述第二光刻胶层8，以在所述第二光刻胶层8内形成贯穿所述第二光刻胶层8的第二开口9，所述第二开口9与后续要形成的轻掺杂区域的位置相对应；
S32：依据所述第二光刻胶层8，并采用栅极自对准工艺在所述半导体衬底1内进行第二类型离子注入，以在所述阱结构5内形成轻掺杂区域10；
S33：去除所述第二光刻胶层8。
步骤3)与步骤1)共同使用第一掩膜，可以减少一块掩膜，从而可以降低生产成本。同时，相对于同时具有低压阱区和中压阱区的MOS晶体管，步骤3)与步骤1)共同使用第一掩膜，可以减少两块掩膜，进一步降低生产成本。
在步骤S4中，请参阅图1中的S4步骤及图6，提供第二掩膜(未示出)，依据所述第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域10进行第一类型离子预注入，使得该区域内的离子掺杂类型由第二类型转为第一类型。
作为示例，依据所述第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域10进行第一类型离子预注入，使得该区域的离子掺杂类型由第二类型转为第一类型的具体方法为：
S41：在所述半导体衬底1表面涂覆第三光刻胶层11，使用第二掩膜采用光刻工艺图形化所述第三光刻胶层11，以在所述第三光刻胶层11内形成贯穿所述第三光刻胶层11的第三开口12，所述第三开口12与后续要形成的阱接出区域的位置相对应；
S42：依据所述第三光刻胶:11对所述半导体衬底1内进行第一类型离子注入，使得对应于阱接触区域的轻掺杂区域10内的离子掺杂类型由第二类型转为第一类型，以得到第一类型离子预注入区域13；
S43：去除所述第三光刻胶层11。
请参阅图7，在执行步骤4)将对应于后续要形成阱接出区域的轻掺杂区域的离子掺杂类型由第二类型转为第一类型之后，执行步骤5)形成所述源/漏极之前，还包括以下步骤：
a)在所述栅氧化层6及所述栅多晶硅层7两侧形成侧墙14；在所述栅氧化层6及所述栅多晶硅层7两侧形成所述侧墙14的工艺为本领域人员所熟知，此处不再累述；
b)在所述侧墙14外侧及对应于后续要形成的阱接出区域上方形成互连层15。
作为示例，所述互连层15的材料为多晶硅。
作为示例，在所述侧墙14外侧及对应于后续要形成的阱接出区域上方形成互连层15的具体方法为：首先，采用化学气相沉积法或物理气相沉积法在所述半导体衬底1、所述栅多晶硅层7及所述侧墙14表面沉积多晶硅层；其次，在所述多晶硅层表面涂覆光刻胶层，采用光刻工艺图形化所述光刻胶层，以定义出所述互连层15的图形；最后，去除所述互连层15图形外围的所述多晶硅层，即得到所述互连层15。
在步骤S5中，请参阅图1中的S5步骤及图8，提供第三掩膜(未示出)，依据所述第三掩膜采用光刻工艺在所述半导体衬底1内进行第二类型离子注入，以在所述半导体衬底1内形成源/漏极18。
作为示例，依据所述第三掩膜在所述半导体衬底1内进行第二类型离子注入，以在所述半导体衬底1内形成源/漏极18的具体方法为：
S51：在所述半导体衬底1表面涂覆第四光刻胶层16，使用第三掩膜图形化所述第四光刻胶层16，以在所述第四光刻胶层16内形成贯穿所述第四光刻胶层16的第四开口17，所述第四开口17至少暴露出后续要形成源极/漏极的位置；
S52：依据所述第四光刻胶层16对所述半导体衬底1内进行第二类型离子注入，以在所述半导体衬底1内形成源极/漏极18；
S53：去除所述第四光刻胶层16。
在步骤S6中，请参阅图1中的S6步骤及图9，依据所述第二掩膜在第一类型离子预注入区域13内进行第一类型离子注入，以在所述半导体衬底1内形成阱接出区域21。
作为示例，依据所述第二掩膜在第一类型离子预注入区域13内进行第一类型离子注入，以在所述半导体衬底1内形成阱接出区域21的具体方法为：
S61：在所述半导体衬底1表面涂覆第五光刻胶层19，再次使用所述第二掩膜图形化所述第五光刻胶层19，以在所述第五光刻胶层19内形成贯穿所述第五光刻胶层19的第五开口20，所述第五开口20与后续要形成的阱接出区域的位置相对应；
S62：依据所述第五光刻胶层19对所述半导体衬底1内进行第一类型离子注入，以在所述半导体衬底1内形成所述阱接出区域21；
S63：去除所述第五光刻胶层19。
需要说明的是，在上述MOS晶体管的制备方法中，所述第一类型离子注入可以为P型离子注入，此时所述第二类型离子注入为N型离子注入；所述第一类型离子注入还可以为N型离子注入，此时所述第二类型离子注入为P型离子注入。
综上所述，本发明提供一种MOS晶体管的制备方法，所述MOS晶体管的制备方法包括以下步骤：提供半导体衬底；提供第一掩膜，依据所述第一掩膜在所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成阱结构；依据所述第一掩膜在所述阱结构内进行第二类型离子注入，以在所述阱结构内形成轻掺杂区域；提供第二掩膜，依据所述第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域进行第一类型离子预注入，使得该区域内的离子掺杂类型由第二类型转为第一类型；提供第三掩膜，依据所述第三掩膜在所述半导体衬底内进行第二类型离子注入，以在所述半导体衬底内形成源/漏极；依据所述第二掩膜在第一类型离子预注入区域内进行第一类型离子注入，以在所述半导体衬底内形成阱接出区域。本发明的MOS晶体管的制备方法通过在阱离子注入与轻掺区域杂离子注入过程中使用同一块掩膜，可以减少MOS晶体管的制备方法中掩膜的使用数量，进而降低生产成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种MOS晶体管的制备方法，其特征在于，包括以下步骤：
提供半导体衬底；
提供第一掩膜，依据所述第一掩膜在所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成阱结构；
依据所述第一掩膜在所述阱结构内进行第二类型离子注入，以在所述阱结构内形成轻掺杂区域；
提供第二掩膜，依据所述第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域进行第一类型离子预注入，使得该区域内的离子掺杂类型由第二类型转为第一类型；
提供第三掩膜，依据所述第三掩膜在所述半导体衬底内进行第二类型离子注入，以在所述半导体衬底内形成源/漏极；
依据所述第二掩膜在第一类型离子预注入区域内进行第一类型离子注入，以在所述半导体衬底内形成阱接出区域。
2.根据权利要求1所述的MOS晶体管的制备方法，其特征在于：所述半导体衬底内形成有STI结构。
3.根据权利要求1所述的MOS晶体管的制备方法，其特征在于：依据所述第一掩膜在所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成阱结构的具体方法为：
在所述半导体衬底表面涂覆第一光刻胶层，使用第一掩膜图形化所述第一光刻胶层，以在所述第一光刻胶层内形成贯穿所述第一光刻胶层的第一开口，所述第一开口与后续要形成的阱结构的位置相对应；
依据所述第一光刻胶层在所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成阱结构；
去除所述第一光刻胶层。
4.根据权利要求1所述的MOS晶体管的制备方法，其特征在于：在形成所述阱结构后，形成所述轻掺杂区域之前，还包括在所述半导体衬底上依次形成栅氧化层及栅多晶硅层的步骤。
5.根据权利要求1所述的MOS晶体管的制备方法，其特征在于：依据所述第一掩膜在所述阱结构内进行第二类型离子注入，以在所述阱结构内形成轻掺杂区域的具体方法为：
在所述半导体衬底表面涂覆第二光刻胶层，再次使用所述第一掩膜图形化所述第二光刻胶层，以在所述第二光刻胶层内形成贯穿所述第二光刻胶层的第二开口，所述第二开口与后续要形成的轻掺杂区域的位置相对应；
依据所述第二光刻胶层，并采用栅极自对准工艺在所述半导体衬底内进行第二类型离子注入，以在所述阱结构内形成轻掺杂区域；
去除所述第二光刻胶层。
6.根据权利要求1所述的MOS晶体管的制备方法，其特征在于：依据所述第二掩膜在对应于后续要形成阱接出区域的轻掺杂区域进行第一类型离子预注入，使得该区域的离子掺杂类型由第二类型转为第一类型的具体方法为：
在所述半导体衬底表面涂覆第三光刻胶层，使用第二掩膜图形化所述第三光刻胶层，以在所述第三光刻胶层内形成贯穿所述第三光刻胶层的第三开口，所述第三开口与后续要形成的阱接出区域的位置相对应；
依据所述第三光刻胶层对所述半导体衬底内进行第一类型离子注入，使得对应于阱接触区域的轻掺杂区域内的离子掺杂类型由第二类型转为第一类型；
去除所述第三光刻胶层。
7.根据权利要求1所述的MOS晶体管的制备方法，其特征在于：在将对应于后续要形成阱接出区域的轻掺杂区域的离子掺杂类型由第二类型转为第一类型之后，形成所述源/漏极之前，还包括以下步骤：
在所述栅氧化层及所述栅多晶硅层两侧形成侧墙；
在所述侧墙外侧及对应于后续要形成的阱接出区域上方形成互连层。
8.根据权利要求1所述的MOS晶体管的制备方法，其特征在于：依据所述第三掩膜在所述半导体衬底内进行第二类型离子注入，以在所述半导体衬底内形成源/漏极的具体方法为：
在所述半导体衬底表面涂覆第四光刻胶层，使用第三掩膜图形化所述第四光刻胶层，以在所述第四光刻胶层内形成贯穿所述第四光刻胶层的第四开口，所述第四开口至少暴露出后续要形成源极/漏极的位置；
依据所述第四光刻胶层对所述半导体衬底内进行第二类型离子注入，以在所述半导体衬底内形成源极/漏极；
去除所述第四光刻胶层。
9.根据权利要求1所述的MOS晶体管的制备方法，其特征在于：依据所述第二掩膜在第一类型离子预注入区域内进行第一类型离子注入，以在所述半导体衬底内形成阱接出区域的具体方法为：
在所述半导体衬底表面涂覆第五光刻胶层，再次使用所述第二掩膜图形化所述第五光刻胶层，以在所述第五光刻胶层内形成贯穿所述第五光刻胶层的第五开口，所述第五开口与后续要形成的阱接出区域的位置相对应；
依据所述第五光刻胶层对所述半导体衬底内进行第一类型离子注入，以在所述半导体衬底内形成所述阱接出区域；
去除所述第五光刻胶层。
10.根据权利要求1至9中任一项所述的MOS晶体管的制备方法，其特征在于：所述第一类型离子注入为P型离子注入，所述第二类型离子注入为N型离子注入。
11.根据权利要求1至9中任一项所述的MOS晶体管的制备方法，其特征在于：所述第一类型离子注入为N型离子注入，所述第二类型离子注入为P型离子注入。
CN201610006710.4A 2016-01-06 2016-01-06 Mos晶体管的制备方法 Pending CN106952820A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006710.4A CN106952820A (zh) 2016-01-06 2016-01-06 Mos晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006710.4A CN106952820A (zh) 2016-01-06 2016-01-06 Mos晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN106952820A true CN106952820A (zh) 2017-07-14

Family

ID=59465913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006710.4A Pending CN106952820A (zh) 2016-01-06 2016-01-06 Mos晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN106952820A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096591A (en) * 1997-06-30 2000-08-01 Advanced Micro Devices, Inc. Method of making an IGFET and a protected resistor with reduced processing steps
KR20050049611A (ko) * 2003-11-21 2005-05-27 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR20060114399A (ko) * 2005-04-29 2006-11-06 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지센서의 드라이브 트랜지스터 형성 방법
CN1937234A (zh) * 2005-09-21 2007-03-28 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN103531439A (zh) * 2013-10-18 2014-01-22 上海华力微电子有限公司 一种降低阱接出电阻的方法
CN103839817A (zh) * 2012-11-23 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096591A (en) * 1997-06-30 2000-08-01 Advanced Micro Devices, Inc. Method of making an IGFET and a protected resistor with reduced processing steps
KR20050049611A (ko) * 2003-11-21 2005-05-27 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR20060114399A (ko) * 2005-04-29 2006-11-06 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지센서의 드라이브 트랜지스터 형성 방법
CN1937234A (zh) * 2005-09-21 2007-03-28 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN103839817A (zh) * 2012-11-23 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103531439A (zh) * 2013-10-18 2014-01-22 上海华力微电子有限公司 一种降低阱接出电阻的方法

Similar Documents

Publication Publication Date Title
CN104662666B (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
CN101517741B (zh) 具有包含性能增进材料成分的受应变沟道区的晶体管
CN102629554B (zh) 半导体器件的制造方法
CN106783626A (zh) 薄膜晶体管、阵列基板和显示装置的制造方法
CN102543738A (zh) 高压ldmos器件及其制造方法
CN104201193A (zh) 一种双栅soi器件结构及其制作方法
CN104900652B (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
US7531872B2 (en) High voltage transistor and method for fabricating the same
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
CN102496568B (zh) 沟槽功率器件结构的制造方法
CN106952820A (zh) Mos晶体管的制备方法
CN110323138B (zh) 一种ldmos器件的制造方法
CN103996656A (zh) 显示基板的制造方法和显示基板
CN106328505B (zh) 半导体结构的形成方法
CN109545658A (zh) 具有锗硅源漏的mos晶体管的制造方法
CN103700632A (zh) Cmos晶体管及其制作方法、显示面板和显示装置
CN102446765B (zh) Mos器件制造方法
CN103996619B (zh) 利用氮注入改善锗硅选择性外延的侧墙淀积问题的方法
CN104157661B (zh) 一种cmos图像传感器的制造方法
CN100468701C (zh) 互补金属氧化物半导体器件的制造方法
CN104282538B (zh) 一种制作半导体器件的方法
CN105489499B (zh) Ltps薄膜晶体管制造方法
CN105097698A (zh) 一种半导体器件及其制造方法
CN109994370A (zh) Mos晶体管的制造方法及去除氮化膜上玷污的方法
CN112928068B (zh) Cmos生产工艺中节省轻掺杂光罩数的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170714

RJ01 Rejection of invention patent application after publication