CN104201193A - 一种双栅soi器件结构及其制作方法 - Google Patents
一种双栅soi器件结构及其制作方法 Download PDFInfo
- Publication number
- CN104201193A CN104201193A CN201410509909.XA CN201410509909A CN104201193A CN 104201193 A CN104201193 A CN 104201193A CN 201410509909 A CN201410509909 A CN 201410509909A CN 104201193 A CN104201193 A CN 104201193A
- Authority
- CN
- China
- Prior art keywords
- contact
- mos transistor
- double gate
- grid
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 29
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 22
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 231100000989 no adverse effect Toxicity 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000009931 harmful effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种双栅SOI器件结构及其制作方法，该结构包括SOI衬底及形成于SOI衬底中并通过浅沟槽隔离结构隔离的MOS晶体管；所述MOS晶体管包括栅极、源极、漏极、栅极接触、源极接触及漏极接触；所述MOS晶体管还包括背栅极接触；所述背栅极接触设置于所述MOS晶体管正面，且穿通所述浅沟槽隔离结构及SOI衬底的埋氧层，与背衬底接触。本发明的双栅SOI器件结构在工作时，可以通过在背栅极接触端施加适当的电压，改变体区电势，从而改善浮体效应，并且该双栅SOI器件中存在两个控制沟道，增大了器件的有效沟道宽度及驱动电流。同时，背栅极接触形成于MOS管正面，制作工艺更为简单，且背栅极接触形成于浅沟槽隔离结构区域，不会对器件其它区域构成不良影响。
Description
技术领域
本发明属于半导体制造领域，涉及一种双栅SOI器件结构及其制作方法。
背景技术
近年来，绝缘体上材料以其独特的绝缘埋层结构，能降低衬底的寄生电容和漏电电流，在低压、低功耗、高温、抗辐射器件等诸多领域得到了广泛的应用。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着超大规模集成电路技术进入到22nm节点及以下，对集成电路的特征尺寸提出了更高要求。
CMOS为了较低的功率和较高速度而采用绝缘体上硅(SOI)技术。器件面积越小、密度越高，制造出的芯片成本越低。
SOI器件在工作时，会在体区积累电荷，形成体电势，从而导致SOI器件中特有的浮体效应。浮体效应(Floating body effect)是在SOI技术中实现的晶体管与体势(body potential)相关的效应。晶体管在绝缘体层上形成一个电容。这个电容上聚集的电荷可能会产生负面效应，例如，开启结构上的寄生晶体管和关态泄漏电流(off-state leakages)，造成更高的电流消耗，以防动态随机存取存储器丢失信息。它也造成历史效应(history effect)，即晶体管与之前状态阈值电压有关的效应。在模拟电路器件中，浮体效应被称作扭结效应(Kink effect)。如图1所示，显示了SOI MOSFET的输出特性曲线(横坐标为漏电压VD，纵坐标为漏电流ID)，其中虚线框中显示了浮体效应。
因此，提供一种双栅SOI器件结构及其制作方法以消除或改善SOI器件中的浮体效应，提高器件性能实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双栅SOI器件结构及其制作方法，用于解决现有技术中SOI器件中存在浮体效应，导致器件性能降低的问题。
为实现上述目的及其他相关目的，本发明提供一种双栅SOI器件结构，包括SOI衬底及形成于所述SOI衬底中并通过浅沟槽隔离结构隔离的MOS晶体管；所述MOS晶体管包括栅极、源极、漏极、栅极接触、源极接触及漏极接触；所述MOS晶体管还包括背栅极接触；所述背栅极接触设置于所述MOS晶体管正面，且穿通所述浅沟槽隔离结构及SOI衬底的埋氧层，与SOI衬底的背衬底接触。
可选地，所述背衬底包括一掺杂区域，所述背栅极接触与所述掺杂区域连接。
可选地，所述背栅极接触与所述掺杂区域之间还形成有一硅化物层。
可选地，所述浅沟槽隔离结构底部到达所述埋氧层上表面。
可选地，所述MOS晶体管为PMOS或NMOS。
本发明还提供一种双栅SOI器件结构的制作方法，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及顶层硅的SOI衬底，在所述顶层硅中形成用于隔离有源区的浅沟槽隔离结构；
S2：在所述有源区中形成栅极、源极及漏极，并形成覆盖所述栅极、源极及漏极的钝化层，得到MOS晶体管；
S3：在所述源极、漏极及栅极上形成接触通孔，同时在所述浅沟槽隔离结构及埋氧层中形成接触通孔；
S4：在所述接触通孔中填充金属，形成栅极接触、源极接触、漏极接触及背栅极接触。
可选地，于所述步骤S3中，在所述浅沟槽隔离结构及埋氧层中形成接触通孔后，对所述接触通孔底部区域的背衬底进行掺杂，形成掺杂区域。
可选地，所述掺杂区域中的掺杂元素包括硼、磷及砷中的至少一种。
可选地，对所述接触通孔底部区域的背衬底进行掺杂后，进一步在所述接触通孔底部形成硅化物层。
可选地，所述MOS晶体管为PMOS或NMOS。
如上所述，本发明的双栅SOI器件结构及其制作方法，具有以下有益效果：(1)本发明在形成接触通孔时，同时打开STI区域及其下的埋氧层，形成SOI器件的背栅极接触通孔，引出背栅，形成双栅SOI器件结构；(2)相对于传统只能在芯片封装过程中从衬底背面引出背栅的方式，本发明从MOS管正面形成背栅极接触，工艺更为简单，可以不增加光罩数量，与CMOS工艺兼容，且本发明在形成背栅极接触通孔时，可以在通孔底部进行掺杂，并形成硅化物层，可以有效降低背栅极接触与背衬底之间的接触电阻；(3)本发明的背栅极接触形成于浅沟槽隔离结构区域，不会对器件其它区域构成不良影响；(4)本发明的双栅SOI器件中存在两个控制沟道，分别由栅极和背栅极控制，从而相同的器件面积情况下，相对于以前的器件结构，增大了器件的有效沟道宽度，增大了器件的驱动电流；(5)本发明的双栅SOI器件工作时，可以在背栅极接触端施加适当的电压，改变体区电势，从而改善浮体效应。
附图说明
图1显示为现有技术中SOI MOSFET的输出特性曲线。
图2显示为本发明的双栅SOI器件结构的剖面示意图。
图3显示为本发明的双栅SOI器件结构的制作方法中在SOI衬底中形成浅沟槽隔离结构的示意图。
图4显示为本发明的双栅SOI器件结构的制作方法中形成MOS晶体管的示意图。
图5显示为本发明的双栅SOI器件结构的制作方法中在浅沟槽隔离结构及埋氧层中形成接触通孔的示意图。
元件标号说明
1 背衬底
2 埋氧层
3 顶层硅
4 浅沟槽隔离结构
5 栅极
6 漏极
7 源极
8 栅极接触
9 漏极接触
10 源极接触
11 背栅极接触
12 有源区
13 接触通孔
14 掺杂区域
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种双栅SOI器件结构，请参阅图2，显示为所述双栅SOI器件结构的剖面示意图，包括SOI衬底及形成于所述SOI衬底中并通过浅沟槽隔离结构4隔离的MOS晶体管；所述MOS晶体管包括栅极5、源极7、漏极6、栅极接触8、源极接触10、及漏极接触9；所述MOS晶体管还包括背栅极接触11；所述背栅极接触11设置于所述MOS晶体管正面，且穿通所述浅沟槽隔离结构4及SOI衬底的埋氧层2，与SOI衬底的背衬底1接触。
具体的，所述SOI衬底自下而上依次包括背衬底1、埋氧层2及顶层硅3，所述浅沟槽隔离结构4形成于所述顶层硅3中，且所述浅沟槽隔离结构4底部到达所述埋氧层2上表面。
浅沟槽隔离(Shallow Trench Isolation，STI)技术在0.25μm及以下技术节点中被广泛采用，其基本工艺流程是先淀积氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用化学气相沉积法(Chemical Vapor Deposition，CVD)在沟槽中淀积氧化物，最后通过化学机械平坦化(Chemical Mechanical Planarization，CMP)方法平坦化，形成沟槽隔离区和有源区。所述MOS晶体管形成于浅沟槽隔离结构隔离出的有源区中，所述MOS晶体管可以为PMOS或NMOS。
具体的，所述背衬底1中可包括一掺杂区域14，所述背栅极接触11与所述掺杂区域14连接。所述掺杂区域14可以降低所述背栅极接触11与所述背衬底1之间的接触电阻。
进一步的，所述背栅极接触11与所述掺杂区域14之间还可形成有一硅化物层(未图示)。所述硅化物层包括但不限于硅化钛、硅化钼、硅化铂、硅化钴、硅化钨等。所述硅化物层可以进一步降低所述背栅极接触11与所述背衬底1之间的接触电阻。
本发明的双栅SOI器件结构中除了栅极接触，还包括背栅极接触，该双栅SOI器件工作时，可以通过在背栅极接触端施加适当的电压，改变体区电势，从而改善浮体效应。并且该双栅SOI器件中存在两个控制沟道，分别由栅极和背栅极控制，分别位于源漏极之间区域的上部和下部，从而相同的器件面积情况下，相对于以前的器件结构，增大了器件的有效沟道宽度，增大了器件的驱动电流。
相对于传统只能在芯片封装过程中从衬底背面引出背栅的方式，本发明的双栅SOI器件结构的背栅极接触形成于MOS管正面，工艺更为简单，可以不增加光罩数量，与CMOS工艺兼容，且背栅极接触底部的衬底区域形成有掺杂区域，并可以进一步形成有硅化物层，二者均可以有效降低背栅极接触与背衬底之间的接触电阻，更利于通过背栅对体区电势有效进行调控，改善浮体效应。同时，本发明的背栅极接触形成于浅沟槽隔离结构区域，不会对器件其它区域构成不良影响。
实施例二
本发明还提供一种双栅SOI器件结构的制作方法，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及顶层硅的SOI衬底，在所述顶层硅中形成用于隔离有源区的浅沟槽隔离结构；
S2：在所述有源区中形成栅极、源极及漏极，并形成覆盖所述栅极、源极及漏极的钝化层，得到MOS晶体管；
S3：在所述源极、漏极及栅极上形成接触通孔，同时在所述浅沟槽隔离结构及埋氧层中形成接触通孔；
S4：在所述接触通孔中填充金属，形成栅极接触、源极接触、漏极接触及背栅极接触。
首先请参阅图3，执行步骤S1：提供一自下而上依次包括背衬底1、埋氧层2及顶层硅3的SOI衬底，在所述顶层硅3中形成用于隔离有源区12的浅沟槽隔离结构4。
具体的，先在所述顶层硅3表面淀积氮化硅层作为掩模，然后在位于隔离区的顶层硅中腐蚀出一定深度的沟槽，本实施例中，所述沟槽底部到达所述埋氧层2的上表面。然后再进行侧墙氧化，用化学气相沉积法在所述沟槽中淀积氧化物如二氧化硅，最后通过化学机械平坦化方法平坦化，形成浅沟槽隔离结构4和有源区12。
然后请参阅图4，执行步骤S2：在所述有源区中形成栅极5、源极7及漏极6，并形成覆盖所述栅极、源极及漏极的钝化层，得到MOS晶体管。
具体的，首先在所述SOI衬底表面生长栅氧化层，并淀积多晶硅，利用光刻、刻蚀和离子注入等工艺形成栅极结构；然后进行轻掺杂漏(LDD)注入，在栅极5两侧的SOI衬底中形成轻掺杂漏极和轻掺杂源极；接着在所述栅极5侧壁形成侧墙，防止后续进行源漏注入时过于接近沟道以致发生源漏穿通；再对所述栅极5两侧的SOI衬底进行离子注入，从而形成源极7及漏极6。最后再形成覆盖所述栅极5、源极7及漏极6的钝化层(未图示)，对MOS管进行保护。根据掺杂类型的不同，所述MOS管可以是PMOS或NMOS，此为本领域的公知常识，此处不再详述。
再请参阅图5，执行步骤S3：在所述源极7、漏极6及栅极5上形成接触通孔(未图示)，同时在所述浅沟槽隔离结构4及埋氧层2中形成接触通孔13。
具体的，通过刻蚀形成所述接触通孔13。本发明中，可以在靠近MOS管的源极7一侧的浅沟槽隔离结构中形成接触通孔，也可以在靠近MOS管的漏极6一侧的浅沟槽隔离结构中形成接触通孔，本实施例中，所述接触通孔13以形成于靠近所述源极7一侧为例。
本发明在形成接触通孔时，同时打开STI区域及其下的埋氧层，形成SOI器件的背栅极接触通孔，以利于后续从MOS管正面引出背栅，形成双栅SOI器件结构；相对于传统只能在芯片封装过程中从衬底背面引出背栅的方式，本发明从MOS管正面形成背栅极接触，工艺更为简单，可以不增加光罩数量，与CMOS工艺兼容。
进一步的，在所述浅沟槽隔离结构4及埋氧层2中形成接触通孔13后，可以对所述接触通孔13底部区域的背衬底1进行掺杂，形成掺杂区域14。所述掺杂区域14中的掺杂元素包括但不限于硼、磷及砷中的至少一种。本发明在形成背栅极接触通孔时，在通孔底部进行掺杂，可以有效降低背栅极接触与背衬底之间的接触电阻。
进一步的，对所述接触通孔13底部区域的背衬底1进行掺杂后，可以进一步在所述接触通孔13底部形成硅化物层(未图示)。硅化物层的形成方法为：首先沉积金属，然后进行快速热退火，使金属与硅反应，生成金属硅化物。硅化物层可以进一步降低背栅极接触与背衬底之间的接触电阻。
最后请参阅图2，执行步骤S4：在所述接触通孔中填充金属，形成栅极接触8、源极接触10、漏极接触9及背栅极接触11。本发明的背栅极接触形成于浅沟槽隔离结构区域，不会对器件其它区域构成不良影响。
至此，制作得到了双栅SOI器件结构，可以通过在背栅极接触端施加适当的电压，改变体区电势，从而改善SOI器件的浮体效应。并且本发明制作得到的双栅SOI器件中存在两个控制沟道，分别由栅极和背栅极控制，分别位于源漏极之间区域的上部和下部，从而相同的器件面积情况下，相对于以前的器件结构，增大了器件的有效沟道宽度，增大了器件的驱动电流。
综上所述，本发明的双栅SOI器件结构及其制作方法，具有以下有益效果：(1)本发明在形成接触通孔时，同时打开STI区域及其下的埋氧层，形成SOI器件的背栅极接触通孔，引出背栅，形成双栅SOI器件结构；(2)相对于传统只能在芯片封装过程中从衬底背面引出背栅的方式，本发明从MOS管正面形成背栅极接触，工艺更为简单，可以不增加光罩数量，与CMOS工艺兼容，且本发明在形成背栅极接触通孔时，可以在通孔底部进行掺杂，并形成硅化物层，可以有效降低背栅极接触与背衬底之间的接触电阻；(3)本发明的背栅极接触形成于浅沟槽隔离结构区域，不会对器件其它区域构成不良影响；(4)本发明的双栅SOI器件中存在两个控制沟道，分别由栅极和背栅极控制，从而相同的器件面积情况下，相对于以前的器件结构，增大了器件的有效沟道宽度，增大了器件的驱动电流；(5)本发明的双栅SOI器件工作时，可以在背栅极接触端施加适当的电压，改变体区电势，从而改善浮体效应。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种双栅SOI器件结构，包括SOI衬底及形成于所述SOI衬底中并通过浅沟槽隔离结构隔离的MOS晶体管；所述MOS晶体管包括栅极、源极、漏极、栅极接触、源极接触及漏极接触，其特征在于：所述MOS晶体管还包括背栅极接触；所述背栅极接触设置于所述MOS晶体管正面，且穿通所述浅沟槽隔离结构及SOI衬底的埋氧层，与SOI衬底的背衬底接触。
2.根据权利要求1所述的双栅SOI器件结构，其特征在于：所述背衬底包括一掺杂区域，所述背栅极接触与所述掺杂区域连接。
3.根据权利要求2所述的双栅SOI器件结构，其特征在于：所述背栅极接触与所述掺杂区域之间还形成有一硅化物层。
4.根据权利要求1所述的双栅SOI器件结构，其特征在于：所述浅沟槽隔离结构底部到达所述埋氧层上表面。
5.根据权利要求1所述的双栅SOI器件结构，其特征在于：所述MOS晶体管为PMOS或NMOS。
6.一种双栅SOI器件结构的制作方法，其特征在于，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及顶层硅的SOI衬底，在所述顶层硅中形成用于隔离有源区的浅沟槽隔离结构；
S2：在所述有源区中形成栅极、源极及漏极，并形成覆盖所述栅极、源极及漏极的钝化层，得到MOS晶体管；
S3：在所述源极、漏极及栅极上形成接触通孔，同时在所述浅沟槽隔离结构及埋氧层中形成接触通孔；
S4：在所述接触通孔中填充金属，形成栅极接触、源极接触、漏极接触及背栅极接触。
7.根据权利要求6所述的双栅SOI器件结构的制作方法，其特征在于：于所述步骤S3中，在所述浅沟槽隔离结构及埋氧层中形成接触通孔后，对所述接触通孔底部区域的背衬底进行掺杂，形成掺杂区域。
8.根据权利要求7所述的双栅SOI器件结构的制作方法，其特征在于：所述掺杂区域中的掺杂元素包括硼、磷及砷中的至少一种。
9.根据权利要求7所述的双栅SOI器件结构的制作方法，其特征在于：对所述接触通孔底部区域的背衬底进行掺杂后，进一步在所述接触通孔底部形成硅化物层。
10.根据权利要求6所述的双栅SOI器件结构的制作方法，其特征在于：所述MOS晶体管为PMOS或NMOS。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410509909.XA CN104201193A (zh) | 2014-09-28 | 2014-09-28 | 一种双栅soi器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410509909.XA CN104201193A (zh) | 2014-09-28 | 2014-09-28 | 一种双栅soi器件结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104201193A true CN104201193A (zh) | 2014-12-10 |
Family
ID=52086461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410509909.XA Pending CN104201193A (zh) | 2014-09-28 | 2014-09-28 | 一种双栅soi器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201193A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786319A (zh) * | 2017-11-13 | 2019-05-21 | 格芯公司 | 具有接触增强层的fdsoi半导体装置以及制造方法 |
| CN110890418A (zh) * | 2019-12-02 | 2020-03-17 | 中国科学院上海微系统与信息技术研究所 | 一种具有双埋氧层的晶体管结构及其制备方法 |
| CN112786600A (zh) * | 2021-03-12 | 2021-05-11 | 长江存储科技有限责任公司 | 三维存储器、电路芯片及其制备方法 |
| CN110137257B (zh) * | 2018-02-02 | 2022-04-22 | 安华高科技股份有限公司 | 横向扩散mosfet的创建和操作方法 |
| CN114695517A (zh) * | 2022-06-02 | 2022-07-01 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
| CN117276287A (zh) * | 2023-09-21 | 2023-12-22 | 江苏卓胜微电子股份有限公司 | 绝缘体上硅结构及其制备方法 |
-
2014
- 2014-09-28 CN CN201410509909.XA patent/CN104201193A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786319A (zh) * | 2017-11-13 | 2019-05-21 | 格芯公司 | 具有接触增强层的fdsoi半导体装置以及制造方法 |
| CN109786319B (zh) * | 2017-11-13 | 2023-11-10 | 格芯(美国)集成电路科技有限公司 | 具有接触增强层的fdsoi半导体装置以及制造方法 |
| CN110137257B (zh) * | 2018-02-02 | 2022-04-22 | 安华高科技股份有限公司 | 横向扩散mosfet的创建和操作方法 |
| CN110890418A (zh) * | 2019-12-02 | 2020-03-17 | 中国科学院上海微系统与信息技术研究所 | 一种具有双埋氧层的晶体管结构及其制备方法 |
| CN110890418B (zh) * | 2019-12-02 | 2021-11-05 | 中国科学院上海微系统与信息技术研究所 | 一种具有双埋氧层的晶体管结构及其制备方法 |
| CN112786600A (zh) * | 2021-03-12 | 2021-05-11 | 长江存储科技有限责任公司 | 三维存储器、电路芯片及其制备方法 |
| CN112786600B (zh) * | 2021-03-12 | 2023-05-19 | 长江存储科技有限责任公司 | 三维存储器、电路芯片及其制备方法 |
| CN114695517A (zh) * | 2022-06-02 | 2022-07-01 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
| CN117276287A (zh) * | 2023-09-21 | 2023-12-22 | 江苏卓胜微电子股份有限公司 | 绝缘体上硅结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11158739B2 (en) | Semiconductor structure having field plate and associated fabricating method | |
| CN104201193A (zh) | 一种双栅soi器件结构及其制作方法 | |
| KR101474100B1 (ko) | 수직형 파워 ｍｏｓ 트랜지스터를 갖는 집적 회로 | |
| KR100790257B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN105702727A (zh) | 金属氧化物半导体装置与其形成方法 | |
| CN103208423A (zh) | 基于应变的隔离材料的三维晶体管应变工程技术 | |
| US9276088B1 (en) | Method for making high voltage integrated circuit devices in a fin-type process and resulting devices | |
| KR20150106817A (ko) | 디바이스 향상을 위한 샌드위치 에피 채널 | |
| CN111129157B (zh) | 屏蔽栅功率mosfet器件及其制造方法 | |
| US10629734B2 (en) | Fabricating method of fin structure with tensile stress and complementary FinFET structure | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN108022841A (zh) | 半导体装置的制造方法 | |
| JP2006005294A (ja) | 半導体装置 | |
| CN103094211B (zh) | 制造半导体器件的方法 | |
| CN102820265A (zh) | 通过减少主动区的凹陷及移除间隔体以增进晶体管效能 | |
| CN104362093B (zh) | 一种soi器件结构及其制作方法 | |
| CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
| US9917087B2 (en) | Integrated circuits with a partially-depleted region formed over a bulk silicon substrate and methods for fabricating the same | |
| CN105742282A (zh) | 半导体器件及其制造方法 | |
| CN102832250B (zh) | 一种分割环栅的抗辐照n型mosfet | |
| US10777558B1 (en) | CMOS-based integrated circuit products with isolated P-wells for body-biasing transistor devices | |
| CN109427880A (zh) | 半导体装置及其制造方法 | |
| CN102723336B (zh) | 一种双多晶SOI应变SiGe回型沟道BiCMOS集成器件及制备方法 | |
| CN105097698A (zh) | 一种半导体器件及其制造方法 | |
| CN102456621A (zh) | 半导体器件结构和制作该半导体器件结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141210 |