CN117276287A - 绝缘体上硅结构及其制备方法 - Google Patents
绝缘体上硅结构及其制备方法 Download PDFInfo
- Publication number
- CN117276287A CN117276287A CN202311221825.1A CN202311221825A CN117276287A CN 117276287 A CN117276287 A CN 117276287A CN 202311221825 A CN202311221825 A CN 202311221825A CN 117276287 A CN117276287 A CN 117276287A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- silicon
- buried
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 80
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 177
- 238000000034 method Methods 0.000 claims description 18
- 238000011049 filling Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 17
- 210000000746 body region Anatomy 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000002955 isolation Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请涉及一种绝缘体上硅结构及其制备方法，包括：绝缘体上硅衬底，绝缘体上硅衬底包括埋氧层，埋氧层内埋设有第一栅极；晶体管结构，位于绝缘体上硅衬底上，晶体管结构包括有源层及第二栅极，第二栅极与第一栅极在绝缘体上硅衬底的正投影存在交集，且交集区域位于有源层在绝缘体上硅衬底的正投影内部，第二栅极电连接至第一栅极。本申请将位于埋氧层内的第一栅极同第二栅极进行连接，使得二者电位相同，从而达到对体区电势的控制，有效减少浮体效应。同时，可以使得栅极电压对于电子沟道的控制回到线性。
Description
技术领域
本申请涉及电子器件技术领域，特别是涉及一种绝缘体上硅结构及其制备方法。
背景技术
在传统的绝缘体上硅结构中，有源层被浅沟槽隔离结构和埋氧层在物理上完全隔离。对于绝缘体上硅结构体区电势的控制尤其重要，绝缘体上硅结构存在一端体区接出、两端体区接出以及体端源端接出等多种体区接出方法。
然而，由于体区本身厚度较薄、掺杂浓度较低且电阻较大，所以目前的绝缘体上硅结构仍然存在浮体效应。
发明内容
基于此，有必要针对传统技术中的绝缘体上硅仍然存在浮体效应的问题提供一种绝缘体上硅结构及其制备方法。
为了实现上述目的，一方面，本申请提供了一种绝缘体上硅结构，包括：
绝缘体上硅衬底，所述绝缘体上硅衬底包括埋氧层，所述埋氧层内埋设有第一栅极；
晶体管结构，位于所述绝缘体上硅衬底上，所述晶体管结构包括有源层及第二栅极，所述第二栅极与所述第一栅极在所述绝缘体上硅衬底的正投影存在交集，且交集区域位于所述有源层在所述绝缘体上硅衬底的正投影内部，所述第二栅极电连接至所述第一栅极。
上述绝缘体上硅结构将位于埋氧层内的第一栅极同第二栅极进行连接，使得二者电位相同，从而达到对体区电势的控制，有效减少浮体效应。
在传统技术中，浮体效应的存在会改变栅极电压对于电子沟道的线性控制作用。本申请将埋氧层内的第一栅极与晶体管结构中的第二栅极进行连接，可以使得栅极电压对于电子沟道的控制回到线性。
在其中一个实施例中，所述第一栅极的尺寸大于所述第二栅极的尺寸。
在其中一个实施例中，所述绝缘体上硅衬底包括：
第二衬底；
电荷捕获层，位于所述第二衬底上；
埋氧层，位于所述电荷捕获层上。
在其中一个实施例中，所述绝缘体上硅结构还包括：
介质层，位于所述晶体管结构上；
第一互连结构，从所述介质层延伸至所述第一栅极；
第二互连结构，从所述介质层延伸至所述第二栅极；
互连走线，连接所述第一互连结构与所述第二互连结构。
在其中一个实施例中，所述绝缘体上硅衬底包括电荷捕获层，所述绝缘体上硅结构还包括：
第三互连结构，从所述介质层内延伸至所述电荷捕获层。
本申请还提供了一种绝缘体上硅结构的制备方法，包括：
形成绝缘体上硅衬底，所述绝缘体上硅衬底包括埋氧层，所述埋氧层内埋入有第一栅极；
于所述绝缘体上硅衬底上形成晶体管结构，所述晶体管结构包括有源层及第二栅极，所述第二栅极与所述第一栅极在所述绝缘体上硅衬底的正投影存在交集，且交集区域位于所述有源层在所述绝缘体上硅衬底的正投影内部；
电连接所述第一栅极与所述第二栅极。
上述绝缘体上硅结构的制备方法中，将位于埋氧层内的第一栅极同第二栅极进行连接，使得二者电位相同，从而达到对体区电势的控制，有效减少浮体效应。
在传统技术中，浮体效应的存在会改变栅极电压对于电子沟道的线性控制作用。上述绝缘体上硅结构的制备方法将埋入埋氧层内的第一栅极与晶体管结构中的第二栅极进行连接，可以使得栅极电压对于电子沟道的控制回到线性。同时，第一栅极与晶体管结构内的有源层可以形成一个沟道，第二栅极与晶体管结构内的有源层还可以形成一个沟道，基于本申请绝缘体上硅结构制作的器件导通时，双沟道的形成提升了绝缘体上硅结构在导通和关断两种状态下的器件性能。
在其中一个实施例中，形成绝缘体上硅衬底，包括：
提供第一衬底以及第二衬底；
于所述第一衬底上形成第一埋氧层，且对所述第一衬底进行离子注入，形成剥离界面；
于所述第二衬底上形成第二埋氧层；
于所述第二埋氧层内形成第一栅极；
将所述第一衬底与所述第二衬底进行键合，所述第一埋氧层与所述第二埋氧层键合形成所述埋氧层；
于所述剥离界面对所述第一衬底进行剥离，剩余所述第一衬底形成有源层。
在其中一个实施例中，于所述第二衬底上形成第二埋氧层之前，包括：
于所述第二衬底上形成电荷捕获层。
在其中一个实施例中，形成绝缘体上硅衬底，包括：
提供第三衬底以及第四衬底；
于所述第三衬底上形成第三埋氧层，且于所述第四衬底上形成第四埋氧层；
于所述第三埋氧层内形成第一栅极；
将所述第三衬底与所述第四衬底进行键合，所述第三埋氧层与所述第四埋氧层键合形成所述埋氧层；
减薄所述第四衬底，剩余所述第四衬底形成有源层。
在其中一个实施例中，连接所述第一栅极与所述第二栅极，包括：
于所述晶体管结构上形成介质层；
于所述介质层内形成第一通孔，所述第一通孔暴露所述第一栅极；
于所述介质层内形成第二通孔，所述第二通孔暴露所述第二栅极；
填充所述第一通孔形成第一互连结构，且填充所述第二通孔形成第二互连结构；
形成连接所述第一互连结构与所述第二互连结构的互连走线。
在其中一个实施例中，所述绝缘体上硅衬底包括电荷捕获层，所述埋氧层位于电荷捕获层上，
于所述介质层内形成第一通孔同时，还于所述介质层内形成第三通孔，所述第三通孔暴露所述电荷捕获层；
填充所述第一通孔形成所述第一互连结构，且填充所述第二通孔形成所述第二互连结构的同时，还填充所述第三通孔形成第三互连结构。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的绝缘体上硅结构的制备方法的流程图；
图2至图17为一实施例中提供的绝缘体上硅结构的制备方法中所得结构的截面结构示意图；
图18为一实施例中提供的绝缘体上硅结构的俯视结构示意图；
图19为一实施例中提供的绝缘体上硅衬底的制备方法中所得结构的截面结构示意图。
附图标记说明：100-绝缘体上硅衬底，110-埋氧层，111-第一埋氧层，112-第二埋氧层，120-第一栅极，130-电荷捕获层，140-有源层，141-漏区，142-源区，151-第一衬底，152-第二衬底，210-浅沟槽隔离结构，221-第二栅极材料，220-第二栅极，230-侧墙，310-第一图形化光刻胶，320-第二图形化光刻胶，330-第三图形化光刻胶，340-第四图形化光刻胶，350-第五图形化光刻胶，400-介质层，511-第一通孔，512-第一互连结构，521-第二通孔，522-第二互连结构，531-第三通孔，532-第三互连结构，540-互连走线。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。
在一个实施例中，请参阅图1，提供一种绝缘体上硅结构的制备方法，包括：
步骤S100，形成绝缘体上硅衬底100，绝缘体上硅衬底100包括埋氧层110，埋氧层110内埋入有第一栅极120；
步骤S200，于绝缘体上硅衬底100上形成晶体管结构，晶体管结构包括有源层140及第二栅极220，第二栅极220与第一栅极120在绝缘体上硅衬底100的正投影存在交集，且交集区域位于有源层140在绝缘体上硅衬底100的正投影内部；
步骤S300，连接第一栅极120与第二栅极220。
在步骤S100中，请参阅图2，绝缘体上硅衬底100包括埋氧层110，埋氧层110内埋入有第一栅极120。绝缘体上硅（SOI）衬底的埋氧层110存在多种形成方法，例如，可以对衬底材料进行高能量、大剂量的氧离子注入，进而形成埋氧层110。基于埋氧层110可以形成绝缘体上硅衬底100。
在步骤S200中，在绝缘体上硅衬底100形成晶体管结构，晶体管结构包括有源层140以及第二栅极220。第二栅极220与第一栅极120在绝缘体上硅衬底100的正投影存在交集，且交集区域位于有源层140在绝缘体上硅衬底100的正投影内部。晶体管结构还可以包括浅沟槽隔离结构210、源区142以及漏区141。具体地，有源层140位于埋氧层110上，浅沟槽隔离结构210（Shallow Trench Isolation，STI）位于有源层140内，第二栅极220位于有源层140表面，源区142以及漏区141均位于有源层140内。
晶体管结构的形成过程包括：首先基于有源层140形成浅沟槽隔离结构210。具体地，请参阅图3至图5，可以基于第一图形化光刻胶310对有源层140进行刻蚀形成浅沟槽，对浅沟槽进行热氧化，使用化学气相沉积（CVD）工艺对浅沟槽进行填充，最后将浅沟槽内填充的物质进行化学机械抛光（CMP），获取与有源层140齐平的表面，浅沟槽隔离结构210制作完成。然后，形成第二栅极220。具体地，请参阅图6至图7，可以先在有源层140上形成整层的第二栅极材料221，然后基于第二图形化光刻胶320对其进行刻蚀形成第二栅极220。第二栅极220可以采用多晶硅材料。然后，对器件进行热氧化修复损伤。再然后，对有源层140进行轻掺杂漏（LDD）注入工艺，形成浅结。再然后，制作侧墙230环绕第一栅极120。具体地，请参阅图8至图9，首先可以沉积二氧化硅，然后对二氧化硅进行反刻形成侧墙230。最后，基于浅结进行离子注入完成源区142以及漏区141的制作。
第二栅极220与第一栅极120在绝缘体上硅衬底100的正投影存在交集，在此并不对第二栅极220与第一栅极120的尺寸进行限制。
作为示例，第一栅极120的尺寸可以大于第二栅极220的尺寸。本实施例所说的尺寸为第一栅极120在衬底延伸方向的尺寸，以及第二栅极220在衬底延伸方向的尺寸，也就是说，在本申请中在衬底延伸方向，第一栅极120的长度大于第二栅极220的长度。并且，实际实现时，第一栅极120和第二栅极220的一端可以对齐，通过第一栅极120延伸出的部分将第一栅极和第二栅极220连接。具体地，第一栅极120的尺寸可以比第二栅极220的尺寸大500nm-800nm。第一栅极120的尺寸以及第二栅极220的尺寸可以根据制程设备的套刻精度进行合理设置，即满足制程设备的工艺偏移量。此时，将第一栅极120与第二栅极220进行电连接时，可以基于第一栅极120大于第二栅极220的区域进行电连接。
在其他示例中，第一栅极120的尺寸可以与第二栅极220的尺寸的相同，在此并不限制二者进行电连接的方式。
在步骤S300中，将埋氧层110内的第一栅极120与晶体管结构中的第二栅极220进行电连接，第一栅极120与第二栅极220的图形相似，可以保证二者的电位相同。
作为示例，晶体管结构可以为N型MOS管。当N型MOS管导通时，第二栅极220为正电压，第一栅极120同第二栅极220进行连接，所以第一栅极120与第二栅极220的电位相同，N型MOS管的体区接近全耗尽，其电势升高，阈值电压降低，导通电流显著增大，导通速度大幅度提高。当N型MOS管关断时，第二栅极220为负电压，第一栅极120与第二栅极220的电位相同，N型MOS管的体区电势降低，阈值电压升高，漏电流降低，N型MOS管耐压能力显著提升。
在本实施例中，将位于埋氧层110内的第一栅极120同第二栅极220进行连接，使得二者电位相同，从而达到对体区电势的控制，有效减少浮体效应。进一步地，将基于本实施例绝缘体上硅结构形成的晶体管结构应用于模拟电路中，可以有效改善电路的线性度且减少电路关状态下的漏电功耗。
在传统技术中，浮体效应的存在会改变栅极电压对于电子沟道的线性控制作用。本申请将埋入埋氧层110内的第一栅极120与晶体管结构中的第二栅极220进行连接，可以使得栅极电压对于电子沟道的控制回到线性。同时，第一栅极120与晶体管结构内的有源层140可以形成一个沟道，第二栅极220与晶体管结构内的有源层140还可以形成一个沟道，基于本申请绝缘体上硅结构制作的器件导通时，双沟道的形成提升了绝缘体上硅结构在导通和关断两种状态下的器件性能。
在一个实施例中，请参阅图19，步骤S100包括：
步骤S111，提供第一衬底151以及第二衬底152；
步骤S112，于第一衬底151上形成第一埋氧层111，且对第一衬底151进行离子注入，形成剥离界面；
步骤S113，于第二衬底152上形成第二埋氧层112；
步骤S114，于第二埋氧层112内形成第一栅极120；
步骤S115，将第一衬底151与第二衬底152进行键合，第一埋氧层111与第二埋氧层112键合形成埋氧层110；
步骤S116，于剥离界面对第一衬底151进行剥离，剩余第一衬底151形成有源层140。
在步骤S111中，第一衬底151以及第二衬底152均可以采用半导体材料构成。例如，第一衬底151和第二衬底152可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。
在步骤S112中，在第一衬底151上形成第一埋氧层111，并且对第一衬底151进行离子注入，形成剥离界面。具体地，可以采用沉积的方式形成第一埋氧层111。并对第一衬底151进行氢离子注入，在预设位置形成剥离界面。
在步骤S113中，在第二衬底152上形成第二埋氧层112。形成第二埋氧层112的方式在此并不作限制，具体地，可以采用沉积的方式形成第二埋氧层112。
作为示例，在第二衬底152上形成第二埋氧层112之前，还可以在第二衬底152上形成电荷捕获层130（Trap rich layer）。
在步骤S114中，在第二埋氧层112内形成第一栅极120。具体地，可以先在第二埋氧层112上形成第三图形化光刻胶330，然后基于第三图形化光刻胶330对第二埋氧层112进行刻蚀，再然后在第二埋氧层112上沉积第一栅极120材料，最后对第一栅极120材料进行化学机械抛光（CMP）形成第一栅极120，第一栅极120位于第二埋氧层112内，其表面与第二埋氧层112的表面齐平。
在步骤S115中，将第一衬底151同第二衬底152键合时，通过二者各自的埋氧层110表面进行键合，此时第一埋氧层111与第二埋氧层112进行键合，共同形成埋氧层110。因第一栅极120位于第二埋氧层112内，当第一埋氧层111与第二埋氧层112键合形成埋氧层110时，第一栅极120位于埋氧层110内。
在步骤S116中，在剥离界面对第一衬底151进行剥离，剩余第一衬底151形成有源层140。将第一衬底151的部分进行剥离之后，还需要对剥离界面处的表面进行抛光，形成平整的有源层140表面。
在本实施例中，将第一栅极120的制作同智能剥离技术（Smart Cut）相结合，可以对第一栅极120与有源层140之间的距离（例如6nm-10nm）进行精确控制，有利于器件性能的提升。此外，智能剥离技术（Smart Cut）有效的减少了第一栅极120的制作难度，且降低了污染风险。
在一个实施例中，步骤S100包括：
步骤S121，提供第三衬底以及第四衬底；
步骤S122，于第三衬底上形成第三埋氧层，且于第四衬底上形成第四埋氧层；
步骤S123，于第三埋氧层内形成第一栅极120；
步骤S124，将第三衬底与第四衬底进行键合，第三埋氧层与第四埋氧层键合形成埋氧层110；
步骤S125，减薄第四衬底，剩余第四衬底形成有源层140。
在步骤S121中，提供第三衬底以及第四衬底。第三衬底以及第四衬底均可以采用半导体材料构成。例如，第三衬底和第四衬底可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。
在步骤S122中，在第三衬底上形成第三埋氧层，且在第四衬底上形成第四埋氧层。例如，第三埋氧层和第四埋氧层均可以采用沉积的方式形成。
在步骤S123中，在第三埋氧层内形成第一栅极120。在此并不限制第一栅极120的形成方式。
在步骤S124中，将第三衬底同第四衬底键合时，通过二者各自的埋氧层110表面进行键合，此时第三埋氧层与第四埋氧层进行键合，共同形成埋氧层110。因第一栅极120位于第三埋氧层内，当第三埋氧层与第四埋氧层键合形成埋氧层110时，第一栅极120位于埋氧层110内。
在步骤S125中，将第四衬底进行减薄，剩余的第四衬底形成有源层140。
在一个实施例中，步骤S300包括：
步骤S310，于晶体管结构上形成介质层400；
步骤S320，于介质层400内形成第一通孔511，第一通孔511暴露第一栅极120；
步骤S330，于介质层400内形成第二通孔521，第二通孔521暴露第二栅极220；
步骤S340，填充第一通孔511形成第一互连结构512，且填充第二通孔521形成第二互连结构522；
步骤S350，形成连接第一互连结构512与第二互连结构522的互连走线540。
在步骤S310中，请参阅图10，在晶体管结构上形成介质层400，具体地，可以采用沉积的方式形成介质层400。介质层400将晶体管结构覆盖，具体地，介质层400将第二栅极220以及有源层140表面进行覆盖。
在步骤S320中，在介质层400内形成第一通孔511，第一通孔511暴露第一栅极120。具体地，请参阅图11至图13，可以在介质层400表面形成第四图形化光刻胶340，基于第四图形化光刻胶340对介质层400进行刻蚀，形成暴露第一栅极120的第一通孔511。
在步骤S330中，在介质层400内形成第二通孔521，第二通孔521暴露第二栅极220。具体地，请参阅图14至图15，可以在介质层400表面形成第五图形化光刻胶350，基于第五图形化光刻胶350对介质层400进行刻蚀，形成暴露第二栅极220的第二通孔521。
此外，在此并不限制第一通孔511与第二通孔521的形成顺序。当首先形成第一通孔511时，第五图形化光刻胶350将第一通孔511填充，形成第二通孔521之后，将介质层400表面的第五图形化光刻胶350去除时，还将第一通孔511内的第五图形化光刻胶350进行去除。
在步骤S340中，请参阅图16，填充第一通孔511形成第一互连结构512，并且填充第二通孔521形成第二互连结构522。具体地，可以在第一通孔511以及第二通孔521内填充钨，然后将钨进行平坦化，使得第一互连结构512以及第二互连结构522同介质层400的表面齐平。第一互连结构512贯穿介质层400以及浅沟槽隔离结构210延伸至第一栅极120表面。第二互连结构522贯穿介质层400延伸至第二栅极220表面。
在步骤S350中，请参阅图17，形成连接第一互连结构512与第二互连结构522的互连走线540。互连走线540可以采用金属材料制作。互连走线540可以形成在介质层400上，如图17所示。互连走线540也可以形成在介质层400内，在此不做限制。
在一个实施例中，绝缘体上硅衬底100包括电荷捕获层130，埋氧层110位于电荷捕获层130上，步骤S320的同时，还于介质层400内形成第三通孔531，第三通孔531暴露电荷捕获层130；
步骤S340的同时，还填充第三通孔531形成第三互连结构532。
在介质层400内形成第三通孔531，第三通孔531暴露电荷捕获层130。具体地，可以基于第四图形化光刻胶340对介质层400进行刻蚀，还形成暴露电荷捕获层130的第三通孔531。
填充第三通孔531形成第三互连结构532。具体地，可以在第三通孔531内填充钨，然后将钨进行平坦化，使得第三互连结构532同介质层400的表面齐平。第三互连结构532贯穿介质层400以及浅沟槽隔离结构210延伸至电荷捕获层130表面。
在本实施例中，在介质层400内形成第三互连结构532，第三互连结构532可以有效减小基于本申请绝缘体上硅结构制作的器件的背栅效应。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，请继续参阅图17以及图18，还提供一种绝缘体上硅结构，包括：绝缘体上硅衬底100以及晶体管结构。
绝缘体上硅衬底100包括埋氧层110，埋氧层110内埋设有第一栅极120。
作为示例，绝缘体上硅衬底100可以包括第二衬底152、电荷捕获层130、埋氧层110以及有源层140。第二衬底152可以采用半导体材料构成。电荷捕获层130位于第二衬底152上。埋氧层110位于电荷捕获层130上，埋氧层110内埋设有第一栅极120。有源层140位于埋氧层110上。作为示例，有源层140可以是对第一衬底151进行剥离，而留下来的部分第一衬底151。有源层140构成晶体管结构。
又一示例，绝缘体上硅衬底100可以包括第三衬底、电荷捕获层130、埋氧层110以及有源层140。第四衬底可以采用半导体材料构成。电荷捕获层130位于第四衬底上。埋氧层110位于电荷捕获层130上，埋氧层110内埋设有第一栅极120。有源层140位于埋氧层110上。作为示例，有源层140可以是对第三衬底进行减薄，而留下来的部分第三衬底。有源层140构成晶体管结构。
晶体管结构位于绝缘体上硅衬底100上，晶体管结构包括有源层140及第二栅极220，第二栅极220与第一栅极120在绝缘体上硅衬底100的正投影存在交集，且交集区域位于有源层140在绝缘体上硅衬底100的正投影内部，第二栅极220电连接至第一栅极120。
第二栅极220与第一栅极120在绝缘体上硅衬底100的正投影存在交集，在此并不对第二栅极220与第一栅极120的尺寸进行限制。
作为示例，第一栅极120的尺寸可以大于第二栅极220的尺寸。本实施例所说的尺寸为第一栅极120在衬底延伸方向的尺寸，以及第二栅极220在衬底延伸方向的尺寸，也就是说，在本申请中在衬底延伸方向，第一栅极120的长度大于第二栅极220的长度。并且，实际实现时，第一栅极120和第二栅极220的一端可以对齐，通过第一栅极120延伸出的部分将第一栅极和第二栅极220连接。具体地，第一栅极120的尺寸可以比第二栅极220的尺寸大500nm-800nm。第一栅极120的尺寸以及第二栅极220的尺寸可以根据制程设备的套刻精度进行合理设置，即满足制程设备的工艺偏移量。此时，将第一栅极120与第二栅极220进行电连接时，可以基于第一栅极120大于第二栅极220的区域进行电连接。
在其他示例中，第一栅极120的尺寸可以与第二栅极220的尺寸的相同，在此并不限制二者进行电连接的方式。
作为示例，晶体管结构还可以包括有源层140、浅沟槽隔离结构210、源区142以及漏区141。其中，有源层140位于埋氧层110上，浅沟槽隔离结构210（Shallow TrenchIsolation，STI）位于有源层140内，第二栅极220位于有源层140表面，源区142以及漏区141均位于有源层140内。
在本实施例中，将位于埋氧层110内的第一栅极120同第二栅极220进行连接，使得二者电位相同，从而达到对体区电势的控制，有效减少浮体效应。
在传统技术中，浮体效应的存在会改变栅极电压对于电子沟道的线性控制作用。本申请将埋氧层110内的第一栅极120与晶体管结构中的第二栅极220进行连接，可以使得栅极电压对于电子沟道的控制回到线性。
在一个实施例中，绝缘体上硅结构还包括：介质层400、第一互连结构512以及第二互连结构522以及互连走线540。
介质层400位于晶体管结构上，将晶体管结构覆盖，具体地，介质层400将第二栅极220以及有源层140表面进行覆盖。
第一互连结构512从介质层400延伸至第一栅极120。具体地，第一互连结构512贯穿介质层400以及浅沟槽隔离结构210延伸至第一栅极120表面。
第二互连结构522从介质层400延伸至第二栅极220。具体地，第二互连结构522贯穿介质层400延伸至第二栅极220表面。
互连走线540连接第一互连结构512以及第二互连结构522。互连走线540可以采用金属材料制作。互连走线540可以位于在介质层400上，如图17所示。互连走线540也可以位于在介质层400内，在此不做限制。
在一个实施例中，绝缘体上硅衬底100包括电荷捕获层130，绝缘体上硅结构该包括第三互连结构532。
第三互连结构532从介质层400延伸至电荷捕获层130。具体地，第三互连结构532贯穿介质层400以及浅沟槽隔离结构210延伸至电荷捕获层130表面。
在本实施例中，第三互连结构532同电荷捕获层130进行连接，其可以有效减小基于本申请绝缘体上硅结构制作的器件的背栅效应。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (11)
1.一种绝缘体上硅结构，其特征在于，包括：
绝缘体上硅衬底，所述绝缘体上硅衬底包括埋氧层，所述埋氧层内埋设有第一栅极；
晶体管结构，位于所述绝缘体上硅衬底上，所述晶体管结构包括有源层及第二栅极，所述第二栅极与所述第一栅极在所述绝缘体上硅衬底的正投影存在交集，且交集区域位于所述有源层在所述绝缘体上硅衬底的正投影内部，所述第二栅极电连接至所述第一栅极。
2.根据权利要求1所述的绝缘体上硅结构，其特征在于，所述第一栅极的尺寸大于所述第二栅极的尺寸。
3.根据权利要求1所述的绝缘体上硅结构，其特征在于，所述绝缘体上硅衬底包括：
第二衬底；
电荷捕获层，位于所述第二衬底上；
埋氧层，位于所述电荷捕获层上。
4.根据权利要求1所述的绝缘体上硅结构，其特征在于，所述绝缘体上硅结构还包括：
介质层，位于所述晶体管结构上；
第一互连结构，从所述介质层延伸至所述第一栅极；
第二互连结构，从所述介质层延伸至所述第二栅极；
互连走线，连接所述第一互连结构与所述第二互连结构。
5.根据权利要求4所述的绝缘体上硅结构，其特征在于，所述绝缘体上硅衬底包括电荷捕获层，所述绝缘体上硅结构还包括：
第三互连结构，从所述介质层内延伸至所述电荷捕获层。
6.一种绝缘体上硅结构的制备方法，其特征在于，包括：
形成绝缘体上硅衬底，所述绝缘体上硅衬底包括埋氧层，所述埋氧层内埋入有第一栅极；
于所述绝缘体上硅衬底上形成晶体管结构，所述晶体管结构包括有源层及第二栅极，所述第二栅极与所述第一栅极在所述绝缘体上硅衬底的正投影存在交集，且交集区域位于所述有源层在所述绝缘体上硅衬底的正投影内部；
电连接所述第一栅极与所述第二栅极。
7.根据权利要求6所述的绝缘体上硅结构的制备方法，其特征在于，形成绝缘体上硅衬底，包括：
提供第一衬底以及第二衬底；
于所述第一衬底上形成第一埋氧层，且对所述第一衬底进行离子注入，形成剥离界面；
于所述第二衬底上形成第二埋氧层；
于所述第二埋氧层内形成第一栅极；
将所述第一衬底与所述第二衬底进行键合，所述第一埋氧层与所述第二埋氧层键合形成所述埋氧层；
于所述剥离界面对所述第一衬底进行剥离，剩余所述第一衬底形成有源层。
8.根据权利要求7所述的绝缘体上硅结构的制备方法，其特征在于，于所述第二衬底上形成第二埋氧层之前，包括：
于所述第二衬底上形成电荷捕获层。
9.根据权利要求6所述的绝缘体上硅结构的制备方法，其特征在于，形成绝缘体上硅衬底，包括：
提供第三衬底以及第四衬底；
于所述第三衬底上形成第三埋氧层，且于所述第四衬底上形成第四埋氧层；
于所述第三埋氧层内形成第一栅极；
将所述第三衬底与所述第四衬底进行键合，所述第三埋氧层与所述第四埋氧层键合形成所述埋氧层；
减薄所述第四衬底，剩余所述第四衬底形成有源层。
10.根据权利要求6所述的绝缘体上硅结构的制备方法，其特征在于，连接所述第一栅极与所述第二栅极，包括：
于所述晶体管结构上形成介质层；
于所述介质层内形成第一通孔，所述第一通孔暴露所述第一栅极；
于所述介质层内形成第二通孔，所述第二通孔暴露所述第二栅极；
填充所述第一通孔形成第一互连结构，且填充所述第二通孔形成第二互连结构；
形成连接所述第一互连结构与所述第二互连结构的互连走线。
11.根据权利要求10所述的绝缘体上硅结构的制备方法，其特征在于，所述绝缘体上硅衬底包括电荷捕获层，所述埋氧层位于电荷捕获层上，
于所述介质层内形成第一通孔同时，还于所述介质层内形成第三通孔，所述第三通孔暴露所述电荷捕获层；
填充所述第一通孔形成所述第一互连结构，且填充所述第二通孔形成所述第二互连结构的同时，还填充所述第三通孔形成第三互连结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221825.1A CN117276287A (zh) | 2023-09-21 | 2023-09-21 | 绝缘体上硅结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221825.1A CN117276287A (zh) | 2023-09-21 | 2023-09-21 | 绝缘体上硅结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117276287A true CN117276287A (zh) | 2023-12-22 |
Family
ID=89211664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311221825.1A Pending CN117276287A (zh) | 2023-09-21 | 2023-09-21 | 绝缘体上硅结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276287A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040046207A1 (en) * | 2002-09-05 | 2004-03-11 | International Business Machines Corporation | Method to control device threshold of SOI MOSFET'S |
| US20060108644A1 (en) * | 2004-11-24 | 2006-05-25 | Hao-Yu Chen | Self-aligned double gate device and method for forming same |
| US20100176453A1 (en) * | 2009-01-12 | 2010-07-15 | International Business Machines Corporation | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer |
| US20120104495A1 (en) * | 2010-10-27 | 2012-05-03 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor structure and method for manufacturing the same |
| CN103311301A (zh) * | 2013-05-09 | 2013-09-18 | 北京大学 | 一种抑制辐射引起背栅泄漏电流的soi器件及其制备方法 |
| US20140342529A1 (en) * | 2013-03-27 | 2014-11-20 | Silanna Semiconductor U.S.A., Inc. | Semiconductor-on-Insulator Integrated Circuit with Back Side Gate |
| CN104201193A (zh) * | 2014-09-28 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 一种双栅soi器件结构及其制作方法 |
| US20170179156A1 (en) * | 2015-12-16 | 2017-06-22 | Globalfoundries Inc. | Structure and method for fully depleted silicon on insulator structure for threshold voltage modification |
| US20200185504A1 (en) * | 2017-09-27 | 2020-06-11 | Intel Corporation | Thin film transistor with charge trap layer |
| US20210376070A1 (en) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Company Limited | Novel soi device structure for robust isolation |
| CN115172382A (zh) * | 2022-06-29 | 2022-10-11 | 无锡沧海云帆电子科技有限公司 | 绝缘体上硅器件及其制作方法 |
| WO2022237231A1 (zh) * | 2021-05-10 | 2022-11-17 | 无锡华润上华科技有限公司 | 双绝缘体上硅器件及其制造方法 |
| WO2023087808A1 (zh) * | 2021-11-19 | 2023-05-25 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
-
2023
- 2023-09-21 CN CN202311221825.1A patent/CN117276287A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040046207A1 (en) * | 2002-09-05 | 2004-03-11 | International Business Machines Corporation | Method to control device threshold of SOI MOSFET'S |
| US20060108644A1 (en) * | 2004-11-24 | 2006-05-25 | Hao-Yu Chen | Self-aligned double gate device and method for forming same |
| US20100176453A1 (en) * | 2009-01-12 | 2010-07-15 | International Business Machines Corporation | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer |
| US20120104495A1 (en) * | 2010-10-27 | 2012-05-03 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor structure and method for manufacturing the same |
| US20140342529A1 (en) * | 2013-03-27 | 2014-11-20 | Silanna Semiconductor U.S.A., Inc. | Semiconductor-on-Insulator Integrated Circuit with Back Side Gate |
| CN103311301A (zh) * | 2013-05-09 | 2013-09-18 | 北京大学 | 一种抑制辐射引起背栅泄漏电流的soi器件及其制备方法 |
| CN104201193A (zh) * | 2014-09-28 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 一种双栅soi器件结构及其制作方法 |
| US20170179156A1 (en) * | 2015-12-16 | 2017-06-22 | Globalfoundries Inc. | Structure and method for fully depleted silicon on insulator structure for threshold voltage modification |
| US20200185504A1 (en) * | 2017-09-27 | 2020-06-11 | Intel Corporation | Thin film transistor with charge trap layer |
| US20210376070A1 (en) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Company Limited | Novel soi device structure for robust isolation |
| WO2022237231A1 (zh) * | 2021-05-10 | 2022-11-17 | 无锡华润上华科技有限公司 | 双绝缘体上硅器件及其制造方法 |
| WO2023087808A1 (zh) * | 2021-11-19 | 2023-05-25 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| CN115172382A (zh) * | 2022-06-29 | 2022-10-11 | 无锡沧海云帆电子科技有限公司 | 绝缘体上硅器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7682941B2 (en) | Integrated circuit with bulk and SOI devices connected with an epitaxial region | |
| JP3437132B2 (ja) | 半導体装置 | |
| US6252280B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1197693A (ja) | 半導体装置およびその製造方法 | |
| US6849883B2 (en) | Strained SOI MOSFET device and method of fabricating same | |
| US8957494B2 (en) | High-voltage Schottky diode and manufacturing method thereof | |
| US7638376B2 (en) | Method for forming SOI device | |
| US9450074B1 (en) | LDMOS with field plate connected to gate | |
| TWI593026B (zh) | 多層半導體裝置結構及其製造方法 | |
| CN103367394B (zh) | 半导体器件及其制造方法 | |
| CN101901751B (zh) | 半导体元件及其制造方法 | |
| JP2006173357A (ja) | 半導体装置およびその製造方法 | |
| CN117276287A (zh) | 绝缘体上硅结构及其制备方法 | |
| CN111435644A (zh) | 环栅晶体管及其制备方法 | |
| US6538286B1 (en) | Isolation structure and method for semiconductor device | |
| US6534822B1 (en) | Silicon on insulator field effect transistor with a double Schottky gate structure | |
| US10297662B2 (en) | Dielectrically isolated semiconductor device and method for manufacturing the same | |
| US5981349A (en) | Method of forming semiconducting planar junction termination with high breakdown voltage and low parasitic capacitance | |
| US10074650B2 (en) | Deep trench isolation for RF devices on SOI | |
| US20050142780A1 (en) | Method of fabricating a fin transistor | |
| US7439581B2 (en) | Transistors, semiconductor integrated circuit interconnections and methods of forming the same | |
| US7105421B1 (en) | Silicon on insulator field effect transistor with heterojunction gate | |
| US7741693B1 (en) | Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices | |
| JP2936536B2 (ja) | 半導体デバイスおよびその製造方法 | |
| CN109545785B (zh) | 一种半导体器件结构和制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |