CN105428241A - 具有屏蔽栅的沟槽栅功率器件的制造方法 - Google Patents

具有屏蔽栅的沟槽栅功率器件的制造方法 Download PDF

Info

Publication number
CN105428241A
CN105428241A CN201510992471.XA CN201510992471A CN105428241A CN 105428241 A CN105428241 A CN 105428241A CN 201510992471 A CN201510992471 A CN 201510992471A CN 105428241 A CN105428241 A CN 105428241A
Authority
CN
China
Prior art keywords
gate
trench
semiconductor substrate
hard mask
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510992471.XA
Other languages
English (en)
Other versions
CN105428241B (zh
Inventor
颜树范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510992471.XA priority Critical patent/CN105428241B/zh
Publication of CN105428241A publication Critical patent/CN105428241A/zh
Application granted granted Critical
Publication of CN105428241B publication Critical patent/CN105428241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

本发明公开了一种具有屏蔽栅的沟槽栅功率器件的制造方法，包括如下步骤：形成第一硬质掩模层并光刻刻蚀定义出栅极形成区域；极形成区域半导体衬底进行刻蚀形成沟槽，去除所述第一硬质掩模层；形成栅介质层和多晶硅栅，多晶硅将沟槽完全填充；对多晶硅栅进行回刻；形成第二硬质掩模层并光刻刻蚀定义出深沟槽形成区域，进行刻蚀形成深沟槽；在深沟槽的侧面和底部表面以及多晶硅栅的侧面同时形成第一氧化层；进行源多晶硅生长。本发明能形成侧壁多晶硅结构的多晶硅栅，能提高栅源隔离氧化层的厚度、减少栅源漏电。

Description

具有屏蔽栅的沟槽栅功率器件的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有屏蔽栅(ShieldGateTrench，SGT)的沟槽栅功率器件的制造方法。
背景技术
如图1A至图1F所示，是现有具有屏蔽栅的沟槽栅功率器件的制造方法各步骤中的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的沟槽栅结构，包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。
步骤二、如图1B所示，在深沟槽103的侧面和底部表面形成氧化层104。
步骤三、如图1C所示，在所述深沟槽103中填充源多晶硅，该源多晶硅即为作为屏蔽栅的多晶硅。
步骤四、如图1D所示，将深沟槽103顶部区域的氧化层104去除。
步骤五、如图1E所示，形成栅氧化层和多晶硅栅106。多晶硅栅106即为沟槽栅。
步骤六、如图1F所示，形成阱区107，源区108，阱区接触区109，层间膜110，接触孔111，正面金属层112，对正面金属层112光刻分别形成源极和栅极，其中源极通过接触孔和底部的源区108、阱区接触区109以及源多晶硅105接触，栅极通过接触孔和多晶硅栅106接触。
之后形成在半导体衬底101的背面形成漏区和背面金属层。
现有方法中，多晶硅栅106的一个侧面通过栅氧化层和阱区107隔离，阱区107的被多晶硅栅106侧面覆盖的表面用于形成沟道。由图1F所示可知，上述现有方法形成的多晶硅栅106仅位于深沟槽顶部的侧壁，这种具有侧壁多晶硅结构的垂直功率器件能够增加工作电流；同时源多晶硅105填充于整个深沟槽中，源多晶硅105能形成良好的屏蔽，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率特性。但是，上述现有方法中，多晶硅栅106的另一个侧面和源多晶硅105之间隔离的氧化层即栅源隔离氧化层是和栅氧化层同时形成的，这使得栅源隔离氧化层和栅氧化层一样薄，这会带来较大的栅源漏电。
发明内容
本发明所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅功率器件的制造方法，能形成侧壁多晶硅结构的多晶硅栅，能提高栅源隔离氧化层的厚度、减少栅源漏电。
为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅功率器件的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成第一硬质掩模层，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述第一硬质掩模层去除。
步骤二、以刻蚀后的所述第一硬质掩模层为掩模对所述半导体衬底进行刻蚀形成沟槽；去除所述第一硬质掩模层。
步骤三、在所述沟槽的侧面和底部表面依次形成栅介质层和多晶硅栅，所述多晶硅栅将所述沟槽完全填充，所述多晶硅栅也延伸到所述沟槽外的所述半导体衬底表面。
步骤四、对所述多晶硅栅进行回刻，该回刻工艺将所述沟槽外部的所述多晶硅栅去除、将所述沟槽区域的所述多晶硅栅表面和所述半导体衬底表面相平。
步骤五、在所述半导体衬底表面形成第二硬质掩模层，采用光刻工艺定义出深沟槽形成区域，所述深沟槽形成区域位于所述栅极形成区域中且小于所述栅极形成区域，采用刻蚀工艺将所述深沟槽形成区域外的所述第二硬质掩模层去除。
以所述第二硬质掩模层为掩模依次对所述深沟槽形成区域的所述多晶硅栅和所述多晶硅栅底部的所述半导体衬底进行刻蚀形成深沟槽。
步骤六、在所述深沟槽的侧面和底部表面以及所述多晶硅栅的侧面同时形成第一氧化层。
步骤七、进行源多晶硅生长，所述源多晶硅将形成有所述第一氧化层的所述深沟槽和所述沟槽完全填充。
进一步的改进是，步骤七之后，还包括如下步骤：
步骤八、将所述沟槽外的所述源多晶硅、所述第一氧化层和所述第二硬质掩模层都去除并将所述半导体衬底表面露出。
步骤九、进行离子注入和热退火推进工艺在所述半导体衬底中形成阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
步骤十、进行重掺杂的源注入在所述阱区表面形成源区。
步骤十一、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述源多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触。
步骤十二、对所述半导体衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述深沟槽位于所述硅外延层内。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述第一硬质掩模层由氧化层组成或者由氧化层加氮化层组成；所述第二硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
进一步的改进是，步骤十一中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成阱区接触区的步骤。
进一步的改进是，沟槽栅功率器件为沟槽栅功率MOSFET器件。
本发明通过自上而下的工艺流程，先形成顶部的多晶硅栅，再进一步刻蚀形成深沟槽，多晶硅栅采用侧壁多晶硅结构，这样在形成源多晶硅之前，能在深沟槽的侧面和底部表面以及多晶硅栅的侧面同时形成第一氧化层，第一氧化层的底部作为源多晶硅和半导体衬底之间的隔离氧化层，而第一氧化层的顶部则作为多晶硅栅和源多晶硅之间的隔离氧化层即栅源隔离氧化层，相对于现有自下而上的方法，本发明的栅源隔离氧化层不必再受到较薄的栅氧化层的厚度的限制，从而能提高栅源隔离氧化层的厚度、减少栅源漏电。
本发明方法形成的多晶硅栅具有侧壁多晶硅结构，能够增加垂直功率器件的工作电流。同时本发明方法形成的源多晶硅填充于整个深沟槽中，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1F是现有具有屏蔽栅的沟槽栅功率器件的制造方法各步骤中的器件结构示意图；
图2是本发明实施例方法流程图；
图3A-图3P是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例方法流程图；如图3A至图3M所示，是本发明实施例方法各步骤中的器件结构示意图。本发明实施例中以沟槽4栅功率器件为沟槽4栅功率MOSFET器件为例进行说明，本发明实施例具有屏蔽栅的沟槽4栅功率器件的制造方法，包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底1，在所述半导体衬底1表面形成第一硬质掩模层2a。所述第一硬质掩模层2a由氧化层组成或者由氧化层加氮化层组成。
所述半导体衬底1为硅衬底，该硅衬底为表面形成有硅外延层的硅外延片，所述深沟槽6位于所述硅外延层内。所述硅衬底的硅外延层的电导率是2欧姆·厘米～15欧姆·厘米，厚度为2微米～20微米，取决于芯片应用击穿电压要求，击穿电压范围一般为20伏～200伏。
如图3B所示，采用光刻工艺形成的光刻胶图形3a定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述第一硬质掩模层2a去除。
步骤二、如图3C所示，以刻蚀后的所述第一硬质掩模层2a为掩模对所述半导体衬底1进行第一次各向异性刻蚀形成沟槽4。
步骤二、如图3C所示，以刻蚀后的所述第一硬质掩模层2a为掩模对所述半导体衬底1进行刻蚀形成沟槽4。
如图3D所示，去除所述第一硬质掩模层2a。
本发明实施例中，所述沟槽4的深度为0.8微米～1.5微米。
步骤三、如图3E所示，在所述沟槽4的侧面和底部表面依次形成栅介质层如栅氧化层和多晶硅栅5，所述多晶硅栅5将所述沟槽4完全填充，所述多晶硅栅5也延伸到所述沟槽4外的所述半导体衬底1表面。
步骤四、如图3F所示，对所述多晶硅栅5进行回刻，该回刻工艺将所述沟槽4外部的所述多晶硅栅5去除、将所述沟槽区域的所述多晶硅栅5表面和所述半导体衬底1表面相平。
步骤五、如图3G所示，在所述半导体衬底1表面形成第二硬质掩模层2b，采用光刻工艺定义出深沟槽形成区域，所述深沟槽形成区域位于所述栅极形成区域中且小于所述栅极形成区域，采用刻蚀工艺将所述深沟槽形成区域外的所述第二硬质掩模层2b去除。
以所述第二硬质掩模层2b为掩模依次对所述深沟槽形成区域的所述多晶硅栅5和所述多晶硅栅5底部的所述半导体衬底1进行刻蚀形成深沟槽6；请参考图3H和图3I所示。
本发明实施例中，所述深沟槽6的深度为1微米～5微米。
步骤六、如图3J所示，在所述深沟槽6的侧面和底部表面以及所述多晶硅栅5的侧面同时形成第一氧化层7。本发明实施例中，所述第一氧化层7的厚度为0.3微米～1.5微米。
步骤七、如图3K所示，进行源多晶硅8生长，所述源多晶硅8将形成有所述第一氧化层7的所述深沟槽6和所述沟槽4完全填充。
步骤八、如图3L所示，将所述沟槽4外的所述源多晶硅8、所述第一氧化层7和所述第一硬质掩模层2a都去除并将所述半导体衬底1表面露出。
步骤九、如图3M所示，进行离子注入和热退火推进工艺在所述半导体衬底1中形成阱区9，所述多晶硅栅5从侧面覆盖所述阱区9且被所述多晶硅栅5侧面覆盖的所述阱区9表面用于形成沟道。
对于NMOSFET器件，所述阱区9的离子注入为P型离子注入，较佳为注入的离子为硼离子，注入剂量为1E13cm-2～1E13cm-2。
对于PMOSFET器件，所述阱区9的离子注入为N型离子注入，较佳为注入的离子为磷离子，注入剂量为1E13cm-2～1E13cm-2。
步骤十、如图3M所示，进行重掺杂的源注入在所述阱区9表面形成源区10。
对于NMOSFET器件，所述源区10的离子注入为N型离子注入，较佳为注入的离子为砷或磷离子，注入剂量为大于5E15cm-2。
对于PMOSFET器件，所述源区10的离子注入为P型离子注入，较佳为注入的离子为硼或氟化硼离子，注入剂量为大于5E15cm-2。
步骤十一、如图3N所示，在所述半导体衬底1正面形成层间膜11。本发明实施例中，所述层间膜11的厚度为3K微米～20K微米。
采用光刻工艺形成的光刻胶图形12定义出接触孔13的形成区域，采用刻蚀工艺将接触孔13的形成区域的层间膜11去除形成接触孔13。
在引出所述源区10和所述阱区9的接触孔13的底部形成阱区接触区14。
对于NMOSFET器件，所述阱区接触区14的离子注入为P型离子注入，较佳为注入的离子为硼或氟化硼离子，注入剂量为大于5E15cm-2。
对于PMOSFET器件，所述阱区接触区14的离子注入为N型离子注入，较佳为注入的离子为砷或磷离子，注入剂量为大于5E15cm-2。
如图3O所示，在接触孔13中填充金属14，形成正面金属层16，对所述正面金属层16进行光刻刻蚀形成源极和栅极，所述源极通过接触孔13的金属14和所述源区10以及所述源多晶硅8接触，所述栅极通过接触孔13的金属14和所述多晶硅栅5接触。
步骤十二、如图3P示，对所述半导体衬底1背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层17漏极。所述半导体衬底1背面减薄的厚度为100微米～300微米。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成第一硬质掩模层，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述第一硬质掩模层去除；
步骤二、以刻蚀后的所述第一硬质掩模层为掩模对所述半导体衬底进行刻蚀形成沟槽；去除所述第一硬质掩模层；
步骤三、在所述沟槽的侧面和底部表面依次形成栅介质层和多晶硅栅，所述多晶硅栅将所述沟槽完全填充，所述多晶硅栅也延伸到所述沟槽外的所述半导体衬底表面；
步骤四、对所述多晶硅栅进行回刻，该回刻工艺将所述沟槽外部的所述多晶硅栅去除、将所述沟槽区域的所述多晶硅栅表面和所述半导体衬底表面相平；
步骤五、在所述半导体衬底表面形成第二硬质掩模层，采用光刻工艺定义出深沟槽形成区域，所述深沟槽形成区域位于所述栅极形成区域中且小于所述栅极形成区域，采用刻蚀工艺将所述深沟槽形成区域外的所述第二硬质掩模层去除；
以所述第二硬质掩模层为掩模依次对所述深沟槽形成区域的所述多晶硅栅和所述多晶硅栅底部的所述半导体衬底进行刻蚀形成深沟槽；
步骤六、在所述深沟槽的侧面和底部表面以及所述多晶硅栅的侧面同时形成第一氧化层；
步骤七、进行源多晶硅生长，所述源多晶硅将形成有所述第一氧化层的所述深沟槽和所述沟槽完全填充。
2.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：步骤七之后，还包括如下步骤：
步骤八、将所述沟槽外的所述源多晶硅、所述第一氧化层和所述第二硬质掩模层都去除并将所述半导体衬底表面露出；
步骤九、进行离子注入和热退火推进工艺在所述半导体衬底中形成阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
步骤十、进行重掺杂的源注入在所述阱区表面形成源区；
步骤十一、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述源多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触；
步骤十二、对所述半导体衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
3.如权利要求1或2所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述深沟槽位于所述硅外延层内。
4.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：所述栅介质层为栅氧化层。
5.如权利要求1所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：所述第一硬质掩模层由氧化层组成或者由氧化层加氮化层组成；所述第二硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
6.如权利要求2所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：步骤十一中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成阱区接触区的步骤。
7.如权利要求2所述的具有屏蔽栅的沟槽栅功率器件的制造方法，其特征在于：沟槽栅功率器件为沟槽栅功率MOSFET器件。
CN201510992471.XA 2015-12-25 2015-12-25 具有屏蔽栅的沟槽栅功率器件的制造方法 Active CN105428241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510992471.XA CN105428241B (zh) 2015-12-25 2015-12-25 具有屏蔽栅的沟槽栅功率器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510992471.XA CN105428241B (zh) 2015-12-25 2015-12-25 具有屏蔽栅的沟槽栅功率器件的制造方法

Publications (2)

Publication Number Publication Date
CN105428241A true CN105428241A (zh) 2016-03-23
CN105428241B CN105428241B (zh) 2018-04-17

Family

ID=55506357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510992471.XA Active CN105428241B (zh) 2015-12-25 2015-12-25 具有屏蔽栅的沟槽栅功率器件的制造方法

Country Status (1)

Country Link
CN (1) CN105428241B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024607A (zh) * 2016-05-18 2016-10-12 上海华虹宏力半导体制造有限公司 屏蔽栅功率mosfet的制造方法
CN106876279A (zh) * 2017-03-31 2017-06-20 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
CN109427881A (zh) * 2017-08-23 2019-03-05 深圳尚阳通科技有限公司 具有屏蔽栅的沟槽栅mosfet及制造方法
CN110034182A (zh) * 2019-03-13 2019-07-19 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅器件的制造方法
CN112201583A (zh) * 2020-10-27 2021-01-08 上海华虹宏力半导体制造有限公司 包含sgt结构的mosfet器件的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
US20100155773A1 (en) * 2008-12-23 2010-06-24 Power Integrations, Inc. VTS insulated gate bipolar transistor
CN101785091A (zh) * 2007-08-21 2010-07-21 飞兆半导体公司 屏蔽的栅极沟槽场效应晶体管的方法和结构
US20100244125A1 (en) * 2006-03-28 2010-09-30 Nxp B.V. Power semiconductor device structure for integrated circuit and method of fabrication thereof
CN101997033A (zh) * 2009-08-14 2011-03-30 万国半导体股份有限公司 屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
US20100244125A1 (en) * 2006-03-28 2010-09-30 Nxp B.V. Power semiconductor device structure for integrated circuit and method of fabrication thereof
CN101785091A (zh) * 2007-08-21 2010-07-21 飞兆半导体公司 屏蔽的栅极沟槽场效应晶体管的方法和结构
US20100155773A1 (en) * 2008-12-23 2010-06-24 Power Integrations, Inc. VTS insulated gate bipolar transistor
CN101997033A (zh) * 2009-08-14 2011-03-30 万国半导体股份有限公司 屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024607A (zh) * 2016-05-18 2016-10-12 上海华虹宏力半导体制造有限公司 屏蔽栅功率mosfet的制造方法
CN106024607B (zh) * 2016-05-18 2019-01-04 上海华虹宏力半导体制造有限公司 屏蔽栅功率mosfet的制造方法
CN106876279A (zh) * 2017-03-31 2017-06-20 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
CN109427881A (zh) * 2017-08-23 2019-03-05 深圳尚阳通科技有限公司 具有屏蔽栅的沟槽栅mosfet及制造方法
CN110034182A (zh) * 2019-03-13 2019-07-19 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅器件的制造方法
CN112201583A (zh) * 2020-10-27 2021-01-08 上海华虹宏力半导体制造有限公司 包含sgt结构的mosfet器件的制作方法
CN112201583B (zh) * 2020-10-27 2024-02-27 上海华虹宏力半导体制造有限公司 包含sgt结构的mosfet器件的制作方法

Also Published As

Publication number Publication date
CN105428241B (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
US8067800B2 (en) Super-junction trench MOSFET with resurf step oxide and the method to make the same
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
US8004051B2 (en) Lateral trench MOSFET having a field plate
KR100861213B1 (ko) 반도체 소자 및 그 제조방법
CN107452738B (zh) 包括伪栅极结构的集成电路及其形成方法
CN106057674A (zh) 屏蔽栅沟槽mosfet的制造方法
TWI570917B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
KR20130031205A (ko) 반도체 장치 및 그 제조 방법
CN104347420A (zh) Ldmos器件及其形成方法
TWI527096B (zh) Ｍｏｓ電晶體及其形成方法
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN105551964A (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
JP2016021547A (ja) 半導体装置の製造方法
TW201320306A (zh) 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
CN108400166B (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
TW201405819A (zh) 半導體裝置及其製造方法
CN103681850B (zh) 功率mosfet及其形成方法
CN104103518A (zh) 半导体功率器件的制作方法
CN102214561A (zh) 超级结半导体器件及其制造方法
JP2009081427A (ja) 半導体装置および半導体装置の製造方法
CN102956704A (zh) 准垂直功率mosfet及其形成方法
JP5798865B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant