CN106024607B - 屏蔽栅功率mosfet的制造方法 - Google Patents
屏蔽栅功率mosfet的制造方法 Download PDFInfo
- Publication number
- CN106024607B CN106024607B CN201610329379.XA CN201610329379A CN106024607B CN 106024607 B CN106024607 B CN 106024607B CN 201610329379 A CN201610329379 A CN 201610329379A CN 106024607 B CN106024607 B CN 106024607B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- groove
- layer
- silicon
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 175
- 229920005591 polysilicon Polymers 0.000 claims abstract description 175
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 107
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 167
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000010276 construction Methods 0.000 abstract description 6
- 230000001413 cellular effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 22
- 239000013078 crystal Substances 0.000 description 7
- 229910003978 SiClx Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种屏蔽栅功率MOSFET的制造方法，各原胞的栅极结构形成步骤为：在硅衬底表面形成硬质掩模层并光刻刻蚀形成沟槽；在沟槽的底部形成第一氧化硅层和屏蔽多晶硅；在屏蔽多晶硅表面和第一氧化硅层顶部的沟槽侧面形成第二氮化硅层；进行氮化硅回刻将屏蔽多晶硅表面露出；进行硅局部场氧化工艺在屏蔽多晶硅表面形成多晶硅间隔离氧化硅，去除硬质掩模层和第二氮化硅层；形成栅介质层和多晶硅栅。本发明能缩小器件的单元结构尺寸并能得到薄栅介质层，从而能降低器件的导通压降，实现低压应用。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅(Shield GateTrench，SGT)功率MOSFET的制造方法的沟槽栅功率器件的制造方法。
背景技术
屏蔽栅功率MOSFET需要在沟槽栅的底部形成屏蔽栅，屏蔽栅和沟槽栅一般都采用多晶硅组成，在屏蔽栅和沟槽栅之间需要通过多晶硅间隔离氧化硅进行隔离。现有方法中，多晶硅间隔离氧化硅有两种形成方法，第一种是通过在屏蔽栅形成后，采用高密度等离子体化学气相淀积(HDP CVD)工艺淀积氧化硅来填充屏蔽栅顶部的沟槽，之后对氧化硅进行回刻形成多晶硅间隔离氧化硅；第二种方法是通过采用热氧化工艺的方法形成多晶硅间隔离氧化硅，该多晶硅间隔离氧化硅和位于顶部沟槽侧面的栅氧化层采用热氧化工艺同时形成。
如图1所示，是现有第一种方法形成的屏蔽栅功率MOSFET的结构示意图；以N型器件为例，在N型半导体衬底如硅衬底101的表面形成有N型外延层102，栅极区域的N型外延层102中形成有沟槽，沟槽的顶部形成有由多晶硅组成的屏蔽栅即屏蔽多晶硅104，屏蔽栅104和沟槽侧面之间隔离有介质层如氧化硅层103。在形成屏蔽栅104之后形成采用HDP CVD工艺形成氧化硅、对氧化硅进行致密化以及进行化学机械研磨(CMP)和湿法回刻形成多晶硅间隔离氧化硅105a；之后形成栅介质层如栅氧化层106以及填充多晶硅并回刻在沟槽的顶部形成沟槽栅即多晶硅栅107。之后还包括P型阱108，N+区组成的源区109，层间膜110，接触孔111，阱区接触区112，正面金属层113的形成步骤，最后对正面金属层113进行图形化形成源极和栅极。
现有第一种工艺方法的优点是多晶硅间隔离氧化硅105a的厚度可以通过湿法回刻时间精确控制，工艺窗口较大。缺点是HDP CVD的填充对沟槽深宽比有要求，导致器件单元的步进即原胞尺寸(cell pitch)比较大，限制了其在低压MOS管上的应用。一般器件的导通区由多个单元结构排列形成，单元结构包括一个沟槽和沟槽之间的间隔，一个单元的尺寸即pitch为沟槽的宽度和沟槽的间距和。
如图2所示，是现有第二种方法形成的屏蔽栅功率MOSFET的结构示意图；和现有第一种方法的区别之处仅为多晶硅间隔离氧化硅的形成工艺不同，在现有第二种方法中：在屏蔽栅104形成之后，通过热氧化工艺同时形成多晶硅间隔离氧化硅105b和栅氧化层106，多晶硅间隔离氧化硅105b是通过对屏蔽栅104的顶部多晶硅氧化形成，栅氧化层106是对沟槽侧面的硅氧化形成。第二种工艺方法步骤简单，通过一次氧化在生长栅氧的同时在多晶硅上形成隔离氧化硅。但多晶硅上生长的热氧化硅质量比较差，必须通过增加栅氧化硅的厚度来获得足够厚的隔离氧化硅；这会影响器件的阈值电压(VT)和非嵌位感性负载开关过程(unclamped inductive switching,UIS)能力。
发明内容
本发明所要解决的技术问题是提供一种屏蔽栅功率MOSFET的制造方法，能缩小器件的单元结构尺寸并能得到薄栅介质层，从而能降低器件的导通压降，实现低压应用。
为解决上述技术问题，本发明提供的屏蔽栅功率MOSFET的制造方法中屏蔽栅功率MOSFET的导通区由多个原胞周期性排列组成，各所述原胞的栅极结构采用如下步骤形成：
步骤一、提供一硅衬底，在所述硅衬底表面形成硬质掩模层，所述硬质掩模层包括第一氮化硅层且所述硬质掩模层通过所述第一氮化硅层和所述硅衬底表面接触。
通过光刻工艺形成的光刻胶图形定义沟槽的形成区域并依次对所述硬质掩模层和所述硅衬底进行刻蚀形成沟槽。
步骤二、在所述沟槽的底部形成由第一多晶硅层组成的屏蔽多晶硅，所述屏蔽多晶硅和所述沟槽侧面和底部表面之间隔离有第一氧化硅层，所述第一氧化硅层的表面和所述屏蔽多晶硅的表面相平。
步骤三、进行氮化硅沉积在所述屏蔽多晶硅表面和所述第一氧化硅层顶部的沟槽侧面形成第二氮化硅层。
步骤四、进行氮化硅回刻将所述屏蔽多晶硅表面的所述第二氮化硅层去除。
步骤五、进行硅局部场氧化(LOCOS)工艺在所述屏蔽多晶硅表面形成多晶硅间隔离氧化硅，所述硅局部场氧化工艺区域由所述硬质掩模层的第一氮化硅层和所述第二氮化硅层自对准定义；之后，去除所述硬质掩模层和所述第二氮化硅层。
步骤六、在形成有所述多晶硅间隔离氧化硅的所述沟槽顶部形成栅介质层和多晶硅栅，所述栅介质层形成于所述沟槽顶部的侧面，所述多晶硅栅将所述沟槽顶部完全填充。
进一步的改进是，步骤一中在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
进一步的改进是，步骤一中所述硬质掩模层还包括形成于所述第一氮化硅层表面的第二氧化硅层。
进一步的改进是，步骤二包括如下分步骤：
在所述沟槽的侧面和底部表面形成第一氧化硅层。
淀积第一多晶硅层将形成有所述第一氧化硅层的所述沟槽完全填充，所述第一多晶硅层还延伸到所述沟槽外部。
进行多晶硅回刻，该多晶硅回刻后的所述第一多晶硅层位于所述沟槽底部并组成所述屏蔽多晶硅。
进行氧化硅回刻，该氧化硅回刻后所述第一氧化硅层位于所述沟槽底部并实现所述屏蔽多晶硅和所述沟槽侧面和底部表面之间隔离。
进一步的改进是，步骤六包括如下分步骤：
在形成有所述多晶硅间隔离氧化硅的所述沟槽顶部的侧面形成所述栅介质层，所述栅介质层还延伸到所述沟槽外部。
在形成有所述栅介质层的所述沟槽顶部填充第二多晶硅层，所述第二多晶硅层还延伸到所述沟槽外部的所述栅介质层表面。
进行多晶硅回刻，该多晶硅回刻后的所述第二多晶硅层填充所述沟槽顶部并组成所述多晶硅栅。
进一步的改进是，所述栅介质层为栅氧化硅层。
进一步的改进是，采用热氧化工艺形成所述栅介质层。
进一步的改进是，步骤六之后，还包括如下步骤：
步骤七、进行离子注入和热退火推进工艺在所述硅衬底中形成第二导电类型的阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
步骤八、进行第一导电类型重掺杂的源注入在所述阱区表面形成源区。
步骤九、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述屏蔽多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触。
步骤十、对所述硅衬底背面进行减薄并形成第一导电类型的重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，步骤九中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第二导电类型的重掺杂注入形成阱区接触区的步骤。
进一步的改进是，在所述导通区外侧形成有屏蔽多晶硅引出区，所述屏蔽多晶硅引出区中的沟槽和所述导通区中的沟槽同时形成，且所述导通区中的各所述原胞的深沟槽和所述屏蔽多晶硅引出区的深沟槽相连通。
步骤二中在所述导通区中形成位于所述沟槽的底部的所述屏蔽多晶硅时在所述屏蔽多晶硅引出区中形成将对应的沟槽完全填充的所述屏蔽多晶硅，所述导通区中的各所述原胞的屏蔽多晶硅和所述屏蔽多晶硅引出区的屏蔽多晶硅相连接并通过形成于所述屏蔽多晶硅引出区的屏蔽多晶硅顶部的接触孔连接到所述源极。
进一步的改进是，屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，所述原胞的步进的最小值达1.2微米以下，所述栅介质层的厚度达450埃以下。
本发明多晶硅间隔离氧化硅通过硅局部场氧化工艺形成，屏蔽多晶硅表面为局部场氧化的区域，该区域由硬质掩模层的第一氮化硅层和第二氮化硅层自对准定义，本发明不需要采用额外的光刻工艺就能在屏蔽多晶硅的表面形成多晶硅间隔离氧化硅，这样能够缩小沟槽的尺寸，从而能够减少整个器件单元结构的尺寸，即能缩小pitch，从而有利于能降低器件的导通压降，实现器件在低压的应用。
另外，本发明的多晶硅间隔离氧化硅和栅介质层的形成工艺分开，从而能消除多晶硅间隔离氧化硅和栅介质层之间对厚度的要求不同的负面影响，在能够得到足够厚度的多晶硅间隔离氧化硅的同时能够得到足够薄的栅介质层，所以能够得到良好的VT和UIS能力，进一步的有利于器件在低压的应用。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种方法形成的屏蔽栅功率MOSFET的结构示意图；
图2是现有第二种方法形成的屏蔽栅功率MOSFET的结构示意图；
图3是本发明实施例方法流程图；
图4-图17B是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例方法流程图；如图4至图17B所示，是本发明实施例方法各步骤中的器件结构示意图。本发明实施例屏蔽栅功率MOSFET的制造方法中屏蔽栅功率MOSFET的导通区由多个原胞周期性排列组成，在所述导通区外侧形成有屏蔽多晶硅引出区，各所述原胞的栅极结构采用如下步骤形成：
步骤一、如图4所示，提供一硅衬底1，在所述硅衬底1表面形成有硅外延层2。
如图5所示，在所述硅衬底1表面形成硬质掩模层201，所述硬质掩模层201包括第一氮化硅层201a且所述硬质掩模层201通过所述第一氮化硅层201a和所述硅衬底1表面接触。本发明实施例中，所述硬质掩模层201还包括形成于所述第一氮化硅层201a表面的第二氧化硅层201b，即所述硬质掩模层201为双层结构。
如图5所示，通过光刻工艺形成的光刻胶图形定义沟槽202的形成区域并对所述硬质掩模层201进行刻蚀形成图形结构。
如图6A所示为导通区的结构示意图，如图6B所示为屏蔽多晶硅引出区的结构示意图，去除所述第一氮化硅层201a表面的第二氧化硅层201b，在其它实施例中所述第二氧化硅201b也能保留。
如图7A所示为导通区的结构示意图，如图7B所示为屏蔽多晶硅引出区的结构示意图，所述硅衬底1进行刻蚀形成沟槽202，本发明实施例中，所述硅衬底1进行刻蚀形成沟槽202；所述沟槽202形成于所述硅外延层2中。所述屏蔽多晶硅引出区中的沟槽单独用标记202a标出，所述屏蔽多晶硅引出区中的沟槽202a和所述导通区中的沟槽202同时形成，且所述导通区中的各所述原胞的深沟槽202a和所述屏蔽多晶硅引出区的深沟槽202相连通。
步骤二、在所述沟槽202的底部形成由第一多晶硅层4组成的屏蔽多晶硅4，所述屏蔽多晶硅4和所述沟槽202侧面和底部表面之间隔离有第一氧化硅层3，所述第一氧化硅层3的表面和所述屏蔽多晶硅4的表面相平。
包括如下分步骤：
如图8A所示为导通区的结构示意图，如图8B所示为屏蔽多晶硅引出区的结构示意图，在所述沟槽202的侧面和底部表面形成第一氧化硅层3，所述第一氧化硅层3采用热氧化工艺形成或淀积加回刻工艺形成。
如图9A所示为导通区的结构示意图，如图9B所示为屏蔽多晶硅引出区的结构示意图，淀积第一多晶硅层4将形成有所述第一氧化硅层3的所述沟槽202完全填充，所述第一多晶硅层4还延伸到所述沟槽202外部。所述屏蔽多晶硅引出区填充的第一多晶硅层单独用标记4a标出。
如图10A所示为导通区的结构示意图，如图10B所示为屏蔽多晶硅引出区的结构示意图，进行多晶硅回刻，该多晶硅回刻后的所述第一多晶硅层4位于所述沟槽202底部并组成所述屏蔽栅即屏蔽多晶硅4。进行氧化硅回刻，该氧化硅回刻后所述第一氧化硅层3位于所述沟槽202底部并实现所述屏蔽多晶硅4和所述沟槽202侧面和底部表面之间隔离。
如图10B所示，在所述屏蔽多晶硅引出区的第一多晶硅层4a回刻到和所述第一氮化硅层201a表面相平之后，通过光刻胶图形将所述屏蔽多晶硅引出区保护，使所述屏蔽多晶硅引出区在的多晶硅不再进行回刻，也不再进行所述第一氧化硅层3的回刻。
如图11A所示为导通区的结构示意图，如图11B所示为屏蔽多晶硅引出区的结构示意图，之后在进行多晶硅回刻，使导通区中所述第一氧化硅层3的表面和所述屏蔽多晶硅4的表面相平且都位于所述沟槽202底部；而屏蔽多晶硅引出区中所述第一氧化硅层3的表面和也和第一多晶硅层4a回刻后形成的屏蔽多晶硅4a的表面相平但顶部表面靠近所述沟槽202的顶部表面或相平。
步骤三、如图12A所示为导通区的结构示意图，如图12B所示为屏蔽多晶硅引出区的结构示意图，进行氮化硅沉积在所述屏蔽多晶硅4表面和所述第一氧化硅层3顶部的沟槽202侧面形成第二氮化硅层203。
步骤四、如图13A所示为导通区的结构示意图，如图13B所示为屏蔽多晶硅引出区的结构示意图，进行氮化硅回刻将所述屏蔽多晶硅4表面的所述第二氮化硅层203去除。由于所述导通区和所述屏蔽多晶硅引出区都位于同一所述硅衬底1，故两个区域中工艺会同时进行，所述屏蔽多晶硅引出区的屏蔽多晶硅4a表面的所述第二氮化硅层203也会被去除。
步骤五、如图14A所示为导通区的结构示意图，如图14B所示为屏蔽多晶硅引出区的结构示意图，进行硅局部场氧化工艺在所述屏蔽多晶硅4表面形成多晶硅间隔离氧化硅5，所述硅局部场氧化工艺区域由所述硬质掩模层201的第一氮化硅层201a和所述第二氮化硅层203自对准定义。在所述导通区形成所述多晶硅间隔离氧化硅5的同时，在所述屏蔽多晶硅引出区的屏蔽多晶硅4a表面也会形成氧化硅层5a。
如图15A所示为导通区的结构示意图，如图15B所示为屏蔽多晶硅引出区的结构示意图，之后，去除所述硬质掩模层201和所述第二氮化硅层203。
步骤六、如图16A所示为导通区的结构示意图，如图16B所示为屏蔽多晶硅引出区的结构示意图，在形成有所述多晶硅间隔离氧化硅5的所述沟槽202顶部形成栅介质层6和多晶硅栅7，所述栅介质层6形成于所述沟槽202顶部的侧面，所述多晶硅栅7将所述沟槽202顶部完全填充。所述屏蔽多晶硅引出区中由于屏蔽多晶硅4a和氧化硅层5a已经填充于沟槽202a的顶部，故在沟槽202a的顶部不会形成栅介质层6和多晶硅栅7。
步骤六包括如下分步骤：
在形成有所述多晶硅间隔离氧化硅5的所述沟槽202顶部的侧面形成所述栅介质层6，所述栅介质层6还延伸到所述沟槽202外部。较佳为，所述栅介质层6为栅氧化硅层，采用热氧化工艺形成所述栅介质层6。
在形成有所述栅介质层6的所述沟槽202顶部填充第二多晶硅层，所述第二多晶硅层还延伸到所述沟槽202外部的所述栅介质层6表面。
进行多晶硅回刻，该多晶硅回刻后的所述第二多晶硅层填充所述沟槽202顶部并组成所述多晶硅栅7。
如图17A所示为导通区的结构示意图，如图17B所示为屏蔽多晶硅引出区的结构示意图，栅极结构形成后，还包括如下步骤：
步骤七、进行离子注入和热退火推进工艺在所述硅衬底1中形成第二导电类型的阱区8，所述多晶硅栅7从侧面覆盖所述阱区8且被所述多晶硅栅7侧面覆盖的所述阱区8表面用于形成沟道。如图17B所示可知，阱区8未形成在所述屏蔽多晶硅引出区中。
步骤八、进行第一导电类型重掺杂的源注入在所述阱区8表面形成源区9；如图17B所示可知，源区9未形成在所述屏蔽多晶硅引出区中。
步骤九、在所述硅衬底1正面形成层间膜10、接触孔11和正面金属层13，对所述正面金属层13进行光刻刻蚀形成源极和栅极。
所述栅极通过接触孔11和所述多晶硅栅7接触。
所述源极通过接触孔11和所述源区9以及所述屏蔽多晶硅4接触；所述源极和所述导通区中的屏蔽多晶硅4的连接关系为：所述导通区中的各所述原胞的屏蔽多晶硅4和所述屏蔽多晶硅引出区的屏蔽多晶硅4a相连接并通过形成于所述屏蔽多晶硅引出区的屏蔽多晶硅4a顶部的接触孔11连接到所述源极。
较佳为，所述接触孔11的开口形成后、金属填充前，还包括在和所述源区9相接触的接触孔11的底部进行第二导电类型的重掺杂注入形成阱区接触区12的步骤。
步骤十、对所述硅衬底1背面进行减薄并形成第一导电类型的重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
本发明实施例方法中，屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
由上可知，本发明实施例多晶硅间隔离氧化硅5通过硅局部场氧化工艺形成且局部场氧化的区域由硬质掩模层201的第一氮化硅层201a和第二氮化硅层203自对准定义，本发明实施例不需要采用额外的光刻工艺就能在屏蔽多晶硅4的表面形成多晶硅间隔离氧化硅5，这样能够缩小沟槽202的尺寸，从而能够减少整个器件单元结构的尺寸，从而有利于能降低器件的导通压降，实现器件在低压的应用。
另外，本发明实施例多晶硅间隔离氧化硅5和栅介质层6的形成工艺分开，从而能消除多晶硅间隔离氧化硅5和栅介质层6之间对厚度的要求不同的负面影响，在能够得到足够厚度的多晶硅间隔离氧化硅5的同时能够得到足够薄的栅介质层6，所以能够得到良好的VT和UIS能力，进一步的有利于器件在低压的应用。本发明实施例能够制作1.2μm pitch，栅氧厚度以下的器件；从而使低压低功耗分离栅功率MOS管即屏蔽栅功率MOSFET成为可能。目前市面上的分离栅功率MOS管多为30V以上的应用，采用本发明实施例方法后可以制作20V分离栅功率MOS管。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种屏蔽栅功率MOSFET的制造方法，其特征在于，屏蔽栅功率MOSFET的导通区由多个原胞周期性排列组成，各所述原胞的栅极结构采用如下步骤形成：
步骤一、提供一硅衬底，在所述硅衬底表面形成硬质掩模层，所述硬质掩模层包括第一氮化硅层且所述硬质掩模层通过所述第一氮化硅层和所述硅衬底表面接触；
通过光刻工艺形成的光刻胶图形定义沟槽的形成区域并依次对所述硬质掩模层和所述硅衬底进行刻蚀形成沟槽；
在所述导通区外侧形成有屏蔽多晶硅引出区，所述屏蔽多晶硅引出区中的沟槽和所述导通区中的沟槽同时形成，且所述导通区中的各所述原胞的沟槽和所述屏蔽多晶硅引出区的沟槽相连通；步骤二、在所述沟槽的底部形成由第一多晶硅层组成的屏蔽多晶硅，所述屏蔽多晶硅和所述沟槽侧面和底部表面之间隔离有第一氧化硅层，所述第一氧化硅层的表面和所述屏蔽多晶硅的表面相平；
步骤二中在所述导通区中形成位于所述沟槽的底部的所述屏蔽多晶硅时在所述屏蔽多晶硅引出区中形成将对应的沟槽完全填充的所述屏蔽多晶硅，所述导通区中的各所述原胞的屏蔽多晶硅和所述屏蔽多晶硅引出区的屏蔽多晶硅相连接并通过后续形成于所述屏蔽多晶硅引出区的屏蔽多晶硅顶部的接触孔连接到源极；
步骤三、进行氮化硅沉积在所述屏蔽多晶硅表面和所述第一氧化硅层顶部的沟槽侧面形成第二氮化硅层；
步骤四、进行氮化硅回刻将所述屏蔽多晶硅表面的所述第二氮化硅层去除；
步骤五、进行硅局部场氧化工艺在所述屏蔽多晶硅表面形成多晶硅间隔离氧化硅，所述硅局部场氧化工艺区域由所述硬质掩模层的第一氮化硅层和所述第二氮化硅层自对准定义；之后，去除所述硬质掩模层和所述第二氮化硅层；
步骤六、在形成有所述多晶硅间隔离氧化硅的所述沟槽顶部形成栅介质层和多晶硅栅，所述栅介质层形成于所述沟槽顶部的侧面，所述多晶硅栅将所述沟槽顶部完全填充；
所述原胞的步进的最小值达1.2微米以下，所述栅介质层的厚度达450埃以下。
2.如权利要求1所述的屏蔽栅功率MOSFET的制造方法，其特征在于：步骤一中在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
3.如权利要求1或2所述的屏蔽栅功率MOSFET的制造方法，其特征在于：步骤一中所述硬质掩模层还包括形成于所述第一氮化硅层表面的第二氧化硅层。
4.如权利要求1所述的屏蔽栅功率MOSFET的制造方法，其特征在于：步骤二包括如下分步骤：
在所述沟槽的侧面和底部表面形成第一氧化硅层；
淀积第一多晶硅层将形成有所述第一氧化硅层的所述沟槽完全填充，所述第一多晶硅层还延伸到所述沟槽外部；
进行多晶硅回刻，该多晶硅回刻后的所述第一多晶硅层位于所述沟槽底部并组成所述屏蔽多晶硅；
进行氧化硅回刻，该氧化硅回刻后所述第一氧化硅层位于所述沟槽底部并实现所述屏蔽多晶硅和所述沟槽侧面和底部表面之间隔离。
5.如权利要求1所述的屏蔽栅功率MOSFET的制造方法，其特征在于：步骤六包括如下分步骤：
在形成有所述多晶硅间隔离氧化硅的所述沟槽顶部的侧面形成所述栅介质层，所述栅介质层还延伸到所述沟槽外部；
在形成有所述栅介质层的所述沟槽顶部填充第二多晶硅层，所述第二多晶硅层还延伸到所述沟槽外部的所述栅介质层表面；
进行多晶硅回刻，该多晶硅回刻后的所述第二多晶硅层填充所述沟槽顶部并组成所述多晶硅栅。
6.如权利要求1或5所述的屏蔽栅功率MOSFET的制造方法，其特征在于：所述栅介质层为栅氧化硅层。
7.如权利要求6所述的屏蔽栅功率MOSFET的制造方法，其特征在于：采用热氧化工艺形成所述栅介质层。
8.如权利要求1所述的屏蔽栅功率MOSFET的制造方法，其特征在于：步骤六之后，还包括如下步骤：
步骤七、进行离子注入和热退火推进工艺在所述硅衬底中形成第二导电类型的阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
步骤八、进行第一导电类型重掺杂的源注入在所述阱区表面形成源区；
步骤九、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述屏蔽多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触；
步骤十、对所述硅衬底背面进行减薄并形成第一导电类型的重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
9.如权利要求8所述的屏蔽栅功率MOSFET的制造方法，其特征在于：步骤九中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第二导电类型的重掺杂注入形成阱区接触区的步骤。
10.如权利要求8所述的屏蔽栅功率MOSFET的制造方法，其特征在于：屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610329379.XA CN106024607B (zh) | 2016-05-18 | 2016-05-18 | 屏蔽栅功率mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610329379.XA CN106024607B (zh) | 2016-05-18 | 2016-05-18 | 屏蔽栅功率mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024607A CN106024607A (zh) | 2016-10-12 |
| CN106024607B true CN106024607B (zh) | 2019-01-04 |
Family
ID=57098393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610329379.XA Active CN106024607B (zh) | 2016-05-18 | 2016-05-18 | 屏蔽栅功率mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024607B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429033A (zh) * | 2019-08-21 | 2019-11-08 | 深圳市芯电元科技有限公司 | 屏蔽栅沟槽mosfet制造方法 |
| CN111129157B (zh) * | 2019-12-31 | 2023-03-24 | 无锡先瞳半导体科技有限公司 | 屏蔽栅功率mosfet器件及其制造方法 |
| US11114536B1 (en) * | 2020-02-26 | 2021-09-07 | Nanya Technology Corporation | Semiconductor device having multiple dimensions of gate structures and method for fabricating the same |
| CN111785778A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型功率mosfet器件及工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100015770A1 (en) * | 2007-05-29 | 2010-01-21 | Alpha & Omega Semiconductor, Inc | Double gate manufactured with locos techniques |
| CN101785091A (zh) * | 2007-08-21 | 2010-07-21 | 飞兆半导体公司 | 屏蔽的栅极沟槽场效应晶体管的方法和结构 |
| CN103632949A (zh) * | 2012-08-28 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 |
| CN105428241A (zh) * | 2015-12-25 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
-
2016
- 2016-05-18 CN CN201610329379.XA patent/CN106024607B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100015770A1 (en) * | 2007-05-29 | 2010-01-21 | Alpha & Omega Semiconductor, Inc | Double gate manufactured with locos techniques |
| CN101785091A (zh) * | 2007-08-21 | 2010-07-21 | 飞兆半导体公司 | 屏蔽的栅极沟槽场效应晶体管的方法和结构 |
| CN103632949A (zh) * | 2012-08-28 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 |
| CN105428241A (zh) * | 2015-12-25 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024607A (zh) | 2016-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105870022B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN105742185B (zh) | 屏蔽栅功率器件及其制造方法 | |
| CN106024607B (zh) | 屏蔽栅功率mosfet的制造方法 | |
| CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN107799601A (zh) | 屏蔽栅沟槽功率mostet器件及其制造方法 | |
| CN106298941A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN106024630B (zh) | 沟槽栅功率器件的制造方法及结构 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| CN105957811A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN114823872A (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN111128706B (zh) | 沟槽内厚度渐变的场氧的制造方法和sgt器件的制造方法 | |
| CN106057675B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN108511521B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 | |
| WO2021103125A1 (zh) | 半导体功率器件的制造方法及半导体功率器件 | |
| CN105655385B (zh) | 沟槽型超级结器件的制造方法 | |
| WO2020114072A1 (zh) | 沟槽型功率器件及其形成方法 | |
| CN114975126B (zh) | 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法 | |
| CN109830526A (zh) | 一种功率半导体器件及其制备方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN108389859A (zh) | 沟槽栅mosfet中集成esd多晶硅层的结构和方法 | |
| CN113013228A (zh) | 一种提升ldmos性能的方法 | |
| CN108666363B (zh) | Ldmos器件及其制造方法 | |
| CN102903757B (zh) | 一种利用侧墙工艺的soi mosfet体接触形成方法 | |
| CN116190227B (zh) | 一种igbt芯片制备方法和igbt芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |