CN108511521B - 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 - Google Patents
一种具有含虚栅的复合栅结构的igbt芯片的制作方法 Download PDFInfo
- Publication number
- CN108511521B CN108511521B CN201810149749.0A CN201810149749A CN108511521B CN 108511521 B CN108511521 B CN 108511521B CN 201810149749 A CN201810149749 A CN 201810149749A CN 108511521 B CN108511521 B CN 108511521B
- Authority
- CN
- China
- Prior art keywords
- gate
- region
- active region
- groove
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000002131 composite material Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 13
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000000725 suspension Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上刻蚀形成相邻的第一和第二沟槽，在第二沟槽形成第二沟槽栅极作为虚栅极，然后在形成通过多晶硅相连的第一沟槽栅极和平面栅极。虚栅极位于第一沟槽栅极和平面栅极之间并与其通过氧化层隔离。沟槽栅有源区和平面栅有源区中自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区均通过相同的工艺实现。本发明实现平面栅极和沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过虚栅极悬空或接地的方式有效屏蔽平面栅结构和沟槽栅结构二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通速度，以及降低开关损耗。
Description
技术领域
本发明涉及半导体器件制作技术领域，尤其涉及一种具有含虚栅的复合栅结构的IGBT芯片的制作方法。
背景技术
自1980年前后IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件问世以来，由于其既具有双极晶体管通态压降低、电流密度大的特点，又具有MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)管输入阻抗高、响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频及新能源开发等领域。
图1为现有技术中的具有平面栅结构的IGBT芯片的半元胞的剖面示意图。如图1所示，主要包括：晶圆基片101、N阱区102、P阱区103、N+掺杂区104、P+掺杂区105、平面栅极106、栅氧化层107、钝化层108以及金属层109。图1所示的具有平面栅结构的IGBT芯片的主要优点是工艺制作简单，对设备要求低，而且平面栅耐压性能好，皮实度高，因而能用于工作环境比较恶劣的场所。但是，由于其沟道区在表面，沟道密度受到芯片表面积大小限制，导致IGBT芯片体内的电导调制效应较弱，导通压降较高。
图2为现有技术中的具有沟槽栅结构的IGBT芯片的半元胞的剖面示意图。如图2所示，主要包括：晶圆基片201、N阱区202、P阱区203、N+掺杂区204、P+掺杂区205、沟槽栅极206、栅氧化层207、钝化层208以及金属层209。为了降低IGBT芯片的导通压降，采用如图2所示的沟槽栅结构取代平面栅结构。如图2所示，通过刻蚀工艺形成沟槽栅，使得沟道进入衬底体内，实现将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时缩小了元胞尺寸，使沟道密度不再受芯片表面积限制，大大提高元胞密度从而大幅度提升芯片电流密度。但是，随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区。
图3为现有技术中的具有陪栅和沟槽栅结构的IGBT芯片的半元胞的剖面示意图。如图3所示，主要包括：晶圆基片301、N阱区302、P阱区303、N+掺杂区304、P+掺杂区305、沟槽栅极306、陪栅307、栅氧化层308、钝化层309以及金属层310。为了平衡短路性能和电流密度之间的折中关系，采用如图3所示的陪栅和沟槽栅共存的结构取代如图2所示的沟槽栅结构。
图2和图3中的沟槽栅的底部对IGBT芯片的阻压能力有一定的限制。其与图1所示的具有平面栅结构的IGBT芯片相比，在提升IGBT芯片性能的同时也牺牲了平面栅部分耐压和皮实的性能。
发明内容
针对上述技术问题，本发明提供了一种具有含虚栅的复合栅结构的IGBT芯片的制作方法，包括以下步骤：
在晶圆基片上沉积一层二氧化硅层，所述晶圆基片上划分为栅极区和有源区；
在所述栅极区的指定位置向下刻蚀，形成相邻的第一沟槽和第二沟槽；
对所述二氧化硅层未经刻蚀的部分进行刻蚀，以裸露出所述晶圆基片未经刻蚀的表面；
在所述晶圆基片未经刻蚀的表面以及在所述第一沟槽和第二沟槽的侧壁和底部形成一层第一氧化层；
在所述第一氧化层上沉积一层多晶硅，并刻蚀所述有源区和栅极区表面的多晶硅和所述第一沟槽内的多晶硅，以及刻蚀所述第一氧化层在所述有源区和栅极区表面的部分、和所述第一氧化层在所述第一沟槽的侧壁和底部的部分，以保留所述第二沟槽内的多晶硅，作为所述第二沟槽栅极；
在所述晶圆基片未刻蚀所述第一沟槽和第二沟槽的表面、所述第二沟槽栅极上以及所述第一沟槽的侧壁和底部形成一层第二氧化层；
在所述第二氧化层上沉积一层多晶硅，并刻蚀所述有源区的多晶硅，以保留所述第一沟槽内的多晶硅，作为第一沟槽栅极，保留所述栅极区表面上的多晶硅，作为平面栅极。
在一个实施例中，设置所述第二沟槽栅极悬空或接地。
在一个实施例中，还包括以下步骤：
在所述平面栅极的表面形成一层第三氧化层；
对所述第二氧化层在所述有源区的部分进行刻蚀，并在所述有源区上形成一层第四氧化层；
向所述有源区注入第一剂量的N型杂质，并使其向在所述有源区的下方扩散，同时横向扩散至所述平面栅极中与有源区相接触的边缘的下方，形成N阱区；
向所述N阱区注入第二剂量的P型杂质，并使其在所述有源区的下方扩散，同时横向扩散至所述平面栅极中与有源区相接触的边缘的下方，形成P阱区；
对所述第四氧化层进行刻蚀，以裸露出所述P阱区在所述有源区的表面；
向所述P阱区扩散第三剂量的N型杂质，以使其在所述有源区的下方扩散，同时横向扩散至所述平面栅极中与有源区相接触的边缘的下方，形成N+掺杂区；
对所述N+掺杂区和P阱区在所述有源区的部分进行刻蚀，以使所述平面栅极下方保留部分N+掺杂区；其中所述部分N+掺杂区的底部高于所述P阱区经过此次刻蚀而暴露出的表面；
向所述P阱区经过此次刻蚀而暴露出的表面注入第四剂量的P型杂质，并使其向所述部分N+掺杂区扩散以接触所述部分N+掺杂区，形成P+掺杂区；
其中，所述有源区包括位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，所述沟槽栅有源区对应的N阱区、P阱区以及部分N+掺杂区的侧部止于所述第一沟槽栅极侧壁的第二氧化层。
在一个实施例中，采用相同的自对准工艺注入所述第一剂量的N型杂质和第二剂量的P型杂质。
在一个实施例中，采用相同的工艺同时形成所述沟槽栅有源区和平面栅有源区对应的N阱区、P阱区和N+掺杂区。
在一个实施例中，通过热氧化工艺形成所述第一氧化层和第二氧化层。
在一个实施例中，还包括以下步骤：
在所述栅极区的第三氧化层、所述沟槽栅有源区的P+掺杂区和所述平面栅有源区的P+掺杂区的表面沉积一层金属层，作为源极。
在一个实施例中，所述部分N+掺杂区与所述金属层相连。
在一个实施例中，所述第一剂量小于所述第三剂量，所述第二剂量小于所述第四剂量。
在一个实施例中，还包括：在所述晶圆基片背面形成穿通型结构、非穿通型结构或软穿通型结构。
与现有技术相比，本发明的一个或多个实施例可以具有如下优点：
1)采用本发明的制作方法可使IGBT芯片具有平面栅极和沟槽栅极的复合栅结构，同时在平面栅极和第一沟槽栅极之间引入第二沟槽栅极(即虚栅极)将二者隔开，可以有效屏蔽平面栅极和第一沟槽栅极二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，以及降低开关损耗。
2)采用本发明的制作方法可使IGBT芯片具有平面栅极和第一沟槽栅极的复合栅结构，可以有效解决平面栅极高通态压降、低电流密度和沟槽栅极阻压能力和安全工作区受限的问题，从而大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。
3)采用本发明的制作方法可以通过第一沟槽栅极和平面栅极形成的多晶硅栅极实现对IGBT芯片的控制。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1示出了现有技术中的具有平面栅结构的IGBT芯片的半元胞的剖面示意图；
图2示出了现有技术中的具有沟槽栅结构的IGBT芯片的半元胞的剖面示意图；
图3示出了现有技术中的具有陪栅和沟槽栅结构的IGBT芯片的半元胞的剖面示意图；
图4示出了本发明实施例中的具有含虚栅的复合栅结构的IGBT芯片六角形元胞的俯视示意图；
图5示出了本发明实施例中的具有含虚栅的复合栅结构的IGBT芯片的制作方法的流程图；
图6示出了本发明实施例中的具有含虚栅的复合栅结构的IGBT芯片的制作过程示意图；
图7示出了本发明实施例中的具有含虚栅的复合栅结构的IGBT芯片方形元胞的俯视示意图；
图8示出了本发明实施例中的具有含虚栅的复合栅结构的IGBT芯片条形元胞的俯视示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
在本实施例中，IGBT芯片包括多个元胞，如图4所示，每个元胞410可以为六角形元胞结构，多个元胞410以蜂窝状分布在晶圆基片上。并且，每个元胞410包括栅极区401和位于栅极区401两侧的沟槽栅有源区402和平面栅有源区403。
图5为本发明实施例中的具有含虚栅的复合栅结构的IGBT芯片的制作方法的流程图。如图5所示，可以包括以下步骤S501至S516。下面结合图6所示的具有含虚栅的复合栅结构的IGBT芯片的半元胞的制作过程示意图来具体说明本实施例的IGBT芯片的制作方法。
在步骤S501中，在晶圆基片10上沉积一薄层二氧化硅层20，其中晶圆基片10上划分为有源区和栅极区。有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区。具体地，可以通过干氧氧化或湿氧氧化形成二氧化硅层20。在本实施例中，二氧化硅层20的厚度可以为500埃米至1000埃米。
在步骤S502中，在栅极区的指定位置向下刻蚀，形成相邻的第一沟槽1和第二沟槽2。具体地，通过光刻技术进行刻蚀形成第一沟槽1和第二沟槽2。
在步骤S503中，对二氧化硅层20未经刻蚀的部分进行刻蚀，以裸露出晶圆基片10未经刻蚀的表面。也即，去除二氧化硅层并进行清洗以便通过后续步骤形成栅氧化层。
在步骤S504中，在晶圆基片10未经刻蚀的表面以及第一沟槽1和第二沟槽2的侧壁和底部形成一层第一氧化层30。在本实施例中，通过该步骤形成厚度为700埃米至1300埃米的栅氧化层。优选地，通过热氧化工艺形成一层第一氧化层30。
在步骤S505中，在第一氧化层30上沉积一层多晶硅，并刻蚀有源区和栅极区表面的多晶硅和第一沟槽1内的多晶硅，以及刻蚀第一氧化层30在有源区和栅极区表面的部分、以及第一氧化层30在第一沟槽1的侧壁和底部的部分，以保留第二沟槽2内的多晶硅，作为第二沟槽栅极40。在本实施例中，通过该步骤首先制作出虚栅极(第二沟槽栅极40)。
在步骤S506中，在晶圆基片10未刻蚀第一沟槽1和第二沟槽2的表面、第二沟槽栅极40上以及第一沟槽1的侧壁和底部形成一层第二氧化层50。在本实施例中，通过该步骤再次形成厚度为700-1300埃米的栅氧化层。优选地，通过热氧化工艺形成一层第二氧化层50。
在步骤S507中，在第二氧化层50上沉积一层多晶硅，并刻蚀有源区的多晶硅，以保留第一沟槽1内的多晶硅，作为第一沟槽栅极60，保留栅极区表面上的多晶硅，作为平面栅极70。通过本步骤制作第一沟槽栅极60和平面栅极70，使平面栅极70的沟道分布在晶圆表面，第一沟槽栅极60的沟道垂直于晶圆表面分布在晶圆体内，并且第一沟槽栅极60和平面栅极70通过多晶硅连接在一起，共同作为复合栅结构的呈折叠状的栅极。
由于第二沟槽栅极40上覆盖有第二氧化层50，使得第二沟槽栅极40不与复合栅单元的呈折叠状的栅极相连。优选地，设置第二沟槽栅极40悬空或接地，可以有效屏蔽平面栅结构和沟槽栅结构之间的相互干扰，同时优化复合栅结构的输入和输出电容，优化IGBT芯片的开通电流的变化率，以及降低开关损耗。
通过上述步骤S501至S507可制作出以折叠方式连接的第一沟槽栅极60和平面栅极70，并在第一沟槽栅极60和平面栅极70之间引入第二沟槽栅极40(虚栅极)将二者隔开，形成具有含虚栅的复合栅结构。
在步骤S508中，在平面栅极70的表面形成一层第三氧化层80。第三氧化层80的厚度大于栅氧化层的厚度。在本实施例中，第三氧化层80的厚度可以为0.5-1.0微米。第一氧化层30在第二沟槽2的侧壁和底部的部分和第二氧化层50共同组成栅氧化层。需要注意的是，在进行多晶硅氧化时，有源区上的栅氧化层也会被氧化，此时有源区上的栅氧化层的厚度会略微增大。
在步骤S509中，对第二氧化层50在有源区的部分进行刻蚀，并在有源区上形成一层第四氧化层51。具体地，刻蚀有源区较厚的栅氧化层(第二氧化层)，然后再形成一层较薄的第四氧化层51，第四氧化层51的厚度范围为500-1000埃米。
在步骤S510中，向有源区注入第一剂量的N型杂质，并使其在有源区的下方扩散，同时横向扩散至平面栅极70中与有源区相接触的边缘的下方，形成N阱区90。其中N阱区90的结深小于第一沟槽1的深度。具体地，利用多晶硅上面的氧化层作为阻挡层，采用自对准工艺分别向沟槽栅有源区和平面栅有源区进行浅结N型杂质注入，也就是将第一剂量的N型杂质分别透过沟槽栅有源区和平面栅有源区表面较薄的第四氧化层51注入到沟槽栅有源区和平面栅有源区对应的晶圆基片中。然后对沟槽栅有源区和平面栅有源区的第一剂量的N型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的N阱区90。沟槽栅有源区对应的N阱区90的侧部止于第一沟槽栅极60侧壁的第二氧化层50。可选地，N型杂质为磷，磷的注入剂量范围为1×1013/平方厘米至1×1014/平方厘米。
在步骤S511中，向N阱区90注入第二剂量的P型杂质，并使其在有源区的下方扩散，同时横向扩散至平面栅极70中与有源区相接触的边缘的下方，形成P阱区11。具体地，使用和步骤S510中相同的自对准工艺分别向沟槽栅有源区和平面栅有源区对应的N阱区90注入浅结P型杂质。然后分别对沟槽栅有源区和平面栅有源区对应的第二剂量的P型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的P阱区11。可选地，P型杂质为硼，硼的注入剂量范围为1×1014/平方厘米至8×1014/平方厘米。需要注意的是，N阱区90会随着P阱区11的扩散而进一步向下扩散。此时，N阱区505的结深会略微增大。沟槽栅有源区对应的P阱区11的侧部止于第一沟槽栅极60侧壁的第二氧化层50，沟槽栅有源区对应的P阱区11和N阱区90的宽度相同。
在步骤S512中，对第二氧化层50中覆盖有源区表面的部分进行刻蚀，以裸露出P阱区11在有源区的表面。
在步骤S513中，向P阱区11扩散第三剂量的N型杂质，以使其在有源区的下方扩散，同时横向扩散至平面栅极70中与有源区相接触的边缘的下方，形成N+掺杂区12。具体地，分别对沟槽栅有源区和平面栅有源区对应的第三剂量的N型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的N+掺杂区12。在本实施例中，第一剂量小于第三剂量。可选地，N型杂质为磷。需要注意的是，N阱区90、P阱区11会随着N+掺杂区12的扩散而进一步向下扩散。此时，N阱区90和P阱区11的结深会略微增大。优选地，采用相同的工艺同时形成沟槽栅有源区和平面栅有源区对应的N阱区90、P阱区11和N+掺杂区12。沟槽栅有源区对应的N+掺杂区12的侧部止于第一沟槽栅极60侧壁的第二氧化层50，沟槽栅有源区对应的P阱区11、N阱区90和N+掺杂区12的宽度相同。
在步骤S514中，对N+掺杂区12和P阱区11在有源区的部分进行刻蚀，以使平面栅极70下方的保留部分N+掺杂区12；其中部分N+掺杂区12的底部高于P阱区11经过此次刻蚀而暴露出的表面。在本实施例中，刻蚀有源区的N+掺杂区12及其下方的P阱区11，以形成台阶结构，台阶的高度范围可以为0.5微米至1微米。需要注意的是，为了完全刻蚀有源区的N+掺杂区，部分N+掺杂区12的底部高于P阱区11经过此次刻蚀而暴露出的表面。可选地，如果可以保证完全刻蚀有源区的N+掺杂区，部分N+掺杂区12的底部也可以与P阱区11经过此次刻蚀而暴露出的表面位于同一平面。
在步骤S515中，向P阱区11经过此次刻蚀而暴露出的表面注入第四剂量的P型杂质，并使其向部分N+掺杂区12扩散以接触部分N+掺杂区12，形成P+掺杂区13。在本实施例中，第四剂量大于第二剂量。具体地，将P型杂质注入刻蚀后的P阱区11中，并使P型杂质向保留在栅极区下方的N+掺杂区12扩散，形成P+掺杂区13。可选地，P型杂质为硼，硼杂质的注入剂量范围为1×1015/平方厘米至5×1015/平方厘米。
在步骤S516中，在栅极区的第三氧化层80、沟槽栅有源区的P+掺杂区13和平面栅有源区的P+掺杂区13的表面沉积一层金属层14，作为源极。部分N+掺杂区12与金属层14相连。金属层14连接沟槽栅有源区对应的源极区(包括沟槽栅有源区对应的N阱区90、P阱区11、部分N+掺杂区12和P+掺杂区13)和平面栅有源区对应的源极区(包括平面栅有源区对应的N阱区90、P阱区11、部分N+掺杂区12和P+掺杂区13)，作为共用源极。P+掺杂区13与金属层14之间通过高温退火形成欧姆接触。在具体实施中，第三氧化层80和金属层14之间还可以包括其他膜层结构，此处不作具体限定。
可选地，本发明实施例中还可以采用如图7所示的方形元胞或如图8所示的条形元胞结构来实现，使平面栅和沟槽栅结构共存于同一芯片。具体地，如图7所示，每个元胞710还可以为方形元胞，多个元胞矩阵式地分布在晶圆基片上。并且每个元胞710包括栅极区701和位于栅极区701两侧的沟槽栅有源区702和平面栅有源区703。如图8所示，每个元胞810还可以为条形元胞，多个元胞并排地分布在晶圆基片上。并且每个元胞810包括栅极区801和位于栅极区801两侧的沟槽栅有源区802和平面栅有源区803。
需要注意的是，本实施例还包括通过后续工艺在晶圆基片的背面形成穿通型结构、非穿通型结构或软穿通型结构。
在本实施例中，采用上述IGBT芯片的制作方法先制作虚栅极，然后制作平面栅极和沟槽栅极，可使平面栅极和第一沟槽栅极共存于同一芯片，同时在平面栅极和第一沟槽栅极之间引入第二沟槽栅极(即虚栅极)将二者隔开，可以有效屏蔽平面栅极和第一沟槽栅二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，以及降低开关损耗。
并且，采用上述IGBT芯片的制作方法可使平面栅和沟槽栅共存于同一芯片，相当于在具有平面栅结构的IGBT芯片的薄弱区域引入沟槽栅，或者在具有沟槽栅结构的IGBT芯片的非工作区引入平面栅，可以发挥平面栅和沟槽栅的优点并减弱各自的弱点，从而大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。
综上，采用本实施例的具有复合栅结构的IGBT芯片的制作方法，不仅可以大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性，而且还可以有效屏蔽平面栅结构和沟槽栅结构二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，以及降低开关损耗。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种具有含虚栅的复合栅结构的IGBT芯片的制作方法，其特征在于，包括以下步骤：
在晶圆基片上沉积一层二氧化硅层，所述晶圆基片上划分为栅极区和有源区；其中，所述有源区包括位于所述栅极区两侧的沟槽栅有源区和平面栅有源区；
在所述栅极区的指定位置向下刻蚀，形成相邻的第一沟槽和第二沟槽；
对所述二氧化硅层未经刻蚀的部分进行刻蚀，以裸露出所述晶圆基片未经刻蚀的表面；
在所述晶圆基片未经刻蚀的表面以及在所述第一沟槽和第二沟槽的侧壁和底部形成一层第一氧化层；
在所述第一氧化层上沉积一层多晶硅，并刻蚀所述有源区和栅极区表面的多晶硅和所述第一沟槽内的多晶硅，以及刻蚀所述第一氧化层在所述有源区和栅极区表面的部分、和所述第一氧化层在所述第一沟槽的侧壁和底部的部分，以保留所述第二沟槽内的多晶硅，作为所述第二沟槽栅极；
在所述晶圆基片未刻蚀所述第一沟槽和第二沟槽的表面、所述第二沟槽栅极上以及所述第一沟槽的侧壁和底部形成一层第二氧化层；
在所述第二氧化层上沉积一层多晶硅，并刻蚀所述有源区的多晶硅，以保留所述第一沟槽内的多晶硅，作为第一沟槽栅极，保留所述栅极区表面上的多晶硅，作为平面栅极。
2.根据权利要求1所述的制作方法，其特征在于，设置所述第二沟槽栅极悬空或接地。
3.根据权利要求1所述的制作方法，其特征在于，还包括以下步骤：
在所述平面栅极的表面形成一层第三氧化层；
对所述第二氧化层在所述有源区的部分进行刻蚀，并在所述有源区上形成一层第四氧化层；
向所述有源区注入第一剂量的N型杂质，并使其在所述有源区的下方扩散，同时横向扩散至所述平面栅极中与有源区相接触的边缘的下方，形成N阱区；
向所述N阱区注入第二剂量的P型杂质，并使其在所述有源区的下方扩散，同时横向扩散至所述平面栅极中与有源区相接触的边缘的下方，形成P阱区；
对所述第四氧化层进行刻蚀，以裸露出所述P阱区在所述有源区的表面；
向所述P阱区扩散第三剂量的N型杂质，以使其在所述有源区的下方扩散，同时横向扩散至所述平面栅极中与有源区相接触的边缘的下方，形成N+掺杂区；
对所述N+掺杂区和P阱区在所述有源区的部分进行刻蚀，以使所述平面栅极下方保留部分N+掺杂区；其中所述部分N+掺杂区的底部高于所述P阱区经过此次刻蚀而暴露出的表面；
向所述P阱区经过此次刻蚀而暴露出的表面注入第四剂量的P型杂质，并使其向所述部分N+掺杂区扩散以接触所述部分N+掺杂区，形成P+掺杂区；
其中，所述沟槽栅有源区对应的N阱区、P阱区以及部分N+掺杂区的侧部止于所述第一沟槽栅极侧壁的第二氧化层。
4.根据权利要求3所述的制作方法，其特征在于，采用相同的自对准工艺注入所述第一剂量的N型杂质和第二剂量的P型杂质。
5.根据权利要求3所述的制作方法，其特征在于，所述沟槽栅有源区和所述平面栅有源区对应的N阱区采用相同的工艺同时形成，所述沟槽栅有源区和所述平面栅有源区对应的P阱区采用相同的工艺同时形成，所述沟槽栅有源区和所述平面栅有源区对应的N+掺杂区采用相同的工艺同时形成。
6.根据权利要求3所述的制作方法，其特征在于，通过热氧化工艺形成所述第一氧化层和第二氧化层。
7.根据权利要求3所述的制作方法，其特征在于，还包括以下步骤：
在所述栅极区的第三氧化层、所述沟槽栅有源区的P+掺杂区和所述平面栅有源区的P+掺杂区的表面沉积一层金属层，作为源极。
8.根据权利要求7所述的制作方法，其特征在于，所述部分N+掺杂区与所述金属层相连。
9.根据权利要求3所述的制作方法，其特征在于，所述第一剂量小于所述第三剂量，所述第二剂量小于所述第四剂量。
10.根据权利要求7所述的制作方法，其特征在于，还包括：在所述晶圆基片背面形成穿通型结构、非穿通型结构或软穿通型结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149749.0A CN108511521B (zh) | 2018-02-13 | 2018-02-13 | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149749.0A CN108511521B (zh) | 2018-02-13 | 2018-02-13 | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511521A CN108511521A (zh) | 2018-09-07 |
| CN108511521B true CN108511521B (zh) | 2020-11-10 |
Family
ID=63375090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810149749.0A Active CN108511521B (zh) | 2018-02-13 | 2018-02-13 | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511521B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108428740B (zh) * | 2018-02-13 | 2020-09-04 | 株洲中车时代电气股份有限公司 | 一种具有含虚栅的复合栅结构的igbt芯片 |
| CN116504812B (zh) * | 2023-05-23 | 2024-05-28 | 上海陆芯电子科技有限公司 | 一种超结igbt功率器件 |
| CN117577677A (zh) * | 2024-01-16 | 2024-02-20 | 淄博美林电子有限公司 | 一种具备双栅极结构的igbt芯片及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1552562A1 (en) * | 2002-10-04 | 2005-07-13 | Koninklijke Philips Electronics N.V. | Power semiconductor devices |
| JP5617190B2 (ja) * | 2009-05-22 | 2014-11-05 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US9318587B2 (en) * | 2014-05-30 | 2016-04-19 | Alpha And Omega Semiconductor Incorporated | Injection control in semiconductor power devices |
| US9818827B2 (en) * | 2015-04-08 | 2017-11-14 | Infineon Technologies Austria Ag | Field plate trench semiconductor device with planar gate |
-
2018
- 2018-02-13 CN CN201810149749.0A patent/CN108511521B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511521A (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108615707B (zh) | 一种具有折叠型复合栅结构的igbt芯片的制作方法 | |
| CN108428740B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| CN108682688B (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN108511521B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 | |
| WO2021227518A1 (zh) | 沟槽栅半导体器件及其制备方法 | |
| CN108598160B (zh) | 一种具有折叠型复合栅结构的igbt芯片 | |
| CN114023810B (zh) | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 | |
| CN113471279B (zh) | 降低导通电阻的功率晶体管结构 | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN108133959B (zh) | 沟槽三极管及其制作方法 | |
| JP3677489B2 (ja) | 縦型電界効果トランジスタ | |
| US6326271B2 (en) | Asymmetric MOS technology power device | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN115458599A (zh) | 一种sgt-mosfet元胞及其制造方法和一种电子装置 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN208923147U (zh) | 晶体管及半导体器件 | |
| CN108831832B (zh) | 沟槽台阶栅igbt芯片的制作方法 | |
| CN103855197A (zh) | 一种igbt器件及其形成方法 | |
| CN107863343B (zh) | 平面mos器件及其制造方法 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN214411209U (zh) | 功率金属氧化物半导体场效晶体管 | |
| CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 | |
| CN221841843U (zh) | 一种宽安全工作区的半导体功率器件结构及应用其的半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200924 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |