CN108615707B - 一种具有折叠型复合栅结构的igbt芯片的制作方法 - Google Patents
一种具有折叠型复合栅结构的igbt芯片的制作方法 Download PDFInfo
- Publication number
- CN108615707B CN108615707B CN201810149693.9A CN201810149693A CN108615707B CN 108615707 B CN108615707 B CN 108615707B CN 201810149693 A CN201810149693 A CN 201810149693A CN 108615707 B CN108615707 B CN 108615707B
- Authority
- CN
- China
- Prior art keywords
- region
- gate
- active region
- trench
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000002131 composite material Substances 0.000 title claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 16
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 abstract description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有折叠型复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上沉积二氧化硅层，晶圆基片划分为有源区和栅极区；向有源区注入N型杂质；在栅极区的指定位置形成沟槽；对注入的N型杂质扩散形成N阱区；向N阱区注入P型杂质；刻蚀二氧化硅层；热氧化形成沟槽栅和平面栅的栅氧化层，同时对P型杂质扩散形成P阱区；通过多晶硅工艺形成以折叠方式连接在一起的沟槽栅极和平面栅极作为共用栅极；多晶硅氧化；有源区表面氧化层刻蚀，形成部分N+掺杂区和P+掺杂区；沉积一层金属层连接沟槽栅有源区和平面栅有源区作为共用源极。本发明可有效避免N阱区和P阱区的杂质扩散至沟槽另一侧而对栅极区造成不必要的影响。
Description
技术领域
本发明涉及半导体器件制作技术领域，尤其涉及一种具有折叠型复合栅结构的IGBT芯片的制作方法。
背景技术
自1980年前后IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件问世以来，由于其既具有双极晶体管通态压降低、电流密度大的特点，又具有MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)管输入阻抗高、响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频及新能源开发等领域。
图1为现有技术中的具有平面栅结构的IGBT芯片的半元胞的剖面示意图。如图1所示，主要包括：晶圆基片101、N阱区102、P阱区103、N+掺杂区104、P+掺杂区105、平面栅极106、栅氧化层107、钝化层108以及金属层109。图1所示的具有平面栅结构的IGBT芯片的主要优点是工艺制作简单，对设备要求低，而且平面栅耐压性能好，皮实度高，因而能用于工作环境比较恶劣的场所。但是，由于其沟道区在表面，沟道密度受到芯片表面积大小限制，导致IGBT芯片体内的电导调制效应较弱，导通压降较高。
图2为现有技术中的具有沟槽栅结构的IGBT芯片的半元胞的剖面示意图。如图2所示，主要包括：晶圆基片201、N阱区202、P阱区203、N+掺杂区204、P+掺杂区205、沟槽栅极206、栅氧化层207、钝化层208以及金属层209。为了降低IGBT芯片的导通压降，采用如图2所示的沟槽栅结构取代平面栅结构。如图2所示，通过刻蚀工艺形成沟槽栅，使得沟道进入衬底体内，实现将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时缩小了元胞尺寸，使沟道密度不再受芯片表面积限制，大大提高元胞密度从而大幅度提升芯片电流密度。但是，随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区。
图3为现有技术中的具有陪栅和沟槽栅结构的IGBT芯片的半元胞的剖面示意图。如图3所示，主要包括：晶圆基片301、N阱区302、P阱区303、N+掺杂区304、P+掺杂区305、沟槽栅极306、陪栅307、栅氧化层308、钝化层309以及金属层310。为了平衡短路性能和电流密度之间的折中关系，采用如图3所示的陪栅和沟槽栅共存的结构取代如图2所示的沟槽栅结构。
图2和图3中的沟槽栅的底部对IGBT芯片的阻压能力有一定的限制。其与图1所示的具有平面栅结构的IGBT芯片相比，在提升IGBT芯片性能的同时也牺牲了平面栅部分耐压和皮实的性能。
发明内容
针对上述技术问题，本发明提供了一种具有折叠型复合栅结构的IGBT芯片的制作方法，包括以下步骤：
在晶圆基片上沉积一层二氧化硅层，所述晶圆基片上划分为栅极区和有源区；
向所述有源区注入第一剂量的N型杂质；
对所述栅极区的指定位置向下刻蚀，形成至少一个沟槽；
对所述第一剂量的N型杂质进行退火扩散，使其在所述有源区的下方扩散，同时横向扩散至所述栅极区中与有源区相接触的边缘的下方，形成N阱区；
向所述N阱区注入第二剂量的P型杂质；
对所述二氧化硅层未经刻蚀的部分进行刻蚀，以裸露出所述晶圆基片未经刻蚀的表面；
对所述晶圆基片未经刻蚀的表面以及所述沟槽的侧壁和底部进行氧化，形成一层第一氧化层；同时对所述第二剂量的P型杂质进行退火扩散使其在所述有源区的下方扩散，同时横向扩散至所述栅极区中与有源区相接触的边缘的下方，形成P阱区；
在所述第一氧化层上沉积一层多晶硅，并刻蚀所述有源区的多晶硅，以保留所述沟槽内的多晶硅，作为沟槽栅极，保留所述栅极区上的多晶硅，作为平面栅极；
对所述平面栅极的多晶硅表面进行氧化，形成一层第二氧化层；
对所述第一氧化层在所述有源区的部分进行刻蚀，以裸露出所述P阱区在所述有源区的表面；
向所述P阱区扩散第三剂量的N型杂质，以使其在所述有源区的下方扩散，同时横向扩散至所述平面栅极中与有源区相接触的边缘的下方，形成N+掺杂区；
对所述N+掺杂区和P阱区在所述有源区的部分进行刻蚀，以使所述平面栅极下方保留部分N+掺杂区；其中所述部分N+掺杂区的底部高于所述P阱区经过此次刻蚀而暴露出的表面；
向所述P阱区经过此次刻蚀而暴露出的表面注入第四剂量的P型杂质，并使其向所述部分N+掺杂区扩散以接触所述部分N+掺杂区，形成P+掺杂区；
其中，所述有源区包括位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，所述沟槽栅有源区对应的N阱区、P阱区以及部分N+掺杂区的侧部止于所述沟槽栅极侧壁的第一氧化层。
在一个实施例中，采用相同的光刻板注入所述第一剂量的N型杂质和第二剂量的P型杂质。
在一个实施例中，采用相同的工艺同时形成所述沟槽栅有源区和平面栅有源区对应的N阱区、P阱区和N+掺杂区。
在一个实施例中，通过热氧化工艺形成一层第一氧化层，作为所述沟槽栅极和平面栅极的栅氧化层。
在一个实施例中，还包括以下步骤：在所述栅极区的第二氧化层、所述沟槽栅有源区的P+掺杂区和所述平面栅有源区的P+掺杂区的表面沉积一层金属层，作为源极。
在一个实施例中，所述部分N+掺杂区与所述金属层相连。
在一个实施例中，所述第一剂量小于所述第三剂量，所述第二剂量小于所述第四剂量。
在一个实施例中，所述沟槽的深度大于所述N阱区的结深，所述N阱区的结深大于所述P阱区的结深。
在一个实施例中，对所述栅极区的指定位置向下刻蚀，形成相邻的两个沟槽，其中所述两个沟槽内通过填充多晶硅形成第一沟槽栅极和第二沟槽栅极。
在一个实施例中，还包括：在所述晶圆基片背面形成穿通型结构、非穿通型结构或软穿通型结构。
与现有技术相比，本发明的一个或多个实施例可以具有如下优点：
1)采用本发明的制作方法可使平面栅和沟槽栅共存于同一芯片，相当于在具有平面栅结构的IGBT芯片的薄弱区域引入沟槽栅，或者在具有沟槽栅结构的IGBT芯片的非工作区引入平面栅，可以发挥平面栅和沟槽栅的优点并减弱各自的弱点，从而大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。
2)采用本发明的制作方法可使平面栅的沟道分布在晶圆表面，沟槽栅的沟道垂直于晶圆表面分布在晶圆体内，平面栅和沟槽栅通过多晶硅连接在一起，共同作为本发明复合栅结构的呈折叠状的栅极。
3)在本发明中，先刻蚀出沟槽，并且在向沟槽内填充多晶硅之前，进行杂质注入和扩散形成N阱区和P阱区，能够有效避免N阱区和P阱区的杂质扩散至沟槽的另一侧而对栅极区造成不必要的影响。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1示出了现有技术中的具有平面栅结构的IGBT芯片的半元胞的剖面示意图；
图2示出了现有技术中的具有沟槽栅结构的IGBT芯片的半元胞的剖面示意图；
图3示出了现有技术中的具有陪栅和沟槽栅结构的IGBT芯片的半元胞的剖面示意图；
图4示出了本发明第一实施例中的具有折叠型复合栅结构的IGBT芯片六角形元胞的俯视示意图；
图5示出了本发明第一实施例中的具有折叠型复合栅结构的IGBT芯片的制作方法的流程图；
图6示出了本发明第一实施例中的具有折叠型复合栅结构的IGBT芯片的制作过程示意图；
图7示出了本发明第一实施例中的具有折叠型复合栅结构的IGBT芯片方形元胞的俯视示意图；
图8示出了本发明第一实施例中的具有折叠型复合栅结构的IGBT芯片条形元胞的俯视示意图；
图9示出了本发明第二实施例中的具有折叠型复合栅结构的IGBT芯片的制作方法的流程图；
图10示出了本发明第二实施例中的具有折叠型复合栅结构的IGBT芯片的半元胞的制作过程示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
第一实施例
在本实施例中，IGBT芯片包括多个元胞，如图4所示，每个元胞410可以为六角形元胞结构，多个元胞410以蜂窝状分布在晶圆基片上。并且，每个元胞410包括栅极区401和位于栅极区401两侧的沟槽栅有源区402和平面栅有源区403。
图5为本发明第一实施例中的具有折叠型复合栅结构的IGBT芯片的制作方法的流程图。如图5所示，可以包括以下步骤S501至S514。下面结合图6所示的具有折叠型复合栅结构的IGBT芯片的半元胞的制作过程示意图来具体说明本实施例的IGBT芯片的制作方法。
在步骤S501中，在晶圆基片10上沉积一薄层二氧化硅层20，其中晶圆基片10上划分为有源区和栅极区。有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区。具体地，可以通过干氧氧化或湿氧氧化形成二氧化硅层20。在本实施例中，二氧化硅层20的厚度范围可以为500埃米至1000埃米。
在步骤S502中，向有源区注入第一剂量的N型杂质。具体地，使用光刻板并采用光刻技术分别向沟槽栅有源区和平面栅有源区进行浅结N型杂质注入。可选地，N型杂质为磷，磷的注入剂量范围为1×1013/平方厘米至1×1014/平方厘米。
在步骤S503中，对栅极区的指定位置向下刻蚀，形成沟槽1。具体地，通过光刻技术进行刻蚀形成沟槽1。在本实施例中，沟槽1的深度范围为3微米至7微米，沟槽1的宽度范围为0.6微米至2.2微米。
在步骤S504中，对第一剂量的N型杂质进行退火扩散，使其在有源区的下方扩散，同时横向扩散至栅极区中与有源区相接触的边缘的下方，形成N阱区30；其中N阱区30的结深小于沟槽1的深度。具体地，对沟槽栅有源区和平面栅有源区的第一剂量的N型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的N阱区30。通过先形成沟槽1，然后进行N阱区30的扩散，使得沟槽栅有源区对应的N阱区的侧部止于沟槽1的侧壁，可以有效避免沟槽栅有源区对应的N阱区扩散至沟槽1的另一侧。
在步骤S505中，向N阱区30注入第二剂量的P型杂质。具体地，使用和步骤S502中相同的光刻板分别向沟槽栅有源区和平面栅有源区对应的N阱区30注入浅结P型杂质。可选地，P型杂质为硼，硼的注入剂量范围为1×1014/平方厘米至8×1014/平方厘米。
在步骤S506中，对二氧化硅层20未经刻蚀的部分进行刻蚀，以裸露出晶圆基片10未经刻蚀的表面。也即，去除二氧化硅层并进行清洗以便通过后续步骤形成栅氧化层。
在步骤S507中，对晶圆基片10未经刻蚀的表面以及沟槽1的侧壁和底部进行氧化，形成一层第一氧化层50；在形成第一氧化层50的同时，对第二剂量的P型杂质进行退火扩散并使其在有源区的下方扩散，同时横向扩散至栅极区中与有源区相接触的边缘的下方，形成P阱区40。在本实施例中，同时进行氧化和退火扩散工艺。可选地，对晶圆基片10未经刻蚀的表面以及沟槽1的侧壁和底部进行热氧化形成厚度为700埃米至1300埃米的栅氧化层，同时进行退火扩散工艺使其扩散形成P阱区40。具体地，分别对沟槽栅有源区和平面栅有源区对应的第二剂量的P型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的P阱区40。P阱区40的结深小于N阱区30的结深。需要说明的是，N阱区30会随着P阱区40的扩散而进一步向下扩散。此时，N阱区30的结深会略微增大。沟槽栅有源区对应的P阱区40的侧部止于沟槽1侧壁的栅氧化层，沟槽栅有源区对应的P阱区40和N阱区30的宽度相同。
在步骤S508中，在第一氧化层50上沉积一层多晶硅，并刻蚀有源区表面的多晶硅，以保留沟槽1内的多晶硅，作为沟槽栅极60，保留栅极区表面上的多晶硅，作为平面栅极70。在本实施例中，通过该步骤同时制作出沟槽栅极60和平面栅极70，平面栅极70的沟道分布在晶圆基片表面，沟槽栅极60的沟道垂直于晶圆基片表面分布在晶圆基片体内，并且沟槽栅极60和平面栅极70通过多晶硅连接在一起，共同作为复合栅结构的呈折叠状的栅极。
在步骤S509中，对平面栅极70的多晶硅表面进行氧化，形成一层第二氧化层80。第二氧化层80的厚度大于第一氧化层50。在本实施例中，第二氧化层80的厚度范围为0.5微米至1.0微米。需要注意的是，在进行多晶硅氧化时，有源区上的栅氧化层也会被氧化，此时有源区上的栅氧化层的厚度会略微增大。
在步骤S510中，刻蚀第一氧化层50在有源区的部分，以裸露出P阱区40在有源区的表面。在具体实施中，刻蚀有源区上变厚的栅氧化层。
在步骤S511中，向P阱区40扩散第三剂量的N型杂质，以使其在有源区的下方扩散，同时横向扩散至平面栅极70中与有源区相接触的边缘的下方，形成N+掺杂区90。具体地，分别对沟槽栅有源区和平面栅有源区对应的第三剂量的N型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的N+掺杂区90。在本实施例中，第一剂量小于第三剂量。可选地，N型杂质为磷，磷的注入剂量大于1×1014/平方厘米，N+掺杂区90的结深小于P阱区40。需要注意的是，N阱区30和P阱区40会随着N+掺杂区90的扩散而进一步向下扩散。此时，N阱区30和P阱区40的结深会略微增大。沟槽栅有源区对应的N+掺杂区90的侧部止于沟槽栅极60侧壁的栅氧化层，沟槽栅有源区对应的P阱区40、N阱区30和N+掺杂区90的宽度相同。
在步骤S512中，对N+掺杂区90和P阱区40在有源区的部分进行刻蚀，以使平面栅极70下方保留部分N+掺杂区90；其中部分N+掺杂区90的底部高于P阱区40经过此次刻蚀而暴露出的表面。在本实施例中，刻蚀有源区的N+掺杂区90及其下方的P阱区40，以形成台阶结构，台阶的高度范围可以为0.5微米至1微米。
在步骤S513中，向P阱区40经过此次刻蚀而暴露出的表面注入第四剂量的P型杂质，并使其向部分N+掺杂区90扩散以接触部分N+掺杂区90，形成P+掺杂区11。在本实施例中，第四剂量大于第二剂量。在本实施例中，使用和步骤S502中相同的光刻板向刻蚀后的P阱区40注入浅结P型杂质，并使其向保留在栅极区下方的N+掺杂区90扩散，形成P+掺杂区11，P+掺杂区11的侧部与部分N+掺杂区90相连。可选地，P型杂质为硼，硼的注入剂量范围为1×1015/平方厘米至5×1015/平方厘米，P+掺杂区11的结深小于N+掺杂区90的结深。
在步骤S514中，在栅极区的第二氧化层80、沟槽栅有源区的P+掺杂区11和平面栅有源区的P+掺杂区11的表面沉积一层金属层12，作为源极。部分N+掺杂区90与金属层12相连。金属层12连接沟槽栅有源区对应的源极区(包括沟槽栅有源区对应的N阱区30、P阱区40、部分N+掺杂区90和P+掺杂区11)和平面栅有源区对应的源极区(包括平面栅有源区对应的N阱区30、P阱区40、部分N+掺杂区90和P+掺杂区11)，作为共用源极。P+掺杂区11与金属层12之间通过高温退火(400至500摄氏度)形成欧姆接触。在具体实施中，第二氧化层80和金属层12之间还可以包括其他膜层结构，此处不作具体限定。
可选地，本发明第一实施例中还可以采用如图7所示的方形元胞或如图8所示的条形元胞结构来实现，使平面栅和沟槽栅结构共存于同一芯片。具体地，如图7所示，每个元胞710还可以为方形元胞，多个元胞矩阵式地分布在晶圆基片上。并且每个元胞710包括栅极区701和位于栅极区701两侧的沟槽栅有源区702和平面栅有源区703。如图8所示，每个元胞810还可以为条形元胞，多个元胞并排地分布在晶圆基片上。并且每个元胞810包括栅极区801和位于栅极区801两侧的沟槽栅有源区802和平面栅有源区803。
需要注意的是，本实施例还包括通过后续工艺在晶圆基片的背面形成穿通型结构、非穿通型结构或软穿通型结构。
采用本发明的制作方法可使平面栅和沟槽栅共存于同一芯片，相当于在具有平面栅结构的IGBT芯片的薄弱区域引入沟槽栅，或者在具有沟槽栅结构的IGBT芯片的非工作区引入平面栅，可以发挥平面栅和沟槽栅的优点并减弱各自的弱点，从而大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。
进一步地，在本实施例中，先刻蚀出沟槽，并且在向沟槽内填充多晶硅之前，进行杂质注入和扩散形成N阱区和P阱区，能够有效避免N阱区和P阱区的杂质扩散至沟槽的另一侧而对栅极区造成不必要的影响。
综上，采用本实施例的具有复合栅结构的IGBT芯片的制作方法，可以使平面栅和沟槽栅通过同一工艺制程整合于同一芯片，可以大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性，而且能够有效避免N阱区和P阱区的杂质扩散至沟槽的另一侧而对栅极区造成不必要的影响。
第二实施例
在本实施例中，IGBT芯片包括多个元胞，元胞可以为如图4所示的六角形元胞、如图7所示的方形元胞或如图8所示的条形元胞。
图9为本发明第二实施例中的具有折叠型复合栅结构的IGBT芯片的制作方法的流程图。如图9所示，可以包括以下步骤S901至S914。下面结合图10所示的具有折叠型复合栅结构的IGBT芯片的半元胞的制作过程示意图来具体说明本实施例的IGBT芯片的制作方法。
在步骤S901中，在晶圆基片10上沉积一薄层二氧化硅层20，其中晶圆基片10上划分为有源区和栅极区。有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区。具体地，可以通过干氧氧化或湿氧氧化形成二氧化硅层20。在本实施例中，二氧化硅层20的厚度范围可以为500埃米至1000埃米。
在步骤S902中，向有源区注入第一剂量的N型杂质。具体地，使用光刻板并采用光刻技术分别向沟槽栅有源区和平面栅有源区进行浅结N型杂质注入。可选地，N型杂质为磷，磷的注入剂量范围为1×1013/平方厘米至1×1014/平方厘米。
在步骤S903中，对栅极区的指定位置向下刻蚀，形成相邻的第一沟槽1和第二沟槽2。具体地，通过光刻技术进行刻蚀形成第一沟槽1和第二沟槽2。在本实施例中，第一沟槽1和第二沟槽2的深度范围均为3微米至7微米，第一沟槽1和第二沟槽2的宽度范围均为0.6微米至2.2微米。
在步骤S904中，对第一剂量的N型杂质进行退火扩散，使其在有源区的下方扩散，同时横向扩散至栅极区中与有源区相接触的边缘的下方，形成N阱区30；其中N阱区30的结深小于第一沟槽1的深度。具体地，对沟槽栅有源区和平面栅有源区的第一剂量的N型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的N阱区30。通过先形成第一沟槽1和第二沟槽2，然后进行N阱区30的扩散，使得沟槽栅有源区对应的N阱区的侧部止于第一沟槽1的侧壁，可以有效避免沟槽栅有源区对应的N阱区扩散至第一沟槽1的另一侧。
在步骤S905中，向N阱区30注入第二剂量的P型杂质。具体地，使用和步骤S502中相同的光刻板分别向沟槽栅有源区和平面栅有源区对应的N阱区30注入浅结P型杂质。可选地，P型杂质为硼，硼的注入剂量范围为1×1014/平方厘米至8×1014/平方厘米。
在步骤S906中，对二氧化硅层20未经刻蚀的部分进行刻蚀，以裸露出晶圆基片10未经刻蚀的表面。也即，去除二氧化硅层并进行清洗以便通过后续步骤形成栅氧化层。
在步骤S907中，对晶圆基片10未经刻蚀的表面以及第一沟槽1和第二沟槽2的侧壁和底部进行氧化，形成一层第一氧化层50；在形成第一氧化层50的同时，对第二剂量的P型杂质进行退火扩散并使其在有源区的下方扩散，同时横向扩散至栅极区中与有源区相接触的边缘的下方，形成P阱区40。在本实施例中，同时进行氧化和退火扩散工艺。可选地，对晶圆基片10未经刻蚀的表面以及第一沟槽1和第二沟槽2的侧壁和底部进行热氧化形成厚度为700埃米至1300埃米的栅氧化层，同时进行退火扩散工艺使其扩散形成P阱区40。具体地，分别对沟槽栅有源区和平面栅有源区对应的第二剂量的P型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的P阱区40。P阱区40的结深小于N阱区30的结深。需要说明的是，N阱区30会随着P阱区40的扩散而进一步向下扩散。此时，N阱区30的结深会略微增大。沟槽栅有源区对应的P阱区40的侧部止于第一沟槽1侧壁的栅氧化层，沟槽栅有源区对应的P阱区40和N阱区30的宽度相同。
在步骤S908中，在第一氧化层50上沉积一层多晶硅，并刻蚀有源区表面的多晶硅，以保留第一沟槽1内的多晶硅，作为第一沟槽栅极61，保留第二沟槽2内的多晶硅，作为第二沟槽栅极62，保留栅极区表面上的多晶硅，作为平面栅极70。在本实施例中，通过该步骤同时制作出第一沟槽栅极61、第二沟槽栅极62(作为虚栅)和平面栅极70，平面栅极70的沟道分布在晶圆基片表面，第一沟槽栅极61的沟道垂直于晶圆基片表面分布在晶圆基片体内，并且第一沟槽栅极61和平面栅极70通过多晶硅连接在一起，共同作为复合栅结构的呈折叠状的栅极。第二沟槽栅极62与复合栅结构的呈折叠状的栅极相连，可以有效屏蔽平面栅结构和沟槽栅结构之间的相互干扰，同时优化复合栅结构的输入和输出电容，优化IGBT芯片的开通电流的变化率，以及降低开关损耗。
在步骤S909中，对平面栅极70的多晶硅表面进行氧化，形成一层第二氧化层80。第二氧化层80的厚度大于第一氧化层50。在本实施例中，第二氧化层80的厚度范围为0.5微米至1.0微米。需要注意的是，在进行多晶硅氧化时，有源区上的栅氧化层也会被氧化，此时有源区上的栅氧化层的厚度会略微增大。
在步骤S910中，刻蚀第一氧化层50在有源区的部分，以裸露出P阱区40在有源区的表面。在具体实施中，刻蚀有源区上变厚的栅氧化层。
在步骤S911中，向P阱区40扩散第三剂量的N型杂质，以使其在有源区的下方扩散，同时横向扩散至平面栅极70中与有源区相接触的边缘的下方，形成N+掺杂区90。具体地，分别对沟槽栅有源区和平面栅有源区对应的第三剂量的N型杂质进行退火扩散，分别形成沟槽栅有源区和平面栅有源区对应的N+掺杂区90。在本实施例中，第一剂量小于第三剂量。可选地，N型杂质为磷，N+掺杂区90的结深小于P阱区40。需要注意的是，N阱区30和P阱区40会随着N+掺杂区90的扩散而进一步向下扩散。此时，N阱区30和P阱区40的结深会略微增大。沟槽栅有源区对应的N+掺杂区90的侧部止于第一沟槽栅极61侧壁的栅氧化层，沟槽栅有源区对应的P阱区40、N阱区30和N+掺杂区90的宽度相同。
在步骤S912中，对N+掺杂区90和P阱区40在有源区的部分进行刻蚀，以使平面栅极70下方保留部分N+掺杂区90；其中部分N+掺杂区90的底部高于P阱区40经过此次刻蚀而暴露出的表面。在本实施例中，刻蚀有源区的N+掺杂区90及其下方的P阱区40，以形成台阶结构，台阶的高度范围可以为0.5微米至1微米。
在步骤S913中，向P阱区40经过此次刻蚀而暴露出的表面注入第四剂量的P型杂质，并使其向部分N+掺杂区90扩散以接触部分N+掺杂区90，形成P+掺杂区11。在本实施例中，第四剂量大于第二剂量。在本实施例中，使用和步骤S502中相同的光刻板向刻蚀后的P阱区40注入浅结P型杂质，并使其向保留在栅极区下方的N+掺杂区90扩散，形成P+掺杂区11，P+掺杂区11的侧部与部分N+掺杂区90相连。可选地，P型杂质为硼，硼的注入剂量范围为1×1015/平方厘米至5×1015/平方厘米，P+掺杂区11的结深小于N+掺杂区90的结深。
在步骤S914中，在栅极区的第二氧化层80、沟槽栅有源区的P+掺杂区11和平面栅有源区的P+掺杂区11的表面沉积一层金属层12，作为源极。部分N+掺杂区90与金属层12相连。金属层12连接沟槽栅有源区对应的源极区(包括沟槽栅有源区对应的N阱区30、P阱区40、部分N+掺杂区90和P+掺杂区11)和平面栅有源区对应的源极区(包括平面栅有源区对应的N阱区30、P阱区40、部分N+掺杂区90和P+掺杂区11)，作为共用源极。P+掺杂区11与金属层12之间通过高温退火(400至500摄氏度)形成欧姆接触。在具体实施中，第二氧化层80和金属层12之间还可以包括其他膜层结构，此处不作具体限定。
特别地，在本实施例半元胞中形成两个沟槽栅极(常规多晶硅栅极和虚栅极)，仅用于教导本领域技术人员如何实施本发明，在具体实施中半元胞不仅限于两个沟槽栅极。在本实施例半元胞中还可以形成相邻的多个沟槽栅极(一个常规多晶硅栅极和多个虚栅极)。具体地，在栅极区的指定位置向下刻蚀形成相邻的多个沟槽，通过向多个沟槽内填充多晶硅形成多个沟槽栅极(一个常规多晶硅栅极和多个虚栅极)。沟槽栅有源区对应的N阱区、P阱区和N+掺杂区的侧部止于常规多晶硅栅极侧壁的栅氧化层。
可选地，本发明第一实施例中还可以采用如图7所示的方形元胞或如图8所示的条形元胞结构来实现，使平面栅和沟槽栅结构共存于同一芯片。具体地，如图7所示，每个元胞710还可以为方形元胞，多个元胞矩阵式地分布在晶圆基片上。并且每个元胞710包括栅极区701和位于栅极区701两侧的沟槽栅有源区702和平面栅有源区703。如图8所示，每个元胞810还可以为条形元胞，多个元胞并排地分布在晶圆基片上。并且每个元胞810包括栅极区801和位于栅极区801两侧的沟槽栅有源区802和平面栅有源区803。
需要注意的是，本实施例还包括通过后续工艺在晶圆基片的背面形成穿通型结构、非穿通型结构或软穿通型结构。
采用本发明的制作方法可使平面栅和沟槽栅共存于同一芯片，相当于在具有平面栅结构的IGBT芯片的薄弱区域引入沟槽栅，或者在具有沟槽栅结构的IGBT芯片的非工作区引入平面栅，可以发挥平面栅和沟槽栅的优点并减弱各自的弱点，从而大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。同时在平面栅和沟槽栅之间引入虚栅将二者隔开，可以有效屏蔽平面栅结构和沟槽栅结构之间的相互干扰，同时优化复合栅结构的输入和输出电容，优化IGBT芯片的开通电流的变化率，以及降低开关损耗。
进一步地，在本实施例中，先刻蚀出沟槽，并且在向沟槽内填充多晶硅之前，进行杂质注入和扩散形成N阱区和P阱区，能够有效避免N阱区和P阱区的杂质扩散至沟槽的另一侧而对栅极区造成不必要的影响。
综上，采用本实施例的具有复合栅结构的IGBT芯片的制作方法，首先可以大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性，其次可以有效屏蔽平面栅结构和沟槽栅结构之间的相互干扰，同时优化复合栅结构的输入和输出电容，优化IGBT芯片的开通电流的变化率，以及降低开关损耗；最后能够有效避免N阱区和P阱区的杂质扩散至沟槽的另一侧而对栅极区造成不必要的影响。
Claims (10)
1.一种具有折叠型复合栅结构的IGBT芯片的制作方法，其特征在于，包括以下步骤：
在晶圆基片上沉积一层二氧化硅层，所述晶圆基片上划分为栅极区和有源区；
向所述有源区注入第一剂量的N型杂质；
对所述栅极区的指定位置向下刻蚀，形成至少一个沟槽；
对所述第一剂量的N型杂质进行退火扩散，使其在所述有源区的下方扩散，同时横向扩散至所述栅极区中与有源区相接触的边缘的下方，形成N阱区；
向所述N阱区注入第二剂量的P型杂质；
对所述二氧化硅层未经刻蚀的部分进行刻蚀，以裸露出所述晶圆基片未经刻蚀的表面；
对所述晶圆基片未经刻蚀的表面以及所述沟槽的侧壁和底部进行氧化，形成一层第一氧化层；在形成所述第一氧化层的同时，对所述第二剂量的P型杂质进行退火扩散使其在所述有源区的下方扩散，同时横向扩散至所述栅极区中与有源区相接触的边缘的下方，形成P阱区；
在所述第一氧化层上沉积一层多晶硅，并刻蚀所述有源区的多晶硅，以保留所述沟槽内的多晶硅，作为沟槽栅极，保留所述栅极区上的多晶硅，作为平面栅极；
对所述平面栅极的多晶硅表面进行氧化，形成一层第二氧化层；
对所述第一氧化层在所述有源区的部分进行刻蚀，以裸露出所述P阱区在所述有源区的表面；
向所述P阱区扩散第三剂量的N型杂质，以使其在所述有源区的下方扩散，同时横向扩散至所述平面栅极中与有源区相接触的边缘的下方，形成N+掺杂区；
对所述N+掺杂区和P阱区在所述有源区的部分进行刻蚀，以使所述平面栅极下方保留部分N+掺杂区；其中所述部分N+掺杂区的底部高于所述P阱区经过此次刻蚀而暴露出的表面；
向所述P阱区经过此次刻蚀而暴露出的表面注入第四剂量的P型杂质，并使其向所述部分N+掺杂区扩散以接触所述部分N+掺杂区，形成P+掺杂区；
其中，所述有源区包括位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，所述沟槽栅有源区对应的N阱区、P阱区以及部分N+掺杂区的侧部止于所述沟槽栅极侧壁的第一氧化层。
2.根据权利要求1所述的制作方法，其特征在于，采用相同的光刻板注入所述第一剂量的N型杂质和第二剂量的P型杂质。
3.根据权利要求1所述的制作方法，其特征在于，采用相同的工艺同时形成所述沟槽栅有源区和平面栅有源区对应的N阱区、P阱区和N+掺杂区。
4.根据权利要求1所述的制作方法，其特征在于，通过热氧化工艺形成一层第一氧化层，作为所述沟槽栅极和平面栅极的栅氧化层。
5.根据权利要求1所述的制作方法，其特征在于，还包括以下步骤：
在所述栅极区的第二氧化层、所述沟槽栅有源区的P+掺杂区和所述平面栅有源区的P+掺杂区的表面沉积一层金属层，作为源极。
6.根据权利要求5所述的制作方法，其特征在于，所述部分N+掺杂区与所述金属层相连。
7.根据权利要求1所述的制作方法，其特征在于，所述第一剂量小于所述第三剂量，所述第二剂量小于所述第四剂量。
8.根据权利要求1所述的制作方法，其特征在于，所述沟槽的深度大于所述N阱区的结深，所述N阱区的结深大于所述P阱区的结深。
9.根据权利要求1所述的制作方法，其特征在于，对所述栅极区的指定位置向下刻蚀，形成相邻的两个沟槽，其中所述两个沟槽内通过填充多晶硅形成第一沟槽栅极和第二沟槽栅极。
10.根据权利要求1所述的制作方法，其特征在于，还包括：在所述晶圆基片背面形成穿通型结构、非穿通型结构或软穿通型结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149693.9A CN108615707B (zh) | 2018-02-13 | 2018-02-13 | 一种具有折叠型复合栅结构的igbt芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149693.9A CN108615707B (zh) | 2018-02-13 | 2018-02-13 | 一种具有折叠型复合栅结构的igbt芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108615707A CN108615707A (zh) | 2018-10-02 |
| CN108615707B true CN108615707B (zh) | 2020-08-28 |
Family
ID=63658371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810149693.9A Active CN108615707B (zh) | 2018-02-13 | 2018-02-13 | 一种具有折叠型复合栅结构的igbt芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108615707B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129132B (zh) * | 2018-10-30 | 2023-09-08 | 株洲中车时代半导体有限公司 | 一种igbt器件 |
| CN111128725B (zh) * | 2018-10-30 | 2023-05-30 | 株洲中车时代半导体有限公司 | 一种igbt器件制备方法 |
| CN111933527A (zh) * | 2019-05-13 | 2020-11-13 | 上海先进半导体制造股份有限公司 | 沟槽igbt和其制作方法 |
| CN110517988A (zh) * | 2019-09-16 | 2019-11-29 | 富芯微电子有限公司 | 一种具有复合栅结构的igbt芯片及其加工工艺与加工设备 |
| CN112038236B (zh) * | 2020-09-10 | 2022-03-15 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
| CN112038237B (zh) * | 2020-09-10 | 2023-08-25 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
| CN112053957A (zh) * | 2020-09-10 | 2020-12-08 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102859698A (zh) * | 2011-03-30 | 2013-01-02 | 住友电气工业株式会社 | Igbt |
| CN105489644A (zh) * | 2015-12-30 | 2016-04-13 | 杭州士兰集成电路有限公司 | Igbt器件及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968940B2 (en) * | 2007-07-05 | 2011-06-28 | Anpec Electronics Corporation | Insulated gate bipolar transistor device comprising a depletion-mode MOSFET |
| US9048282B2 (en) * | 2013-03-14 | 2015-06-02 | Alpha And Omega Semiconductor Incorporated | Dual-gate trench IGBT with buried floating P-type shield |
-
2018
- 2018-02-13 CN CN201810149693.9A patent/CN108615707B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102859698A (zh) * | 2011-03-30 | 2013-01-02 | 住友电气工业株式会社 | Igbt |
| CN105489644A (zh) * | 2015-12-30 | 2016-04-13 | 杭州士兰集成电路有限公司 | Igbt器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108615707A (zh) | 2018-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108615707B (zh) | 一种具有折叠型复合栅结构的igbt芯片的制作方法 | |
| US10199455B2 (en) | Dual-gate trench IGBT with buried floating P-type shield | |
| TWI528552B (zh) | 絕緣閘雙極電晶體元件及其製備方法 | |
| CN108428740B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN102184944B (zh) | 一种横向功率器件的结终端结构 | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| CN108682688B (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN108511521B (zh) | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 | |
| CN108598151B (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN108598160B (zh) | 一种具有折叠型复合栅结构的igbt芯片 | |
| CN103560149A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| JP6173987B2 (ja) | 半導体装置 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| JP3677489B2 (ja) | 縦型電界効果トランジスタ | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN208923147U (zh) | 晶体管及半导体器件 | |
| CN108831832B (zh) | 沟槽台阶栅igbt芯片的制作方法 | |
| CN108091575B (zh) | 结型场效应晶体管及其制作方法 | |
| JPH10107283A (ja) | Ｍｏｓ技術パワーデバイス及びその製造方法 | |
| CN205959988U (zh) | 带屏蔽电极的功率mosfet元胞 | |
| CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
| CN114597264B (zh) | 一种功率mosfet器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200928 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |