CN112053957A - 一种沟槽mosfet的制作方法 - Google Patents

一种沟槽mosfet的制作方法 Download PDF

Info

Publication number
CN112053957A
CN112053957A CN202010948833.6A CN202010948833A CN112053957A CN 112053957 A CN112053957 A CN 112053957A CN 202010948833 A CN202010948833 A CN 202010948833A CN 112053957 A CN112053957 A CN 112053957A
Authority
CN
China
Prior art keywords
type diffusion
epitaxial layer
atoms
trench
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010948833.6A
Other languages
English (en)
Inventor
潘光燃
胡瞳腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Semi One Technology Co ltd
Original Assignee
Shenzhen Semi One Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Semi One Technology Co ltd filed Critical Shenzhen Semi One Technology Co ltd
Priority to CN202010948833.6A priority Critical patent/CN112053957A/zh
Publication of CN112053957A publication Critical patent/CN112053957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽MOSFET的制作方法，所述制作方法如下：在衬底的上表面生长外延层；在外延层之中形成沟槽；采用高温氧化的工艺方法在沟槽的表面生长栅氧化层，然后淀积多晶硅；去除掉沟槽之外的多晶硅，然后在外延层的表层之中注入硼原子，以及对预设区域的外延层的表层之中注入砷原子或(和)锑原子；高温退火形成P型扩散区和N型扩散区，且N型扩散区位于P型扩散区的表层之中；本发明的有益效果是：本发明减少了高温处理工艺，从而减小了高温处理工艺过程中衬底中的掺杂物质向外延层中的扩散，因此可以得到比现有技术更高的击穿电压，或在实现同样击穿电压的情况下可以得到更小的单位面积导通电阻。

Description

一种沟槽MOSFET的制作方法
技术领域
本发明属于半导体器件制造技术领域，具体涉及一种沟槽MOSFET的制作方法。
背景技术
MOSFET芯片是一种分立器件，属于半导体功率器件范畴，与集成电路同属于半导体芯片领域，MOSFET的最关键指标参数包括击穿电压(特指漏源击穿电压)、导通电阻和阈值电压(口语中也称之为开启电压)，通常情况下，击穿电压越大越好，导通电阻越小越好。为实现其标称的击穿电压，MOSFET芯片内部结构中都采用特定电阻率、特定厚度的外延层来承压，通常所需实现的击穿电压越高，外延层的电阻率或(和)厚度也就越大，芯片的单位面积的导通电阻随之也越大，所以说，单位面积的导通电阻与击穿电压是一对互为矛盾的参数；最大程度的减小MOSFET芯片的导通电阻，是芯片研发工程师最重要的工作之一，为减小MOSFET芯片的导通电阻，最直接的方法是增大芯片的面积，但这种方法也最直接的增加了芯片的成本，所以说，最大程度的改善单位面积的导通电阻，才是芯片研发工程师的职责所在。
按照其标称的击穿电压，可将MOSFET芯片分类为低压MOSFET、中压MOSFET和高压MOSFET，其中高压MOSFET的击穿电压大于200伏，中、低压MOSFET小于或等于200伏，低压MOSFET小于60伏；相比高压MOSFET，中、低压MOSFET的单位面积的导通电阻比较小，可以实现比高压MOSFET更大的工作电流。
按照其物理结构，可将MOSFET芯片分类为平面MOSFET和沟槽MOSFET两个大类，这两种MOSFET的电流路径都是纵向的，即工作电流从芯片的正面流至背面或由芯片的背面流至正面，但二者的导电沟道不同，前者的导电沟道横向的位于芯片表层，后者的导电沟道纵向的位于芯片表层、沿竖直的沟槽分布，因此在同等芯片面积的情况下，后者的导电沟道的密度更大，电流密度也就更大，单位面积的导通电阻也就更小，所以，中、低压MOSFET芯片大都采用沟槽MOSFET结构，从而实现超小的导通电阻和超大的工作电流，通常的，中、低压沟槽MOSFET芯片的导通电阻为0.5-50毫欧，工作电流为1-300安培。
本发明只研究沟槽MOSFET，不适用于平面MOSFET；按照其导电类型，可将MOSFET芯片分类为N型MOSFET和P型MOSFET，N型MOSFET的导电沟道为N型，多数载流子(多子)是电子，P型MOSFET的导电沟道为P型，多数载流子(多子)是空穴，电子的迁移率约等于空穴的迁移率的2.8倍，即电子的移动速度比空穴快，所以N型MOSFET比P型MOSFET的电流密度更大，单位面积的导通电阻更小，在实践应用中，N型MOSFET的使用率更高；本发明的正文及本发明实施例的陈述，都是以N型MOSFET为实例。
现有技术中，制作沟槽MOSFET的工艺流程为，在衬底的上表面生长外延层，然后在外延层之中形成沟槽，然后采用高温氧化的工艺方法在沟槽表面生长栅氧化层，然后淀积多晶硅并去除沟槽之外的多晶硅(保留沟槽内的多晶硅即作为MOSFET的栅)，然后采用离子注入、高温退火的工艺方法形成体区，然后采用离子注入、高温退火的工艺方法形成源。
现有技术的缺点：工艺流程中至少包含三次高温处理的工艺(高温氧化形成栅氧化层，高温退火形成体区，高温退火形成源)，在这些高温处理的工艺过程中，衬底中的掺杂物质因其掺杂浓度比外延层的掺杂浓度更大所以向外延层中扩散，导致外延层的电阻率变小，MOSFET的击穿电压随之变小，这种情况下，为实现目标击穿电压，需提高外延层的初始电阻率或(和)初始厚度来抵消衬底中的掺杂物质向外延层中扩散产生的影响，这种做法导致芯片单位面积的导通电阻随之增大，因此需要更大的芯片面积实现目标导通电阻，芯片成本增加。
为了实现更低的单位面积导通电阻、降低加工成本、提高加工效率，为此我们提出一种沟槽MOSFET的制作方法。
发明内容
本发明的目的在于提供一种沟槽MOSFET的制作方法，实现更低的单位面积导通电阻、降低加工成本、提高加工效率。
为实现上述目的，本发明提供如下技术方案：一种沟槽MOSFET的制作方法，所述制作方法如下：
步骤一：在衬底的上表面生长外延层；
步骤二：在外延层之中形成沟槽；
步骤三：采用高温氧化的工艺方法在沟槽的表面生长栅氧化层，然后淀积多晶硅；
步骤四：去除掉沟槽之外的多晶硅，然后在外延层的表层之中注入硼原子，以及对预设区域的外延层的表层之中注入砷原子或(和)锑原子；
步骤五：高温退火形成P型扩散区和N型扩散区，且N型扩散区位于P型扩散区的表层之中。
作为本发明的一种优选的技术方案，高温退火形成P型扩散区和N型扩散区，具体如下：
高温退火的的工艺温度为900-1000摄氏度，工艺时间为10-50分钟；
所述硼原子经高温退火之后形成P型扩散区，且P型扩散区的深度小于沟槽的深度；
所述砷原子或和锑原子经高温退火之后形成N型扩散区，且N型扩散区的深度为P型扩散区的深度的1/6至1/3。
作为本发明的一种优选的技术方案，在外延层的表层之中注入硼原子，以及对预设区域的外延层的表层之中注入砷原子或(和)锑原子，具体如下：
在外延层的表层之中注入硼原子，然后采用光刻、离子注入的工艺方法对预设区域的外延层的表层之中注入砷原子或(和)锑原子；或采用光刻、离子注入的工艺方法对预设区域的外延层的表层之中注入砷原子或(和)锑原子，然后在外延层的表层之中注入硼原子。
作为本发明的一种优选的技术方案，采用高温氧化的工艺方法在沟槽的表面生长栅氧化层，高温氧化的工艺温度为850-1150摄氏度，工艺时间为10-100分钟。
作为本发明的一种优选的技术方案，采用高温氧化的工艺方法在沟槽的表面生长栅氧化层之前，采用高温氧化的工艺方法在沟槽的表面生长牺牲氧化层，高温氧化的工艺温度为850-1150摄氏度，工艺时间为10-100分钟，然后采用湿法腐蚀的工艺方法去除牺牲氧化层。
作为本发明的一种优选的技术方案，所述沟槽的底部槽角为圆弧过渡设计。
与现有技术相比，本发明的有益效果是：
(1)在高温退火形成源区的同时对硼原子进行热扩散形成P型扩散区作为MOSFET的体区，而现有技术中为形成体区需要额外的一步高温退火工艺，相比现有技术，本发明减少了高温处理工艺，从而减小了高温处理工艺过程中衬底中的掺杂物质向外延层中的扩散，因此可以得到比现有技术更高的击穿电压，或在实现同样击穿电压的情况下可以得到更小的单位面积导通电阻；另一方面，本发明相比现有技术，减少了高温处理工艺，因此加工成本更低、加工效率更高；
(2)沟槽的底部槽角为圆弧过渡设计，有助于提高栅氧化层的可靠性。
附图说明
图1为现有的沟槽MOSFET的物理结构示意图；
图2为本发明的N型衬底的上表面生长N型外延层结构示意图；
图3为本发明的N型外延层之中形成沟槽结构示意图；
图4为本发明的沟槽的表面生长栅氧化层结构示意图；
图5为本发明的淀积多晶硅结构示意图；
图6为本发明的去除掉沟槽之外的多晶硅结构示意图；
图7为本发明的在N型外延层的表层之中注入硼原子、以及对预设区域的N型外延层的表层之中注入砷原子或(和)锑原子结构示意图；
图8为本发明的高温退火形成P型扩散区和N型扩散区，且N型扩散区位于P型扩散区的表层之中结构示意图；
图9为本发明的制作方法流程图；
图中：1、衬底；2、外延层；3、体区；4、沟槽；5、栅氧化层；6、多晶硅；7、源；8、P型扩散区；9、N型扩散区；11、硼原子；12、砷原子或(和)锑原子。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
对比例
请参阅图1，现有的沟槽MOSFET的制作方法：在衬底1的上表面生长外延层2，然后在外延层2之中形成沟槽4，然后采用高温氧化的工艺方法在沟槽4表面生长栅氧化层5，然后淀积多晶硅并去除沟槽4之外的多晶硅(保留沟槽4内的多晶硅即作为MOSFET的栅)，然后采用离子注入、高温退火的工艺方法形成体区3，然后采用离子注入、高温退火的工艺方法形成源7。
现有技术的缺点：工艺流程中至少包含三次高温处理的工艺(高温氧化形成栅氧化层5，高温退火形成体区3，高温退火形成源7)，在这些高温处理的工艺过程中，衬底1中的掺杂物质因其掺杂浓度比外延层2的掺杂浓度更大所以向外延层2中扩散，导致外延层2的电阻率变小，MOSFET的击穿电压随之变小，这种情况下，为实现目标击穿电压，需提高外延层2的初始电阻率或(和)初始厚度来抵消衬底1中的掺杂物质向外延层中扩散产生的影响，这种做法导致芯片单位面积的导通电阻随之增大，因此需要更大的芯片面积实现目标导通电阻，芯片成本增加。
实施例
请参阅图2至图9，本发明提供一种技术方案：一种沟槽MOSFET的制作方法，以N型沟槽MOSFET为实施例，包括如下步骤：
步骤一：在N型衬底1的上表面生长N型外延层2；
步骤二：在N型外延层2之中形成沟槽4；
步骤三：采用高温氧化的工艺方法在沟槽4的表面生长栅氧化层5，然后淀积多晶硅6；
步骤四：去除掉沟槽4之外的多晶硅6，然后在N型外延层2的表层之中注入硼原子11，以及对预设区域的外延层2的表层之中注入砷原子或(和)锑原子12；
步骤五：高温退火形成P型扩散区8和N型扩散区9，且N型扩散区9位于P型扩散区8的表层之中。
本实施例中，优选的，高温退火形成P型扩散区8和N型扩散区9，具体如下：
高温退火的的工艺温度为900-1000摄氏度，工艺时间为10-50分钟；
硼原子11经高温退火之后形成P型扩散区8，且P型扩散区8的深度小于沟槽4的深度；
砷原子或(和)锑原子12经高温退火之后形成N型扩散区9，且N型扩散区9的深度为P型扩散区8的深度的1/6至1/3。
本实施例中，优选的，在外延层2的表层之中注入硼原子11，以及对预设区域的外延层2的表层之中注入砷原子或(和)锑原子12，具体如下：
在外延层2的表层之中注入硼原子11，然后采用光刻、离子注入的工艺方法对预设区域的外延层2的表层之中注入砷原子或(和)锑原子12；或采用光刻、离子注入的工艺方法对预设区域的外延层2的表层之中注入砷原子或(和)锑原子12，然后在外延层2的表层之中注入硼原子11。
本实施例中，优选的，采用高温氧化的工艺方法在沟槽4的表面生长栅氧化层5，高温氧化的工艺温度为850-1150摄氏度，工艺时间为10-100分钟。
本实施例中，优选的，采用高温氧化的工艺方法在沟槽4的表面生长栅氧化层5之前，采用高温氧化的工艺方法在沟槽4的表面生长牺牲氧化层，高温氧化的工艺温度为850-1150摄氏度，工艺时间为10-100分钟，然后采用湿法腐蚀的工艺方法去除牺牲氧化层，生长牺牲氧化层，然后去除牺牲氧化层：此步工艺的目的是为了将沟槽4的表层硅消耗掉，因为形成沟槽4的工艺方法是干法刻蚀工艺(这是行业通识)，这种刻蚀工艺对沟槽4表层的硅会产生微观的损伤，为了保证后续栅氧化层5的质量，有必要将沟槽4表层的有损伤的硅去除掉，最简单的方法就是采用高温氧化的工艺方法生长氧化层，然后去掉此氧化层，因为生长氧化层的具体工艺过程为氧原子在高温环境下与沟槽表层的硅原子发生氧化反应形成氧化硅，沟槽表层的硅经氧化反应被消耗掉。
本实施例中，优选的，沟槽4的底部槽角为圆弧过渡设计，有助于提高栅氧化层5的可靠性。
如图8所示，其中N型扩散区9为MOSFET的源7，N型衬底1的背面为MOSFET的漏，P型扩散区8为MOSFET的体区3。
实施例与对比例相比：在高温退火形成源7区的同时对硼原子进行热扩散形成P型扩散区8作为MOSFET的体区3，而现有技术中为形成体区3需要额外的一步高温退火工艺，相比现有技术，本发明减少了高温处理工艺，从而减小了高温处理工艺过程中衬底1中的掺杂物质向外延层中的扩散，因此可以得到比现有技术更高的击穿电压，或在实现同样击穿电压的情况下可以得到更小的单位面积导通电阻；另一方面，本发明相比现有技术，减少了高温处理工艺，因此加工成本更低、加工效率更高。
必须提出的是，本发明的制作方法，是以N型沟槽MOSFET为实施例阐述的，但本发明同样也适用于P型沟槽MOSFET；以及所有由沟槽MOSFET衍生和演变形成的其它半导体器件(比如SGT)，也都视为本发明之保护范围。
对应P型MOSFET时，衬底1和外延层2为P型掺杂硅，即P型衬底1和P型外延层2，图7所示在P型外延层2的表层之中注入的原子11为磷原子，最终形成N型扩散区8为MOSFET的体区，图7所示对预设区域的P型外延层2的表层之中注入的原子12为硼原子，最终形成的P型扩散区9为MOSFET的源，P型衬底1的背面为MOSFET的漏。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (6)

1.一种沟槽MOSFET的制作方法，其特征在于：所述制作方法如下：
步骤一：在衬底(1)的上表面生长外延层(2)；
步骤二：在外延层(2)之中形成沟槽(4)；
步骤三：采用高温氧化的工艺方法在沟槽(4)的表面生长栅氧化层(5)，然后淀积多晶硅(6)；
步骤四：去除掉沟槽(4)之外的多晶硅(6)，然后在外延层(2)的表层之中注入硼原子(11)，以及对预设区域的外延层(2)的表层之中注入砷原子或(和)锑原子(12)；
步骤五：高温退火形成P型扩散区(8)和N型扩散区(9)，且N型扩散区(9)位于P型扩散区(8)的表层之中。
2.根据权利要求1所述的一种沟槽MOSFET的制作方法，其特征在于：高温退火形成P型扩散区(8)和N型扩散区(9)，具体如下：
高温退火的的工艺温度为900-1000摄氏度，工艺时间为10-50分钟；
所述硼原子(11)经高温退火之后形成P型扩散区(8)，且P型扩散区(8)的深度小于沟槽(4)的深度；
所述砷原子或(和)锑原子(12)经高温退火之后形成N型扩散区(9)，且N型扩散区(9)的深度为P型扩散区(8)的深度的1/6至1/3。
3.根据权利要求1所述的一种沟槽MOSFET的制作方法，其特征在于：在外延层(2)的表层之中注入硼原子(11)，以及对预设区域的外延层(2)的表层之中注入砷原子或(和)锑原子(12)，具体如下：
在外延层(2)的表层之中注入硼原子(11)，然后采用光刻、离子注入的工艺方法对预设区域的外延层(2)的表层之中注入砷原子或(和)锑原子(12)；或采用光刻、离子注入的工艺方法对预设区域的外延层(2)的表层之中注入砷原子或(和)锑原子(12)，然后在外延层(2)的表层之中注入硼原子(11)。
4.根据权利要求1所述的一种沟槽MOSFET的制作方法，其特征在于：采用高温氧化的工艺方法在沟槽(4)的表面生长栅氧化层(5)，高温氧化的工艺温度为850-1150摄氏度，工艺时间为10-100分钟。
5.根据权利要求1所述的一种沟槽MOSFET的制作方法，其特征在于：采用高温氧化的工艺方法在沟槽(4)的表面生长栅氧化层(5)之前，采用高温氧化的工艺方法在沟槽(4)的表面生长牺牲氧化层，高温氧化的工艺温度为850-1150摄氏度，工艺时间为10-100分钟，然后采用湿法腐蚀的工艺方法去除牺牲氧化层。
6.根据权利要求1所述的一种沟槽MOSFET的制作方法，其特征在于：所述沟槽(4)的底部槽角为圆弧过渡设计。
CN202010948833.6A 2020-09-10 2020-09-10 一种沟槽mosfet的制作方法 Pending CN112053957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010948833.6A CN112053957A (zh) 2020-09-10 2020-09-10 一种沟槽mosfet的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010948833.6A CN112053957A (zh) 2020-09-10 2020-09-10 一种沟槽mosfet的制作方法

Publications (1)

Publication Number Publication Date
CN112053957A true CN112053957A (zh) 2020-12-08

Family

ID=73609897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010948833.6A Pending CN112053957A (zh) 2020-09-10 2020-09-10 一种沟槽mosfet的制作方法

Country Status (1)

Country Link
CN (1) CN112053957A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184862A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 沟槽功率器件的栅极沟槽的刻蚀方法
CN106298946A (zh) * 2016-10-09 2017-01-04 无锡新洁能股份有限公司 一种降低低压Trench DMOS导通电阻的制造方法
CN106328524A (zh) * 2015-06-15 2017-01-11 北大方正集团有限公司 垂直双扩散mos器件的制作方法
US20170098609A1 (en) * 2015-10-01 2017-04-06 D3 Semiconductor LLC Source-Gate Region Architecture in a Vertical Power Semiconductor Device
CN106910774A (zh) * 2017-03-06 2017-06-30 北京世纪金光半导体有限公司 圆弧角u形槽栅结构的碳化硅功率mosfet器件及其制备方法
CN108039369A (zh) * 2017-11-30 2018-05-15 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet及其制造方法
CN108615707A (zh) * 2018-02-13 2018-10-02 株洲中车时代电气股份有限公司 一种具有折叠型复合栅结构的igbt芯片的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184862A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 沟槽功率器件的栅极沟槽的刻蚀方法
CN106328524A (zh) * 2015-06-15 2017-01-11 北大方正集团有限公司 垂直双扩散mos器件的制作方法
US20170098609A1 (en) * 2015-10-01 2017-04-06 D3 Semiconductor LLC Source-Gate Region Architecture in a Vertical Power Semiconductor Device
CN106298946A (zh) * 2016-10-09 2017-01-04 无锡新洁能股份有限公司 一种降低低压Trench DMOS导通电阻的制造方法
CN106910774A (zh) * 2017-03-06 2017-06-30 北京世纪金光半导体有限公司 圆弧角u形槽栅结构的碳化硅功率mosfet器件及其制备方法
CN108039369A (zh) * 2017-11-30 2018-05-15 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet及其制造方法
CN108615707A (zh) * 2018-02-13 2018-10-02 株洲中车时代电气股份有限公司 一种具有折叠型复合栅结构的igbt芯片的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法

Similar Documents

Publication Publication Date Title
JP2662217B2 (ja) 垂直ゲート半導体装置及びその製造方法
CN102810566B (zh) 具有高阻断电压能力的功率半导体器件
WO2004061975A1 (en) Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
CN109616523B (zh) 一种4H-SiC MOSFET功率器件及其制造方法
US20020195655A1 (en) Symmetric trench MOSFET device and method of making same
CN114038915A (zh) 半导体功率器件及其制备方法
CN115714141A (zh) JFET注入型N沟道SiC MOSFET器件及其制备方法
CN100568469C (zh) 低导通阻抗功率场效应管vdmos的制作方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN112053957A (zh) 一种沟槽mosfet的制作方法
CN102054702A (zh) 沟槽功率mosfet器件制造方法
CN111697080A (zh) 半导体元胞单元、制造方法和半导体器件
CN104157690B (zh) 一种带槽型结构的应变nldmos器件及其制作方法
CN112038237B (zh) 一种沟槽mosfet的制造方法
CN110197791B (zh) 多晶硅作为源区的沟槽mosfet结构及其制备方法
CN104916686A (zh) 一种vdmos器件及其制造方法
CN108831832B (zh) 沟槽台阶栅igbt芯片的制作方法
US6228698B1 (en) Manufacture of field-effect semiconductor devices
CN112735954B (zh) 一种半导体芯片的制造方法
CN112038236B (zh) 一种沟槽mosfet的制造方法
CN108155239B (zh) 垂直双扩散金属氧化物晶体管及其制作方法
CN113113307B (zh) 半导体结构及其形成方法
CN102117751B (zh) 小线宽沟槽dmos的实现方法
CN107681001A (zh) 一种碳化硅开关器件及制作方法
CN110098110B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201208

RJ01 Rejection of invention patent application after publication