CN102184862A - 沟槽功率器件的栅极沟槽的刻蚀方法 - Google Patents

沟槽功率器件的栅极沟槽的刻蚀方法 Download PDF

Info

Publication number
CN102184862A
CN102184862A CN2011100872711A CN201110087271A CN102184862A CN 102184862 A CN102184862 A CN 102184862A CN 2011100872711 A CN2011100872711 A CN 2011100872711A CN 201110087271 A CN201110087271 A CN 201110087271A CN 102184862 A CN102184862 A CN 102184862A
Authority
CN
China
Prior art keywords
oxide layer
semiconductor substrate
groove
layer
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100872711A
Other languages
English (en)
Inventor
吕宇强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN2011100872711A priority Critical patent/CN102184862A/zh
Publication of CN102184862A publication Critical patent/CN102184862A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thyristors (AREA)

Abstract

本发明提供一种沟槽功率器件的栅极沟槽的刻蚀方法，包括步骤：提供半导体衬底，其上依次形成有垫氧化层和硬掩模层，硬掩模层依次包括氮化层和氧化层；依次干法刻蚀氧化层、氮化层和垫氧化层直至半导体衬底停止，在半导体衬底上方形成沟槽窗口；在沟槽窗口中生长热场氧化层，其厚度根据栅极沟槽的顶端斜坡要求而确定；干法刻蚀热场氧化层并刻蚀半导体衬底，在半导体衬底中形成栅极沟槽；依次去除硬掩模层和垫氧化层。本发明的栅极沟槽的刻蚀方法工艺简单，栅极沟槽的顶端斜坡的形状大小可以随场氧工艺可调，对半导体衬底和栅氧化层不会引入缺陷，非常适合用于沟槽IGBT、沟槽VDMOS和沟槽Cool MOS等功率器件的栅极沟槽工艺。

Description

沟槽功率器件的栅极沟槽的刻蚀方法
技术领域
本发明涉及半导体制造技术领域，具体来说，本发明涉及一种沟槽功率器件的栅极沟槽的刻蚀方法。
背景技术
功率开关器件(例如VDMOS、IGBT、Cool MOS等)及其模块已经被广泛应用于汽车电子、开关电源以及工业控制等领域，是目前一大热门研究领域。而沟槽(Trench)结构的功率器件是目前最流行的功率开关器件之一，它采用在沟槽侧壁生长栅氧化层并填充多晶硅形成栅极，这种沟槽栅结构大大提高了功率器件平面面积的利用效率，使得单位面积可获得更大的器件单元沟道宽度和电流密度，从而使器件获得更大的电流导通能力。
沟槽功率器件与平面功率器件相比，最大的改进就是其具有沟槽型的栅极。图1为现有技术中一个沟槽功率器件的剖面结构示意图。如图所示，该器件为一个绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件。上述IGBT器件中，在轻掺杂N型硅衬底100上形成有P体区域(P-body)104。在P体区域104中形成有重掺杂P型接触107和重掺杂N型接触108，作为IGBT的发射极。在P体区域104中还形成有贯穿其中并延伸至该轻掺杂N型硅衬底100中的沟槽，里面填充有多晶硅。沟槽中填充的多晶硅会从沟槽中覆盖到沟槽外P体区域104上，形成各单元互联的IGBT的栅极105。在沟槽中的多晶硅与P体区域104和轻掺杂N型硅衬底100之间预先形成有一层二氧化硅，作为栅氧化层106。在轻掺杂N型硅衬底100的另一面则形成有重掺杂P型区域101，作为IGBT的集电极，其与轻掺杂N型硅衬底100之间还设置有重掺杂N型缓冲层102，作为IGBT的场终止层。
在上述IGBT器件中，由于沟槽中的多晶硅会从沟槽中覆盖到沟槽外P体区域104上，与其他沟槽中的多晶硅互联，则此时沟槽侧壁的顶部109就需要有一个的比较圆滑的斜坡，否则如果沟槽侧壁的顶部109形成直角或者锐角，就有可能在该处出现尖端放电，使该处的栅氧化层失效，造成器件的可靠性问题。另外，现有技术中也有相关的沟槽刻蚀后再加入多次热氧化或额外的高密度等离子体(HDP)刻蚀的做法来得到有斜坡顶部的沟槽的做法，但是这样做不仅工艺较复杂，生产成本昂贵，而且由于高密度等离子体刻蚀会同时引入一些等离子体污染，容易给沟槽功率器件的栅氧化层带来缺陷。
发明内容
本发明所要解决的技术问题是提供一种沟槽功率器件的栅极沟槽的刻蚀方法，能够以简单的工艺获得具有圆滑顶端斜坡的栅极沟槽，同时避免给栅氧化层和半导体衬底引入缺陷。
为解决上述技术问题，本发明提供一种沟槽功率器件的栅极沟槽的刻蚀方法，包括步骤：
提供半导体衬底，其上依次形成有垫氧化层和硬掩模层，所述硬掩模层依次包括氮化层和氧化层；
依次干法刻蚀所述氧化层、氮化层和垫氧化层直至所述半导体衬底停止，在所述半导体衬底上方形成沟槽窗口；
在所述沟槽窗口中生长热场氧化层，其厚度根据所述栅极沟槽的顶端斜坡要求而确定；
干法刻蚀所述热场氧化层并刻蚀所述半导体衬底，在所述半导体衬底中形成所述栅极沟槽；
依次去除所述硬掩模层和垫氧化层。
可选地，所述半导体衬底为硅衬底。
可选地，所述方法在去除所述硬掩模层和垫氧化层之后还包括步骤：
在所述栅极沟槽中形成牺牲氧化层，然后再用湿法清洗法去除所述牺牲氧化层。
可选地，所述垫氧化层厚度为所述氮化层厚度为
Figure BSA00000468925800022
所述氧化层厚度为
Figure BSA00000468925800023
可选地，所述氧化层是由正硅酸乙酯(TEOS)以低压化学气相淀积(LPCVD)工艺形成的。
可选地，所述热场氧化层厚度为
Figure BSA00000468925800031
可选地，所述牺牲氧化层是通过干氧氧化法生长的。
与现有技术相比，本发明具有以下优点：
本发明利用硬掩模层在半导体衬底上刻蚀出沟槽窗口，在沟槽窗口中生长热场氧化层，之后再做栅极沟槽刻蚀。这样，钻入垫氧化层下的热场氧化层形成的鸟嘴就会挤压半导体衬底表面，自然地形成了栅极沟槽的斜坡状圆滑顶部。
这种栅极沟槽的刻蚀方法工艺简单，栅极沟槽的顶端斜坡的形状大小可以随场氧工艺可调，对半导体衬底和栅氧化层不会引入缺陷，非常适合用于沟槽IGBT、沟槽VDMOS和沟槽Cool MOS等功率器件的栅极沟槽工艺。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：
图1为现有技术中一个沟槽功率器件的剖面结构示意图；
图2为本发明一个实施例的沟槽功率器件的栅极沟槽的刻蚀方法的流程示意图；
图3至图6为本发明一个实施例的沟槽功率器件的栅极沟槽的刻蚀过程的剖面结构示意图；
图7为本发明一个实施例的沟槽功率器件的栅极沟槽的刻蚀方法所获得的栅极沟槽的扫描电子显微镜照片。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图2为本发明一个实施例的沟槽功率器件的栅极沟槽的刻蚀方法的流程示意图。如图所示，该刻蚀方法起始于步骤S201。该方法可以包括：
执行步骤S201，提供半导体衬底，其上依次形成有垫氧化层和硬掩模层，硬掩模层依次包括氮化层和氧化层；
执行步骤S202，依次干法刻蚀氧化层、氮化层和垫氧化层直至半导体衬底停止，在半导体衬底上方形成沟槽窗口；
执行步骤S203，在沟槽窗口中生长热场氧化层，其厚度根据栅极沟槽的顶端斜坡要求而确定；
执行步骤S204，干法刻蚀热场氧化层并刻蚀半导体衬底，在半导体衬底中形成栅极沟槽；
执行步骤S205，依次去除硬掩模层和垫氧化层。
图3至图6为本发明一个实施例的沟槽功率器件的栅极沟槽的刻蚀过程的剖面结构示意图。如图3所示，提供半导体衬底200，该半导体衬底可以为硅衬底，其上依次形成有垫氧化层(Pad Oxide)201和硬掩模层(Hard Mask)204，垫氧化层201可以为二氧化硅，而硬掩模层204具体还可以依次包括氮化层202和氧化层203。
在本实施例中，该垫氧化层201的厚度可以为
Figure BSA00000468925800041
氮化层202的厚度可以为氧化层203的厚度可以为
Figure BSA00000468925800043
该氧化层203的厚度具体可以例如0、
Figure BSA00000468925800044
或
Figure BSA00000468925800045
等。当氧化层203的厚度为0时，即表示该氧化层203可以不需要，这也归属于本发明要求保护的范围之内。
该氧化层203可以是由正硅酸乙酯(TEOS)以低压化学气相淀积(LPCVD)工艺形成的，而垫氧化层201和氮化层202则可以采用本领域技术人员所公知的工艺技术来形成，在此不再赘述。
继续如图3所示，然后依次干法刻蚀氧化层203、硬掩模层204(包括氮化层202和垫氧化层201)直至半导体衬底200停止(对半导体衬底200也可以有一定的过刻蚀)，在半导体衬底200上方形成沟槽窗口205。所述在半导体衬底200上方刻蚀出沟槽窗口205的工艺技术也可以采用本领域技术人员的公知技术。
如图4所示，在沟槽窗口205中生长热场氧化层206，其厚度可以根据栅极沟槽208的顶端斜坡要求而确定，反过来说，栅极沟槽208的顶端斜坡的形状大小也可以随场氧工艺可调。
在本实施例中，该热场氧化层206的厚度一般可以为
Figure BSA00000468925800046
优选为
Figure BSA00000468925800047
如图5所示，干法刻蚀热场氧化层206并继续刻蚀半导体衬底200，在半导体衬底200中形成栅极沟槽208。在此步骤中，硬掩模层204中的氧化层203的厚度也会同时被刻蚀掉一部分而变薄。
如图6所示，依次去除氧化层203、氮化层202和垫氧化层201，获得沟槽功率器件所需要的具有圆滑顶端斜坡的栅极沟槽208。
在本实施例中，在去除硬掩模层204和垫氧化层201之后可以还包括步骤：
在栅极沟槽208中形成牺牲氧化层(未图示)，然后再用湿法清洗法去除该牺牲氧化层，所述牺牲氧化层可以是通过干氧氧化法生长的。这么做是为了使形成的栅极沟槽208的侧壁和底部更加光滑，露出干净的半导体材料，防止残留一些缺陷，以待在其上生长功率器件的栅氧化层。
图7为本发明一个实施例的沟槽功率器件的栅极沟槽的刻蚀方法所获得的栅极沟槽的扫描电子显微镜照片。从图中可以看到，利用本发明所提供的方法形成的栅极沟槽能够获得具有圆滑顶端斜坡的栅极沟槽。
本发明利用硬掩模层在半导体衬底上刻蚀出沟槽窗口，在沟槽窗口中生长热场氧化层，之后再做栅极沟槽刻蚀。这样，钻入垫氧化层下的热场氧化层形成的鸟嘴就会挤压半导体衬底表面，自然地形成了栅极沟槽的斜坡状圆滑顶部。
这种栅极沟槽的刻蚀方法工艺简单，栅极沟槽的顶端斜坡的形状大小可以随场氧工艺可调，对半导体衬底和栅氧化层不会引入缺陷，非常适合用于沟槽IGBT、沟槽VDMOS和沟槽Cool MOS等功率器件的栅极沟槽工艺。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种沟槽功率器件的栅极沟槽的刻蚀方法，包括步骤：
提供半导体衬底，其上依次形成有垫氧化层和硬掩模层，所述硬掩模层依次包括氮化层和氧化层；
依次干法刻蚀所述氧化层、氮化层和垫氧化层直至所述半导体衬底停止，在所述半导体衬底上方形成沟槽窗口；
在所述沟槽窗口中生长热场氧化层，其厚度根据所述栅极沟槽的顶端斜坡要求而确定；
干法刻蚀所述热场氧化层并刻蚀所述半导体衬底，在所述半导体衬底中形成所述栅极沟槽；
依次去除所述硬掩模层和垫氧化层。
2.根据权利要求1所述的刻蚀方法，其特征在于，所述半导体衬底为硅衬底。
3.根据权利要求2所述的刻蚀方法，其特征在于，所述方法在去除所述硬掩模层和垫氧化层之后还包括步骤：
在所述栅极沟槽中形成牺牲氧化层，然后再用湿法清洗法去除所述牺牲氧化层。
4.根据权利要求2所述的刻蚀方法，其特征在于，所述垫氧化层厚度为
Figure FSA00000468925700011
所述氮化层厚度为
Figure FSA00000468925700012
所述氧化层厚度为
Figure FSA00000468925700013
5.根据权利要求4所述的刻蚀方法，其特征在于，所述氧化层是由正硅酸乙酯以低压化学气相淀积工艺形成的。
6.根据权利要求2所述的刻蚀方法，其特征在于，所述热场氧化层厚度为
Figure FSA00000468925700014
7.根据权利要求3所述的刻蚀方法，其特征在于，所述牺牲氧化层是通过干氧氧化法生长的。
CN2011100872711A 2011-04-08 2011-04-08 沟槽功率器件的栅极沟槽的刻蚀方法 Pending CN102184862A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100872711A CN102184862A (zh) 2011-04-08 2011-04-08 沟槽功率器件的栅极沟槽的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100872711A CN102184862A (zh) 2011-04-08 2011-04-08 沟槽功率器件的栅极沟槽的刻蚀方法

Publications (1)

Publication Number Publication Date
CN102184862A true CN102184862A (zh) 2011-09-14

Family

ID=44571016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100872711A Pending CN102184862A (zh) 2011-04-08 2011-04-08 沟槽功率器件的栅极沟槽的刻蚀方法

Country Status (1)

Country Link
CN (1) CN102184862A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496576A (zh) * 2011-12-28 2012-06-13 上海先进半导体制造股份有限公司 沟槽功率器件的制作方法
CN102779750A (zh) * 2012-04-23 2012-11-14 上海先进半导体制造股份有限公司 沟槽绝缘栅双极型晶体管的制造方法
CN102779843A (zh) * 2012-07-23 2012-11-14 上海宏力半导体制造有限公司 晶体管及其形成方法
CN105428407A (zh) * 2015-11-16 2016-03-23 株洲南车时代电气股份有限公司 一种igbt器件及其形成方法
WO2017219755A1 (zh) * 2016-06-22 2017-12-28 无锡华润上华半导体有限公司 沟槽栅极结构及其制造方法
CN110137082A (zh) * 2018-02-09 2019-08-16 天津环鑫科技发展有限公司 一种功率器件沟槽形貌的优化方法
CN111986992A (zh) * 2019-05-23 2020-11-24 芯恩（青岛）集成电路有限公司 沟槽刻蚀方法
CN112053957A (zh) * 2020-09-10 2020-12-08 深圳市芯电元科技有限公司 一种沟槽mosfet的制作方法
CN112447507A (zh) * 2019-08-30 2021-03-05 株洲中车时代半导体有限公司 一种提高沟槽栅击穿特性的goi测试样片制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459841A (zh) * 2002-05-21 2003-12-03 旺宏电子科技股份有限公司 避免锐角的浅沟道隔离制造方法
KR20040000682A (ko) * 2002-06-25 2004-01-07 동부전자 주식회사 반도체 소자의 소자분리막 형성방법
CN1518125A (zh) * 2003-01-29 2004-08-04 ��ʽ���������Ƽ� 半导体装置
US20040180550A1 (en) * 2003-03-12 2004-09-16 Macronix International Co.,Ltd. Method for forming shallow trench isolation with control of bird beak
US20050054204A1 (en) * 2003-09-04 2005-03-10 Chien-An Yu Method of rounding top corner of trench
KR100613347B1 (ko) * 2004-12-22 2006-08-21 동부일렉트로닉스 주식회사 코너 라운딩을 수반하는 얕은 트렌치 소자 분리 형성 방법
US20080157265A1 (en) * 2006-12-28 2008-07-03 Shin Yong Wook Semiconductor device and method for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459841A (zh) * 2002-05-21 2003-12-03 旺宏电子科技股份有限公司 避免锐角的浅沟道隔离制造方法
KR20040000682A (ko) * 2002-06-25 2004-01-07 동부전자 주식회사 반도체 소자의 소자분리막 형성방법
CN1518125A (zh) * 2003-01-29 2004-08-04 ��ʽ���������Ƽ� 半导体装置
US20040180550A1 (en) * 2003-03-12 2004-09-16 Macronix International Co.,Ltd. Method for forming shallow trench isolation with control of bird beak
US20050054204A1 (en) * 2003-09-04 2005-03-10 Chien-An Yu Method of rounding top corner of trench
KR100613347B1 (ko) * 2004-12-22 2006-08-21 동부일렉트로닉스 주식회사 코너 라운딩을 수반하는 얕은 트렌치 소자 분리 형성 방법
US20080157265A1 (en) * 2006-12-28 2008-07-03 Shin Yong Wook Semiconductor device and method for fabricating the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496576A (zh) * 2011-12-28 2012-06-13 上海先进半导体制造股份有限公司 沟槽功率器件的制作方法
CN102779750A (zh) * 2012-04-23 2012-11-14 上海先进半导体制造股份有限公司 沟槽绝缘栅双极型晶体管的制造方法
CN102779843A (zh) * 2012-07-23 2012-11-14 上海宏力半导体制造有限公司 晶体管及其形成方法
CN105428407A (zh) * 2015-11-16 2016-03-23 株洲南车时代电气股份有限公司 一种igbt器件及其形成方法
CN105428407B (zh) * 2015-11-16 2018-07-13 株洲南车时代电气股份有限公司 一种igbt器件及其形成方法
WO2017219755A1 (zh) * 2016-06-22 2017-12-28 无锡华润上华半导体有限公司 沟槽栅极结构及其制造方法
CN107527800A (zh) * 2016-06-22 2017-12-29 无锡华润上华科技有限公司 沟槽栅极结构及其制造方法
US10347730B2 (en) 2016-06-22 2019-07-09 Csmc Technologies Fab2 Co., Ltd. Trench gate structure and manufacturing method therefor
CN110137082A (zh) * 2018-02-09 2019-08-16 天津环鑫科技发展有限公司 一种功率器件沟槽形貌的优化方法
CN111986992A (zh) * 2019-05-23 2020-11-24 芯恩（青岛）集成电路有限公司 沟槽刻蚀方法
CN112447507A (zh) * 2019-08-30 2021-03-05 株洲中车时代半导体有限公司 一种提高沟槽栅击穿特性的goi测试样片制造方法
CN112053957A (zh) * 2020-09-10 2020-12-08 深圳市芯电元科技有限公司 一种沟槽mosfet的制作方法

Similar Documents

Publication Publication Date Title
CN102184862A (zh) 沟槽功率器件的栅极沟槽的刻蚀方法
US10020391B2 (en) Semiconductor device and manufacturing method of the same
CN102263133B (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
JP4292964B2 (ja) 縦型半導体装置
JP4068597B2 (ja) 半導体装置
US7394144B2 (en) Trench semiconductor device and method of manufacturing it
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN102569357A (zh) 半导体器件
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
JP2014207425A (ja) 半導体装置およびその製造方法
US6518129B2 (en) Manufacture of trench-gate semiconductor devices
CN102751332A (zh) 耗尽型功率半导体器件及其制造方法
CN103594341A (zh) 半导体结构及其掺杂方法、鳍式场效应管的形成方法
US20020137291A1 (en) Manufacture of trench-gate semiconductor devices
CN109887993A (zh) 金属氧化物半导体场效应管及其制造方法
CN102054702A (zh) 沟槽功率mosfet器件制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN202205757U (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件
CN101807605B (zh) 一种半导体器件及其制造方法
CN208589449U (zh) 一种具有载流子存储区的沟槽栅器件结构
JP4624084B2 (ja) 半導体装置とその製造方法
CN102456736A (zh) 一种沟槽式场效应管及其制备方法
CN113571412A (zh) 一种功率器件结构及其制作方法
CN104241128A (zh) 一种垂直SiGe FinFET的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110914