CN112447507A - 一种提高沟槽栅击穿特性的goi测试样片制造方法 - Google Patents
一种提高沟槽栅击穿特性的goi测试样片制造方法 Download PDFInfo
- Publication number
- CN112447507A CN112447507A CN201910818536.7A CN201910818536A CN112447507A CN 112447507 A CN112447507 A CN 112447507A CN 201910818536 A CN201910818536 A CN 201910818536A CN 112447507 A CN112447507 A CN 112447507A
- Authority
- CN
- China
- Prior art keywords
- width
- silicon wafer
- oxide layer
- groove
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000015556 catabolic process Effects 0.000 title claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- 238000004381 surface treatment Methods 0.000 claims abstract description 6
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000005482 strain hardening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28238—Making the insulator with sacrificial oxide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种提高沟槽栅击穿特性的GOI测试样片制造方法，包括以下步骤：S1：在衬底硅片上沉积初始氧化层作为硬掩膜层；S2：光刻定义出沟槽的图案，根据所述图案在所述硬掩膜层上刻蚀，形成具有第一宽度的开口，其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离；S3：通过所述开口在所述硅片上进行刻蚀，形成具有第一深度和第二宽度的沟槽，其中所述第二宽度大于所述第一宽度；S4：对所述硅片上形成的沟槽进行表面处理；S5：采用炉管生长栅氧化层，并在所述栅氧化层上沉积导电介质；S6：对所述掺杂多晶硅进行刻蚀形成栅极，并在所述硅片的背面进行金属化以形成背面电极。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种提高沟槽栅击穿特性的 GOI测试样片制造方法。
背景技术
IGBT功率器件是一种发展迅速、应用广泛的新型功率半导体器件。它是在普通双扩撒金属氧化物半导体(DMOS)的基础上，通过在集电极引入P+结构，除了具备DMOS输入阻抗高、开关速度快、工作频率高、易电压控制、热稳定好、驱动电路简单、易于集成等特点外，通过集电极空穴注入的电导调制效应，大大降低了导通电阻，减少了通态功耗。目前功率IGBT已广泛应用于变频家电，风能发电，机车牵引，智能电网等领域。
GOI检测是IGBT制作过程中，衡量形成的栅极氧化层质量的一个比较重要的步骤，是进行IGBT芯片栅氧可靠性和完整性评估的重要方法。目前功率 IGBT器件的制备工艺主要分成两大类，一种是利用平面栅极形成的平面 IGBT；另外一种是在深沟槽壁的氧化形成的沟槽IGBT。在沟槽IGBT的制备工艺中，通常沟槽顶部是比较尖锐而造成沟槽顶部的电场集中击穿，从而引入缺陷，对实际的测试结果带来干扰。
发明内容
本发明的目的是提供一种提高沟槽栅击穿特性的GOI测试样片制造方法，已解决现有技术中存在的上述缺陷。
为实现上述目的，本发明提供一种提高沟槽栅击穿特性的GOI测试样片制造方法，包括以下步骤：
S1：在衬底硅片上沉积初始氧化层作为硬掩膜层；
S2：光刻定义出沟槽的图案，根据所述图案在所述硬掩膜层上刻蚀，形成具有第一宽度的开口，其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离；
S3：通过所述开口在所述硅片上进行刻蚀，形成具有第一深度和第二宽度的沟槽，其中所述第一深度指的是所述沟槽在垂直于所述硅片的方向上的距离，所述第二宽度指的是所述沟槽在平行于所述硅片的方向上的距离；所述第二宽度大于所述第一宽度；
S4：对所述硅片上形成的沟槽进行表面处理；
S5：采用炉管生长栅氧化层，并在所述栅氧化层上沉积导电介质；
S6：对所述掺杂多晶硅进行刻蚀形成栅极，并在所述硅片的背面进行金属化以形成背面电极。
根据本发明提供的GOI测试样片制造方法，所述步骤S4包括：
S41：采用炉管进行H2退火，对所述沟槽的顶角进行圆化处理；
S42：采用炉管生长牺牲氧化层，并通过湿法刻蚀去除所述牺牲氧化层。
根据本发明提供的GOI测试样片制造方法，所述第二宽度比所述第一宽度大0.1um-0.5um。
根据本发明提供的GOI测试样片制造方法，所述初始氧化层的厚度大于 5000A。
根据本发明提供的GOI测试样片制造方法，所述采用炉管进行H2退火的步骤中，退火温度大于950C，退火气压小于50torr，退火时间在1min--30min 之间。
根据本发明提供的GOI测试样片制造方法，所述牺牲氧化层的厚度为 500A-2000A。
根据本发明提供的GOI测试样片制造方法，所述栅极的窗口形状包括圆形、方形、多边形；所述栅极的测试窗口面积不小于e-4cm2。
根据本发明提供的GOI测试样片制造方法，所述栅极的测试窗口面积为2.5e-3～2.5e-1cm2。
本发明提出一种提高沟槽栅击穿特性的GOI测试样片制造方法，通过硬膜层台阶形成厚阻挡层，可大大减小沟槽顶角正面氧化速率，使其远远小于侧壁氧化速率，减小顶角尖刺的产生；采用H2高温退火可优化沟槽顶角圆化并修复等离子损伤层，进一步牺牲氧化去除等离子损伤层和改善界面缺陷，通过以上工艺流程优化，圆化沟槽顶部，改善栅极击穿能力，提高GOI测试可靠性。
附图说明
图1为本发明的GOI测试样片制造方法实施例一的流程图；
图2为采用本发明的制造方法得到的硅片和硬掩膜层的结构示意图；
图3为采用本发明的制造方法得到硬掩膜层开口的结构示意图；
图4为采用本发明的制造方法得到硅片沟槽的结构示意图；
图5为采用本发明的制造方法生长牺牲氧化层及去除牺牲氧化层的结构示意图；
图6为采用本发明的制造方法生长栅氧化层并沉积掺杂多晶硅的结构示意图；
图7为采用本发明的制造方法形成栅极和背面电极的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
请参阅图1，本实施例提出一种提高沟槽栅击穿特性的GOI测试样片制造方法，具体包括以下步骤：
S1：在衬底硅片上沉积初始氧化层作为硬掩膜层。
本发明中的衬底硅片可以是N型衬底或P型衬底，在本实施例中，优选为 N型衬底。
本发明中的初始氧化层为绝缘材料SiO2，用于保护内部的衬底硅片以及实现表面绝缘功能，衬底硅片为Si，如图2所示。
本发明中沉积初始氧化层的方法不限于湿氧、干氧、掺氯氧化等氧化方式。为了降低正面氧化速率，本发明生成的初始氧化层厚度设置为大于5000A，其中A代表厚度单位埃，1A＝10-7mm。本发明沉积足够厚的初始氧化层，还可以避免感应现象的产生，只有足够厚的氧化层才能够防止在硅片表面感应产生电荷，从而提升半导体器件的稳定性。
S2：光刻定义出沟槽的图案，根据所述图案在所述硬掩膜层上刻蚀，形成具有第一宽度的开口，其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离。
本步骤中，首先通过光刻定义出沟槽的图案。具体实现方式例如可以是在初始氧化层表面涂覆光刻胶，通过光掩膜板将图案转移到光刻胶层，然后再通过刻蚀的方法将图案转移到硬掩膜层。本步骤中，优先选择湿法刻蚀在硬掩膜层上形成开口。本领域普通技术人员可以理解，硬掩膜层上形成的开口肯定不止一个，为简便起见，本发明仅以一个开口为例进行说明，如图3所示。该开口的宽度为w1，本发明中的宽度方向指的是平行于衬底硅片的方向。
S3：通过所述开口在所述硅片上进行刻蚀，形成具有第一深度和第二宽度的沟槽，其中所述第一深度指的是所述沟槽在垂直于所述硅片的方向上的距离，所述第二宽度指的是所述沟槽在平行于所述硅片的方向上的距离；所述第二宽度大于所述第一宽度。
如图4所示，本步骤通过硬掩膜层的开口继续向下刻蚀，在衬底硅片上形成宽度w2，深度h的沟槽。
值得注意的是，本发明在衬底硅片中形成的沟槽的宽度w2要大于在硬掩膜层中形成的相应的开口的宽度w1，具体的，沟槽宽度w2比开口宽度w1宽 0.1um-0.5um从而使得在所述沟槽和所述开口相接的地方形成阻挡台阶，该阻挡台阶的横截面形成直角A。通过使沟槽的宽度w2比相应硬掩膜层中开口的宽度w1更宽，本发明中的硬掩膜层在开口附近对于其下方的硅片层产生空气阻挡作用，位于阻挡台阶下面的硅片层由于受到硬掩膜层中台阶的阻挡而不能完全暴露在空气中，从而使得沟槽顶角A处的正面氧化速率远远小于沟槽侧壁的氧化速率，由此可以有效减少顶角尖刺的产生。
本发明中沟槽的深度h由沟槽型IGBT产品的击穿电压来决定。
S4：对所述硅片上形成的沟槽进行表面处理。
对于沟槽型IGBT产品，其沟槽壁要尽可能的光滑与少缺陷，因为不光滑的表面会影响击穿电压，降低生产成品率。而且，沟槽底部的倒角也要做得非常圆滑，否则电场会在这里集中，严重影响耐压。如图5所示，本步骤的目的就是通过表面处理实现顶角圆化和减少沟槽表面缺陷，表面处理的具体过程通过以下两个子步骤实现：
S41：采用炉管进行H2退火，对所述沟槽的顶角进行圆化处理。
所谓退火是将被处理对象缓慢加热到一定温度，保持足够时间，然后以适宜速度冷却的一种热处理工艺，目的是使被处理对象软化，改善其塑性和韧性，使化学成分均匀化去除残余应力，从而得到预期的物理性能。退火状态用H表示，H后面的数字代表经部分退火后，冷作硬化保留的程度。本发明中采用H2退火，保留1/4硬度。
退火过程中的具体参数包括：加热温度>950C，气压<50torr，加热时间 1--30min。高温H2退火能够消除硅片表面因干法刻蚀离子轰击带来的损伤例如消除空洞型缺陷，降低硅片表面的粗糙度，从而达到优化刻蚀顶角和修复离子损伤的效果。
进一步，本发明通过添加H2退火的步骤，能够使得原本尖锐的沟槽顶角变圆滑，如图5所示，从而避免沟槽顶部电场集中击穿的情况，改善栅极击穿能力，提高GOI测试可靠性。
S42：采用炉管生长牺牲氧化层，并通过湿法刻蚀去除所述牺牲氧化层。
本步骤通过牺牲氧化处理来进一步改善沟槽的表面形貌。首先通过炉管生长牺牲氧化层，使得该牺牲氧化层完全覆盖所述沟槽的表面，然后再通过湿法刻蚀去除该牺牲氧化层，达到进一步去除等离子损伤、改善沟槽表面粗糙度的目的。具体的，本步骤中牺牲氧化层生长不限于湿氧、干氧等氧化方式，所述牺牲氧化层的厚度通常为500A-2000A。
S5：采用炉管生长栅氧化层，并沉积导电介质。
本步骤用于在沟槽表面生长栅氧化层，并在所述栅氧化层上沉积用于制作栅极的导电介质，如图6所示。其中栅氧化层用于隔离衬底和栅极，使得衬底和栅极之间不会导通；所述导电介质可以是铝、掺杂多晶硅或其它导电金属，本实施例中优选掺杂多晶硅。其中，所述栅氧化层的厚度根据产品决定，掺杂多晶硅的阻值由沟槽型IGBT器件所需的栅极电阻决定。
S6：对所述掺杂多晶硅进行刻蚀形成栅极，并在所述硅片的背面进行金属化以形成背面电极。
本步骤在完成沉淀的掺杂多晶硅表面进行刻蚀以形成栅极，并且在所述衬底硅片的背面通过铝、掺杂多晶硅或其它导电介质生成背面电极，如图7所示。其中，本发明所形成的栅极的测试窗口形状不限于圆形、方形、多边形等几何形状，测试窗口面积不小于e-4cm2，优选为2.5e-3～2.5e-1cm2。
综上所述，本发明提出的改善沟槽栅击穿特性的GOI测试样片制造方法，通过硬膜层台阶形成厚阻挡层，可大大减小沟槽顶角正面氧化速率，使其远远小于侧壁氧化速率，减小顶角尖刺的产生；采用H2高温退火可优化沟槽顶角圆化并修复等离子损伤层，进一步牺牲氧化去除等离子损伤层和改善界面缺陷，通过以上工艺流程优化，圆化沟槽顶部，改善栅极击穿能力，提高GOI测试可靠性。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
流程图中或在此以其它方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
本技术领域的普通技术人员可以理解，实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种提高沟槽栅击穿特性的GOI测试样片制造方法，其特征在于，包括以下步骤：
S1：在衬底硅片上沉积初始氧化层作为硬掩膜层；
S2：光刻定义出沟槽的图案，根据所述图案在所述硬掩膜层上刻蚀，形成具有第一宽度的开口，其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离；
S3：通过所述开口在所述硅片上进行刻蚀，形成具有第一深度和第二宽度的沟槽，其中所述第一深度指的是所述沟槽在垂直于所述硅片的方向上的距离，所述第二宽度指的是所述沟槽在平行于所述硅片的方向上的距离；所述第二宽度大于所述第一宽度；
S4：对所述硅片上形成的沟槽进行表面处理；
S5：采用炉管生长栅氧化层，并在所述栅氧化层上沉积导电介质；
S6：对所述掺杂多晶硅进行刻蚀形成栅极，并在所述硅片的背面进行金属化以形成背面电极。
2.根据权利要求1所述的GOI测试样片制造方法，其特征在于，所述步骤S4包括：
S41：采用炉管进行H2退火，对所述沟槽的顶角进行圆化处理；
S42：采用炉管生长牺牲氧化层，并通过湿法刻蚀去除所述牺牲氧化层。
3.根据权利要求1或2所述的GOI测试样片制造方法，其特征在于，所述第二宽度比所述第一宽度大0.1um-0.5um。
4.根据权利要求3所述的GOI测试样片制造方法，其特征在于，所述初始氧化层的厚度大于5000A。
5.根据权利要求2所述的GOI测试样片制造方法，其特征在于，所述采用炉管进行H2退火的步骤中，退火温度大于95℃，退火气压小于50torr，退火时间在1min--30min之间。
6.根据权利要求2所述的GOI测试样片制造方法，其特征在于，所述牺牲氧化层的厚度为500A-2000A。
7.根据权利要求1所述的GOI测试样片制造方法，其特征在于，所述栅极的窗口形状包括圆形、方形、多边形；所述栅极的测试窗口面积不小于e-4cm2。
8.根据权利要求7所述的GOI测试样片制造方法，其特征在于，所述栅极的测试窗口面积为2.5e-3～2.5e-1cm2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910818536.7A CN112447507A (zh) | 2019-08-30 | 2019-08-30 | 一种提高沟槽栅击穿特性的goi测试样片制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910818536.7A CN112447507A (zh) | 2019-08-30 | 2019-08-30 | 一种提高沟槽栅击穿特性的goi测试样片制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447507A true CN112447507A (zh) | 2021-03-05 |
Family
ID=74735335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910818536.7A Pending CN112447507A (zh) | 2019-08-30 | 2019-08-30 | 一种提高沟槽栅击穿特性的goi测试样片制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447507A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933748A (en) * | 1996-01-22 | 1999-08-03 | United Microelectronics Corp. | Shallow trench isolation process |
| US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| US20080179668A1 (en) * | 2007-01-30 | 2008-07-31 | Alpha & Omega Semiconductor, Ltd | Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET |
| CN102184862A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 沟槽功率器件的栅极沟槽的刻蚀方法 |
| CN102768948A (zh) * | 2011-10-13 | 2012-11-07 | 上海华虹Nec电子有限公司 | 增强沟槽型igbt可靠性器件制造方法 |
| CN102931128A (zh) * | 2012-11-28 | 2013-02-13 | 上海华力微电子有限公司 | 浅沟槽隔离之边角圆化的方法 |
| CN103000534A (zh) * | 2012-12-26 | 2013-03-27 | 上海宏力半导体制造有限公司 | 沟槽式p型金属氧化物半导体功率晶体管制造方法 |
| CN103578967A (zh) * | 2012-07-19 | 2014-02-12 | 上海华虹Nec电子有限公司 | 改善沟槽型igbt 栅极击穿能力的制备方法 |
| CN103632939A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 优化功率器件沟槽顶部圆角的方法 |
| US20140209906A1 (en) * | 2013-01-25 | 2014-07-31 | Founder Microelectronics International Co., Ltd. | Method of Fabricating GOI Silicon Wafer, GOI Silicon Wafer and GOI Detection Method |
| CN104616982A (zh) * | 2015-01-13 | 2015-05-13 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
| CN106910767A (zh) * | 2015-12-23 | 2017-06-30 | 株洲南车时代电气股份有限公司 | 沟槽栅igbt制作方法及沟槽栅igbt |
| WO2018133224A1 (zh) * | 2017-01-19 | 2018-07-26 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
-
2019
- 2019-08-30 CN CN201910818536.7A patent/CN112447507A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5933748A (en) * | 1996-01-22 | 1999-08-03 | United Microelectronics Corp. | Shallow trench isolation process |
| US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| US20080179668A1 (en) * | 2007-01-30 | 2008-07-31 | Alpha & Omega Semiconductor, Ltd | Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET |
| CN102184862A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 沟槽功率器件的栅极沟槽的刻蚀方法 |
| CN102768948A (zh) * | 2011-10-13 | 2012-11-07 | 上海华虹Nec电子有限公司 | 增强沟槽型igbt可靠性器件制造方法 |
| CN103578967A (zh) * | 2012-07-19 | 2014-02-12 | 上海华虹Nec电子有限公司 | 改善沟槽型igbt 栅极击穿能力的制备方法 |
| CN103632939A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 优化功率器件沟槽顶部圆角的方法 |
| CN102931128A (zh) * | 2012-11-28 | 2013-02-13 | 上海华力微电子有限公司 | 浅沟槽隔离之边角圆化的方法 |
| CN103000534A (zh) * | 2012-12-26 | 2013-03-27 | 上海宏力半导体制造有限公司 | 沟槽式p型金属氧化物半导体功率晶体管制造方法 |
| US20140209906A1 (en) * | 2013-01-25 | 2014-07-31 | Founder Microelectronics International Co., Ltd. | Method of Fabricating GOI Silicon Wafer, GOI Silicon Wafer and GOI Detection Method |
| CN104616982A (zh) * | 2015-01-13 | 2015-05-13 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
| CN106910767A (zh) * | 2015-12-23 | 2017-06-30 | 株洲南车时代电气股份有限公司 | 沟槽栅igbt制作方法及沟槽栅igbt |
| WO2018133224A1 (zh) * | 2017-01-19 | 2018-07-26 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| US7510977B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| CN102244099A (zh) | 外延沟道的SiCIEMOSFET器件及制备方法 | |
| CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN105047539B (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
| CN110473911A (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN112447507A (zh) | 一种提高沟槽栅击穿特性的goi测试样片制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN105448722B (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| CN111081778A (zh) | 一种碳化硅沟槽型mosfet器件及其制造方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN105280503A (zh) | 提高横向导电结构SiC MOSFET沟道迁移率的方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN104282550A (zh) | 肖特基二极管的制造方法 | |
| CN104241128B (zh) | 一种垂直SiGe FinFET的制备方法 | |
| CN103578959B (zh) | 一种fs-igbt器件阳极的制造方法 | |
| CN105161526A (zh) | 提高垂直导电结构 SiC MOSFET沟道迁移率的方法 | |
| CN106024622A (zh) | 自对准硅化物阻挡层的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |