CN106847879A - 一种斜面沟道的SiC MOSFET器件及制备方法 - Google Patents
一种斜面沟道的SiC MOSFET器件及制备方法 Download PDFInfo
- Publication number
- CN106847879A CN106847879A CN201710038070.XA CN201710038070A CN106847879A CN 106847879 A CN106847879 A CN 106847879A CN 201710038070 A CN201710038070 A CN 201710038070A CN 106847879 A CN106847879 A CN 106847879A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- sic mosfet
- raceway groove
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000000407 epitaxy Methods 0.000 claims abstract description 36
- 238000002347 injection Methods 0.000 claims abstract description 20
- 239000007924 injection Substances 0.000 claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 160
- 150000002500 ions Chemical class 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 229910052681 coesite Inorganic materials 0.000 claims description 14
- 229910052906 cristobalite Inorganic materials 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 229910052682 stishovite Inorganic materials 0.000 claims description 14
- 229910052905 tridymite Inorganic materials 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 8
- 238000010790 dilution Methods 0.000 claims description 6
- 239000012895 dilution Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 230000003472 neutralizing effect Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 5
- 230000037230 mobility Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006392 deoxygenation reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本申请公开了一种斜面沟道的SiC MOSFET器件，该SiC MOSFET器件有源区的原胞结构从下至上依次为漏极、n++衬底、n‑漂移层、左右对称设置的两个p‑well层、p++区和n++区、源电极；p‑well层相对的一侧均呈向上倾斜的弧形，p‑well层的弧形部分的上方设置有向原胞结构的竖向中轴线倾斜的二次外延p型层，两个二次外延p型层的中间设置有注入n层，二次外延p型层和注入n层的上方依次设置有呈“拱形”的栅氧化层、多晶硅层和隔离钝化层。本申请提出了一种斜面沟道的SiC MOSFET器件，并提供了制作方法。本申请利用高电子迁移率的晶面作为沟道平面，并且在高质量的二次外延的SiC表面形成沟道，可以有效提高MOS栅的质量和沟道迁移率，减低器件的导通电阻。
Description
技术领域
本发明属于半导体领域，具体涉及一种斜面沟道的SiC MOSFET器件及其制备方法。
背景技术
平面型SiC MOSFET经过行业内多年的研究，已经有一些厂商率先推出了商业化产品。但是，依旧存在MOS沟道迁移率低和产品阈值电压一致性难控制等问题。这是由于常规的SiC平面型MOSFET的结构和工艺所致，常规MOSFET中p阱(p-well)是通过离子注入实现p型掺杂的，这是业界的一般方法，结构如图1所示。这种注入后再高温激活退火形成掺杂的方法，不可避免的存在一些问题。首先是无法完全消除或修复注入带来的缺陷，其次是高温激活退火的过程会使表面退化，形貌变差，从而增加沟道电子的表面散射。另外，激活退火的温度越高，激活率和缺陷的修复率也越高，但是表面退化更严重。同时，SiC MOS栅介质生长本身就有很大的难度。因此，当前SiC MOSFET器件的沟道迁移率都非常低，只有20-30cm2/Vs，需要更好的设计或工艺进一步改善。
为了改善这种情况，目前主要是采用两种方法，一种是采用U型沟槽MOSFET结构(UMOSFET)，如图2所示，UMOSFET结构具有更高的原胞密度和单位面积栅宽，同时沟道的p阱是外延方法形成的，因此具有更高的沟道迁移率和电流密度，但是沟道是在刻蚀层表面形成的，刻蚀产生的缺陷和表面粗糙不可避免地对MOS栅质量有影响。另一种方法是VMOSFET结构，如图3所示。VMOSFET结构的V形槽用SiC在高温腐蚀下的各项异性导致的各晶面腐蚀速率不一致所形成，存在着工艺难以控制的问题。同时槽底部的尖角也容易引起电场集中，可靠性差。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种斜面沟道的SiC MOSFET器件，其利用高电子迁移率的晶面作为沟道平面，并且在高质量的二次外延的SiC表面形成沟道，可以有效提高MOS栅的质量和沟道迁移率，减低器件的导通电阻。本发明的另一目的在于提供一种制备斜面沟道的SiC MOSFET器件的方法。
为实现上述目的，本发明采用以下技术方案：
一种斜面沟道的SiC MOSFET器件，所述SiC MOSFET器件有源区的原胞结构从下至上依次为漏极、n++衬底(浓度大于1E18cm-3)、n-漂移层、左右对称设置的两个p-well层、设置在所述p-well层上的p++区和n++区、设置在所述p++区和n++区上的源电极；两个p-well层相对的一侧均呈向上倾斜的弧形，p-well层的弧形部分的上方设置有向原胞结构的竖向中轴线倾斜的二次外延p型层，两个所述二次外延p型层的中间设置有截面呈长方形的注入n层，二次外延p型层和所述注入n层的上方依次设置有呈“拱形”的栅氧化层、多晶硅层和隔离钝化层。
进一步，在所述的n-漂移层和导电衬底之间优选地有一薄层n型缓冲层，缓冲层浓度在1E18cm-3左右，厚度约1μm左右。
进一步，所述斜面上二次外延p型层的长度为0.2-1μm；二次外延p型层与衬底基板之间的夹角为20-80°。
进一步，所述二次外延p型层的浓度为1E15-1E18cm-3，厚度为200nm-500nm。
进一步，所述原胞结构的台面顶部宽度为1.5-6μm。
进一步，所述器件结构中n型与p型相对而言，即同样适用于p+型衬底上，其他层的导电类型也相反即可。
进一步，所述器件结构中原胞的平面结构可以是条形、矩形、六角形等各种结构。
进一步，所述器件结构也可适用于Si、GaN、GaO等其他半导体材料，并不仅限于SiC材料。制备方法会有所区别。
一种制备斜面沟道的SiC MOSFET器件的方法，所述方法包括如下步骤：
1)在SiC外延材料上，做上第一掩膜层；
2)用ICP的方法刻蚀SiC，通过控制SiC/SiO2选择比，控制SiC台面的斜面角度；刻蚀完成后，剩余的SiO2作为离子注入的掩膜，注入Al离子，同时斜面下也注入了离子，形成p-well区掺杂和结终端区的掺杂；
3)去除第一掩膜层，RCA清洗；进行牺牲氧化，并用稀释的HF或BOE去除氧化层；然后进行二次外延生长，生长一层p型层；
4)做上第二掩膜层，用第二掩膜层保护表面的其他部分，露出台面的顶部；进行离子注入，注入的离子可以为N离子或者P离子，注入形成掺杂的深度和浓度都大于二次外延的p层，中和p型掺杂后形成n型掺杂，与JFET区连通；去除第二掩膜层，清洗后做上第三掩膜层，之后进行N离子或P离子注入，形成n++源区掺杂；去除第三掩膜层，清洗后做上第四掩膜层，Al离子注入，形成源区p++掺杂，与p-well形成电连通；去除第四掩膜层，RCA清洗；表面淀积一层石墨层，进行高温激活退火；
5)做上第五掩膜层，利用第五掩膜层刻蚀出第一JTE区；去除第五掩膜层，清洗后做上第六掩膜层，利用第六掩膜层刻蚀出第二JTE区；去除第六掩膜层，清洗后做上第七掩膜层，利用第七掩膜层刻蚀出器件隔离区域；进行牺牲氧化，并用稀释的HF或BOE去除氧化层；用热氧化的方法生长50-60nm的SiO2层，氧化后再进行退火；
6)制作高掺杂的多晶硅层；然后进行多晶硅的刻蚀和图形化，形成栅接触；
7)淀积第一钝化层，背面淀积金属，进行快速热退火形成欧姆接触；源区进行光刻、刻蚀，刻蚀出介质窗口，在窗口内淀积金属并通过光刻刻蚀的方法图形化；再进行快速热退火，在源区形成欧姆接触；漏极、源极的欧姆接触也可以在依次淀积完金属后一次退火完成；淀积第二钝化层，在源区、栅电极压块金属与栅区互联的区域刻蚀出窗口；第一、第二钝化层形成源电极压块金属与原胞之间的隔离钝化层；
8)淀积厚电极金属，刻蚀掉非电极压块处的金属；进行聚酰亚胺的涂布和图形化，再进行烘烤固化，形成有效的表面钝化保护层；最后淀积背面的电极金属。
进一步，步骤2)中的p-well区掺杂和结终端区的掺杂的浓度在1E18-5E19cm-3之间，深度在0.3μm-1μm之间。
进一步，步骤3)中牺牲氧化的氧化层的厚度在10nm-100nm之间，二次外延p型层的浓度在1E15-1E18cm-3之间，厚度在200nm-1000nm之间。
进一步，步骤4)中N离子或P离子注入的浓度大于1E19cm-3，深度在200-1000nm之间；高温激活退火的温度在1700℃-1950℃之间，时间在1-30分钟之间。
进一步，步骤5)中牺牲氧化的氧化层的厚度在10nm-50nm之间，所述SiO2层的厚度为50-60nm，热氧化温度为1200℃-1500℃，退火温度为1200℃-1350℃，气氛在N2O或NO气氛下。
进一步，步骤7)中第一钝化层为200nm厚的SiO2；第二钝化层为SiO2/SiN，厚度分别为200nm/300nm，或者为SiOxNy；步骤8)中厚电极金属为Ti/Al或Ti/AlSi或Ti/AlSiCu或Ti/AlCu，Ti的厚度为20-200nm，Al或AlSi或AlSiCu或AlCu的厚度大概是4-8μm。
本发明具有以下有益技术效果：
本申请利用高电子迁移率的晶面作为沟道平面，并且在高质量的二次外延的SiC表面形成沟道，可以有效提高MOS栅的质量和沟道迁移率，减低器件的导通电阻。
附图说明
图1为现有技术中的平面型SiC MOSFET原胞结构的剖面结构示意图；
图2为现有技术中U型沟槽SiC MOSFET原胞结构的剖面结构示意图；
图3为现有技术中V型沟槽SiC MOSFET原胞结构的剖面结构示意图；
图4为本发明的SiC MOSFET原胞结构的剖面结构示意图；
图5为本发明的SiC MOSFET器件的平面视图；
图6为本发明的SiC MOSFET原胞结构制备过程中做完第一掩膜层后的结构示意图；
图7为本发明的SiC MOSFET原胞结构制备过程中刻蚀完SiC台面进行离子注入后的结构示意图；
图8为本发明的SiC MOSFET原胞结构制备过程中二次外延生长p型层后的结构示意图；
图9为本发明的SiC MOSFET原胞结构制备过程中各个区域完成离子注入和激活退火后的结构示意图；
图10为本发明的SiC MOSFET原胞结构制备过程中JTE刻蚀、热氧化形成栅介质后的结构示意图；
图11为本发明的SiC MOSFET原胞结构制备过程中多晶硅栅接触完成后的结构示意图；
图12为本发明的SiC MOSFET原胞结构制备过程中源、漏欧姆接触完成后的结构示意图；
图13为本发明的SiC MOSFET原胞结构制备完成后的结构示意图。
具体实施方式
下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
如图4所示，本发明了提供了一种斜面沟道的SiC MOSFET器件，该SiC MOSFET器件有源区的原胞结构从下至上依次为漏极、n++衬底、n-漂移层、左右对称设置的两个p-well层、设置在p-well层上的p++区和n++区、设置在p++区和n++区上的源电极；两个p-well层相对的一侧均呈向上倾斜的弧形，p-well层的弧形部分的上方设置有向原胞结构的竖向中轴线倾斜的二次外延p型层，两个所述二次外延p型层的中间设置有截面呈长方形的注入n层，二次外延p型层和所述注入n层的上方依次设置有呈“拱形”的栅氧化层、多晶硅层和隔离钝化层。
本发明通过刻蚀形成倾斜的台面，再通过二次外延的方法生长一层高质量的p型层，经过热氧化后在斜面部分形成MOS栅结构。导通工作情况下，栅施加电压开启，形成沟道，电子由源区经过沟道到台面顶部，再从台面顶部流经JFET区和漂移区达到漏区。可以通过刻蚀工艺控制斜面的长度和斜面与衬底基板之间的倾角。二次外延p型层的长度决定了沟道的长度，一般地控制二次外延p型层的长度为0.2-1μm之间。二次外延p型层的与衬底基板之间的角度决定了沟道平面的角度，可选择沟道电子迁移率较高的晶面作为沟道平面，一般的二次外延p型层的倾角在20-80°之间。二次外延p型层的浓度为1E15-1E18 cm-3，厚度为200nm-1000nm。浓度的选择与阈值电压的设计有关。
如图5所示，为整个器件平面视图的一个示例图。整个器件结构由有源区和结终端区(包括划片槽)组成，多个原胞的简单并联形成有源区，在有源区所有的栅极区电学互联，并在有源区的一边引出栅电极压块。所有的源极区也进行电学互联，在有源区的上部，与有源区其他部分进行介质隔离引出源电极压块。器件的结终端结构可以是场限环结构或JTE结构，或者JTE结合场限环结构。
台面的宽度设计既要考虑到JFET区的电阻，同时也要考虑到p-well(p阱)区对JFET区的夹断效果，可以减少台面上部栅介质处的电场，增加栅可靠性。优选地，原胞结构的台面宽度为1.5-6μm。
本发明还提供了一种斜面沟道的SiC MOSFET器件的制备方法，具体步骤如下：
为了简化以及更清楚的示意器件结构和制作过程，结构示意图中只包含一个原胞，但同时包含了栅、源的电极压块和结终端区结构。
如图6所示，在SiC外延材料上，做上第一掩膜层，第一掩膜可以用介质，如可以选择SiO2。介质掩膜层图形可以用ICP刻蚀的方法形成，控制光刻胶的形貌以及SiO2/胶的刻蚀选择比，即可控制SiO2掩膜的形貌。外延层的掺杂浓度、厚度由器件的击穿电压设计而定。
如图7所示，用ICP的方法刻蚀SiC，通过控制SiC/SiO2选择比，可以控制SiC台面的斜面角度。刻蚀完成后，剩余的SiO2作为离子注入的掩膜，注入Al离子，同时斜面下也注入了离子，形成p-well区掺杂和结终端区的掺杂。掺杂的浓度在1E18-5E19cm-3之间，深度在0.3μm-1μm之间。掩膜层的厚度必须根据刻蚀消耗后剩余部门依旧能够阻挡p-well离子注入得到。
如图8所示，去除第一掩膜层，RCA清洗。进行牺牲氧化，并用稀释的HF或BOE去除氧化层。氧化层的厚度约在10nm-100nm之间。牺牲氧化可以去除刻蚀带来的缺陷和表面损伤层，改善表面的粗糙度。进行二次外延生长，生长一层p型层。二次外延p型层的浓度可以为1E15-1E18cm-3之间，厚度可以为200nm-1000nm之间，厚度要考虑到后续工艺中牺牲氧化和热氧化的消耗。浓度的选择与阈值电压的设计有关。
如图9所示，做上第二掩膜层。第二掩膜层可以是介质或则光刻胶。掩膜保护表面的其他部分，露出台面的顶部。进行离子注入，注入的离子可以为N离子或者P离子，注入形成掺杂的深度和浓度都大于二次外延的p层，中和p型掺杂后形成n型掺杂，与JFET区连通。去除第二掩膜层，清洗后做上第三掩膜层，第三掩膜层可以是介质或则光刻胶，N离子或P离子注入，浓度约为1E19-3E20cm-3之间，深度约在200-1000nm，略微大于外延的p层，形成n++源区掺杂。去除第三掩膜层，清洗后做上第四掩膜层，第四掩膜层可以是介质或则光刻胶，Al离子注入，形成源区p++掺杂，p++浓度大于1E19cm-3，深度略微大于外延的p层，与p-well形成电连通。去除第四掩膜层，RCA清洗。表面淀积一薄层石墨层，进行高温激活退火，退火的温度为1700℃-1950℃之间，时间在1分钟-30分钟之间。
如图10所示，做上第五掩膜层，利用第五掩膜层刻蚀出第一JTE区。去除第五掩膜层，清洗后做上第六掩膜层，利用第六掩膜层刻蚀出第二JTE区。去除第六掩膜层，清洗后做上第七掩膜层，利用第七掩膜层刻蚀出器件隔离区域。结终端的JTE区可以为一个区或多个区，对于一般的900V-3300V SiC MOSFET比较合适的是两个区，对于更高的耐压要求可以设置多个JTE区。进行牺牲氧化，并用稀释的HF或BOE去除氧化层。氧化层的厚度约在10nm-50nm之间。牺牲氧化可以去除刻蚀带来的缺陷和表面损伤层，改善表面的粗糙度。用热氧化的方法生长50-60nm的SiO2层，热氧化温度优选在1200℃-1500℃。氧化后再进行退火(POA),退火温度在1200℃-1350℃为佳，气氛在N2O或NO为佳。POA退火可以有效钝化界面缺陷，减少界面态。
如图11所示，制作高掺杂的多晶硅层。多晶硅掺杂可以是CVD生长时临场掺杂，也可以在淀积后再进行注入退火形成掺杂，这个工艺为本领域内工程师所熟知，在此不再赘述。然后进行多晶硅的刻蚀和图形化，形成栅接触。
如图12所示，淀积第一钝化层，如200nm SiO2。背面淀积金属，进行快速热退火形成欧姆接触。源区进行光刻、刻蚀，刻蚀出介质窗口，在窗口内淀积金属并通过光刻刻蚀的方法图形化。再进行快速热退火，在源区形成欧姆接触。漏极、源极的欧姆接触也可以在依次淀积完金属后一次退火完成。淀积第二钝化层，如SiO2/SiN，厚度分别为200nm/300nm，或者可以是SiOxNy，在源区、栅电极压块金属与栅区互联的区域刻蚀出窗口。第一、第二钝化层形成源电极压块金属与原胞之间的隔离钝化层。
如图13所示，如Ti/Al或Ti/AlSi或Ti/AlSiCu或Ti/AlCu，Ti的厚度为20-200nm，Al或AlSi或AlSiCu或AlCu的厚度大概是4-8μm，刻蚀掉非电极压块处的金属。栅电极压块金属与各个原胞的栅极都是电学相连的(图中没有显示)。进行聚酰亚胺的涂布和图形化，再进行烘烤固化，形成有效的表面钝化保护层。最后淀积背面的电极金属，如可以为TiNiAg或VNiAg等。此工艺为本领域内工程师所熟知。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。
Claims (10)
1.一种斜面沟道的SiC MOSFET器件，所述SiC MOSFET器件有源区的原胞结构从下至上依次为漏极、n++衬底、n-漂移层、左右对称设置的两个p-well层、设置在所述p-well层上的p++区和n++区、设置在所述p++区和n++区上的源电极；其特征在于，两个p-well层相对的一侧均呈向上倾斜的弧形，p-well层的弧形部分的上方设置有向原胞结构的竖向中轴线倾斜的二次外延p型层，两个所述二次外延p型层的中间设置有截面呈长方形的注入n层，二次外延p型层和所述注入n层的上方依次设置有呈“拱形”的栅氧化层、多晶硅层和隔离钝化层。
2.根据权利要求1所述的斜面沟道的SiC MOSFET器件，其特征在于，所述斜面上二次外延p型层的长度为0.2-1μm；二次外延p型层与衬底基板之间的夹角为20-80°。
3.根据权利要求1所述的斜面沟道的SiC MOSFET器件，其特征在于，所述二次外延p型层的浓度为1E15-1E18cm-3，厚度为200nm-1000nm。
4.根据权利要求1所述的斜面沟道的SiC MOSFET器件，其特征在于，所述原胞结构的台面顶部宽度为1.5-6μm。
5.根据权利要求1所述的斜面沟道的SiC MOSFET器件，其特征在于，所述SiC MOSFET器件的原胞的平面俯视结构为矩形、条形或六角形。
6.一种制备权利要求1-5任一所述的斜面沟道的SiC MOSFET器件的方法，其特征在于，所述方法包括如下步骤：
1)在SiC外延材料上，做上第一掩膜层；
2)用ICP的方法刻蚀SiC，通过控制SiC/SiO2选择比，控制SiC台面的斜面角度；刻蚀完成后，剩余的SiO2作为离子注入的掩膜，注入Al离子，同时斜面下也注入了离子，形成p-well区掺杂和结终端区的掺杂；
3)去除第一掩膜层，RCA清洗；进行牺牲氧化，并用稀释的HF或BOE去除氧化层；然后进行二次外延生长，生长一层p型层；
4)做上第二掩膜层，用第二掩膜层保护表面的其他部分，露出台面的顶部；进行离子注入，注入的离子可以为N离子或者P离子，注入形成掺杂的深度和浓度都大于二次外延的p层，中和p型掺杂后形成n型掺杂，与JFET区连通；去除第二掩膜层，清洗后做上第三掩膜层，之后进行N离子或P离子注入，形成n++源区掺杂；去除第三掩膜层，清洗后做上第四掩膜层，Al离子注入，形成源区p++掺杂，与p-well形成电连通；去除第四掩膜层，RCA清洗；表面淀积一层石墨层，进行高温激活退火；
5)做上第五掩膜层，利用第五掩膜层刻蚀出第一JTE区；去除第五掩膜层，清洗后做上第六掩膜层，利用第六掩膜层刻蚀出第二JTE区；去除第六掩膜层，清洗后做上第七掩膜层，利用第七掩膜层刻蚀出器件隔离区域；进行牺牲氧化，并用稀释的HF或BOE去除氧化层；用热氧化的方法生长50-60nm的SiO2层，氧化后再进行退火；
6)制作高掺杂的多晶硅层；然后进行多晶硅的刻蚀和图形化，形成栅接触；
7)淀积第一钝化层，背面淀积金属，进行快速热退火形成欧姆接触；源区进行光刻、刻蚀，刻蚀出介质窗口，在窗口内淀积金属并通过光刻刻蚀的方法图形化；再进行快速热退火，在源区形成欧姆接触；漏极、源极的欧姆接触也可以在依次淀积完金属后一次退火完成；淀积第二钝化层，在源区、栅电极压块金属与栅区互联的区域刻蚀出窗口；第一、第二钝化层形成源电极压块金属与原胞之间的隔离钝化层；
8)淀积厚电极金属，刻蚀掉非电极压块处的金属；进行聚酰亚胺的涂布和图形化，再进行烘烤固化，形成有效的表面钝化保护层；最后淀积背面的电极金属。
7.根据权利要求6所述的斜面沟道的SiC MOSFET器件的制备方法，其特征在于，步骤2)中的p-well区掺杂和结终端区的掺杂的浓度在1E18-5E19cm-3之间，深度在0.3μm-1μm之间。
8.根据权利要求6所述的斜面沟道的SiC MOSFET器件的制备方法，其特征在于，步骤3)中牺牲氧化的氧化层的厚度在10nm-100nm之间，二次外延p型层的浓度在1E15-1E18cm-3之间，厚度在200nm-1000nm之间。
9.根据权利要求6所述的斜面沟道的SiC MOSFET器件的制备方法，其特征在于，步骤4)中N离子或P离子注入的浓度大于1E19cm-3，深度在200-1000nm之间；高温激活退火的温度在1700℃-1950℃之间，时间在1-30分钟之间。
10.根据权利要求6所述的斜面沟道的SiC MOSFET器件的制备方法，其特征在于，步骤5)中牺牲氧化的氧化层的厚度在10nm-50nm之间，所述SiO2层的厚度为50-60nm，热氧化温度为1200℃-1500℃，退火温度为1200℃-1350℃，气氛在N2O或NO气氛下。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710038070.XA CN106847879B (zh) | 2017-01-19 | 2017-01-19 | 一种斜面沟道的SiC MOSFET器件及制备方法 |
| PCT/CN2017/081000 WO2018133224A1 (zh) | 2017-01-19 | 2017-04-19 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710038070.XA CN106847879B (zh) | 2017-01-19 | 2017-01-19 | 一种斜面沟道的SiC MOSFET器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847879A true CN106847879A (zh) | 2017-06-13 |
| CN106847879B CN106847879B (zh) | 2021-12-03 |
Family
ID=59124109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710038070.XA Active CN106847879B (zh) | 2017-01-19 | 2017-01-19 | 一种斜面沟道的SiC MOSFET器件及制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106847879B (zh) |
| WO (1) | WO2018133224A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107393814A (zh) * | 2017-08-10 | 2017-11-24 | 中国科学院上海微系统与信息技术研究所 | 一种mos功率器件及其制备方法 |
| CN107681001A (zh) * | 2017-07-24 | 2018-02-09 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅开关器件及制作方法 |
| CN111199972A (zh) * | 2018-11-16 | 2020-05-26 | 深圳比亚迪微电子有限公司 | 集成级联器件及其制备方法 |
| CN114284359A (zh) * | 2021-12-23 | 2022-04-05 | 无锡新洁能股份有限公司 | 低阻碳化硅mosfet器件及其制造方法 |
| CN114975127A (zh) * | 2022-08-01 | 2022-08-30 | 南京融芯微电子有限公司 | 一种新型碳化硅平面式功率mosfet器件的制造方法 |
| CN116387348A (zh) * | 2023-04-27 | 2023-07-04 | 南京第三代半导体技术创新中心有限公司 | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447507A (zh) * | 2019-08-30 | 2021-03-05 | 株洲中车时代半导体有限公司 | 一种提高沟槽栅击穿特性的goi测试样片制造方法 |
| CN111129164B (zh) * | 2019-12-05 | 2023-09-26 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
| CN111048590B (zh) * | 2019-12-26 | 2023-03-21 | 北京工业大学 | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 |
| CN111276545B (zh) * | 2020-02-12 | 2023-03-14 | 重庆伟特森电子科技有限公司 | 一种新型沟槽碳化硅晶体管器件及其制作方法 |
| CN112530795A (zh) * | 2020-08-21 | 2021-03-19 | 中国工程物理研究院电子工程研究所 | 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法 |
| CN114068565A (zh) * | 2021-11-18 | 2022-02-18 | 中国电子科技集团公司第五十八研究所 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
| CN114335152B (zh) * | 2022-03-02 | 2022-05-24 | 江苏游隼微电子有限公司 | 一种碳化硅功率半导体器件及其制备方法 |
| CN114823911B (zh) * | 2022-06-30 | 2022-10-04 | 成都蓉矽半导体有限公司 | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091571A (ja) * | 1998-09-11 | 2000-03-31 | Oki Electric Ind Co Ltd | 半導体装置 |
| US20050067630A1 (en) * | 2003-09-25 | 2005-03-31 | Zhao Jian H. | Vertical junction field effect power transistor |
| US20050230686A1 (en) * | 2004-04-19 | 2005-10-20 | Denso Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
| CN1738054A (zh) * | 2004-08-20 | 2006-02-22 | 恩益禧电子股份有限公司 | 场效应晶体管及其制造方法、互补场效应晶体管 |
| CN101447429A (zh) * | 2007-11-27 | 2009-06-03 | 上海华虹Nec电子有限公司 | 双扩散场效应晶体管制造方法 |
| JP2009283692A (ja) * | 2008-05-22 | 2009-12-03 | Toyota Central R&D Labs Inc | 半導体装置の製造方法 |
| CN103582938A (zh) * | 2011-06-03 | 2014-02-12 | 住友电气工业株式会社 | 氮化物电子器件、氮化物电子器件的制作方法 |
| CN103890922A (zh) * | 2011-11-24 | 2014-06-25 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| CN105474403A (zh) * | 2013-08-08 | 2016-04-06 | 富士电机株式会社 | 高耐压半导体装置及其制造方法 |
| US20160247907A1 (en) * | 2015-02-24 | 2016-08-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
-
2017
- 2017-01-19 CN CN201710038070.XA patent/CN106847879B/zh active Active
- 2017-04-19 WO PCT/CN2017/081000 patent/WO2018133224A1/zh active Application Filing
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091571A (ja) * | 1998-09-11 | 2000-03-31 | Oki Electric Ind Co Ltd | 半導体装置 |
| US20050067630A1 (en) * | 2003-09-25 | 2005-03-31 | Zhao Jian H. | Vertical junction field effect power transistor |
| US20050230686A1 (en) * | 2004-04-19 | 2005-10-20 | Denso Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
| CN1738054A (zh) * | 2004-08-20 | 2006-02-22 | 恩益禧电子股份有限公司 | 场效应晶体管及其制造方法、互补场效应晶体管 |
| CN101447429A (zh) * | 2007-11-27 | 2009-06-03 | 上海华虹Nec电子有限公司 | 双扩散场效应晶体管制造方法 |
| JP2009283692A (ja) * | 2008-05-22 | 2009-12-03 | Toyota Central R&D Labs Inc | 半導体装置の製造方法 |
| CN103582938A (zh) * | 2011-06-03 | 2014-02-12 | 住友电气工业株式会社 | 氮化物电子器件、氮化物电子器件的制作方法 |
| CN103890922A (zh) * | 2011-11-24 | 2014-06-25 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| CN105474403A (zh) * | 2013-08-08 | 2016-04-06 | 富士电机株式会社 | 高耐压半导体装置及其制造方法 |
| US20160247907A1 (en) * | 2015-02-24 | 2016-08-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107681001A (zh) * | 2017-07-24 | 2018-02-09 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅开关器件及制作方法 |
| WO2019019395A1 (zh) * | 2017-07-24 | 2019-01-31 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅开关器件及制作方法 |
| CN107681001B (zh) * | 2017-07-24 | 2020-04-07 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅开关器件及制作方法 |
| EP3637474A4 (en) * | 2017-07-24 | 2020-06-24 | China Electronics Technology Group Corporation No.55 Research Institute | SILICON CARBIDE SWITCHING DEVICE AND MANUFACTURING METHOD THEREOF |
| CN107393814A (zh) * | 2017-08-10 | 2017-11-24 | 中国科学院上海微系统与信息技术研究所 | 一种mos功率器件及其制备方法 |
| CN111199972A (zh) * | 2018-11-16 | 2020-05-26 | 深圳比亚迪微电子有限公司 | 集成级联器件及其制备方法 |
| CN111199972B (zh) * | 2018-11-16 | 2023-05-16 | 比亚迪半导体股份有限公司 | 集成级联器件及其制备方法 |
| CN114284359A (zh) * | 2021-12-23 | 2022-04-05 | 无锡新洁能股份有限公司 | 低阻碳化硅mosfet器件及其制造方法 |
| CN114975127A (zh) * | 2022-08-01 | 2022-08-30 | 南京融芯微电子有限公司 | 一种新型碳化硅平面式功率mosfet器件的制造方法 |
| CN116387348A (zh) * | 2023-04-27 | 2023-07-04 | 南京第三代半导体技术创新中心有限公司 | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 |
| CN116387348B (zh) * | 2023-04-27 | 2023-10-27 | 南京第三代半导体技术创新中心有限公司 | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018133224A1 (zh) | 2018-07-26 |
| CN106847879B (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN103456791B (zh) | 沟槽功率mosfet | |
| KR101735230B1 (ko) | 게이트 산화물 층에 감소된 전기장을 갖는 반도체 디바이스들 | |
| CN109920854B (zh) | Mosfet器件 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN107039268B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| CN103620749A (zh) | 具有低源极电阻的场效应晶体管器件 | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| CN108666359A (zh) | 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法 | |
| CN107658215A (zh) | 一种碳化硅器件及其制作方法 | |
| CN110473911A (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN108258035A (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
| CN103354208B (zh) | 一种碳化硅沟槽型jfet的制作方法 | |
| CN105895511A (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN103928524A (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN101233618A (zh) | 半导体装置及其制造方法 | |
| KR20130141339A (ko) | 반도체 장치의 제조 방법 | |
| US20090140326A1 (en) | Short gate high power mosfet and method of manufacture | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN103594377A (zh) | 一种集成肖特基分裂栅型功率mos器件的制造方法 | |
| CN208674122U (zh) | 一种带有屏蔽栅的超结igbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231106 Address after: Room 203-1, North 2nd Floor, Building 2, Software Park, North Side of Cluster Road, Xuzhou City, Jiangsu Province, 221000 Patentee after: Jiangsu Zifeng Intellectual Property Service Co.,Ltd. Address before: 100176 courtyard 17, Tonghui Ganqu Road, Daxing Economic and Technological Development Zone, Beijing Patentee before: BEIJING CENTURY GOLDRAY SEMICONDUCTOR Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240130 Address after: 231200, 9th Floor, Building A12, Phase II of Gongtou Liheng Plaza, Intersection of Innovation Avenue and Fanhua Avenue, Economic Development Zone Expansion Zone, Feixi County, Hefei City, Anhui Province Patentee after: Xinhe Semiconductor (Hefei) Co.,Ltd. Country or region after: China Address before: Room 203-1, North 2nd Floor, Building 2, Software Park, North Side of Cluster Road, Xuzhou City, Jiangsu Province, 221000 Patentee before: Jiangsu Zifeng Intellectual Property Service Co.,Ltd. Country or region before: China |