CN114068565A - 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 - Google Patents
基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 Download PDFInfo
- Publication number
- CN114068565A CN114068565A CN202111369124.3A CN202111369124A CN114068565A CN 114068565 A CN114068565 A CN 114068565A CN 202111369124 A CN202111369124 A CN 202111369124A CN 114068565 A CN114068565 A CN 114068565A
- Authority
- CN
- China
- Prior art keywords
- layer
- programming
- tube
- erasing
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title claims description 13
- 230000002787 reinforcement Effects 0.000 title description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 22
- 239000007924 injection Substances 0.000 claims abstract description 22
- 238000000137 annealing Methods 0.000 claims abstract description 21
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 230000005855 radiation Effects 0.000 claims abstract description 9
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 239000011261 inert gas Substances 0.000 claims abstract description 5
- 230000008054 signal transmission Effects 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 238000005260 corrosion Methods 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 11
- 238000011049 filling Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000012805 post-processing Methods 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000003471 anti-radiation Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000005728 strengthening Methods 0.000 abstract 1
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical compound NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 239000000945 filler Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 208000032750 Device leakage Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- -1 21-side wall Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及基于Sense‑Switch型nFLASH开关单元结构的制备以及加固方法，属于集成电路抗辐照技术。本发明针对Sense‑Switch型nFLASH开关单元中的MOS晶体管提出加固方法：隔离体/阱侧壁和槽底进行Si或惰性气体离子注入，隔离体/衬底侧壁和槽底间填充氮氧化物介质层，栅氧采用HTO和湿氧工艺，有源区注入和采用N2、NO、N2O或Cl2气氛下退火。本发明应用于半导体器件和集成电路抗辐照设计中，可提高集成电路抗辐照能力、降低加固费用。
Description
技术领域
本发明涉及微电子集成电路的技术领域，尤其是指基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法。
背景技术
与SRAM和反熔丝相比，作为抗辐照、可重构、可编程逻辑器件内核基本组成单元的抗辐照FLASH 开关单元性能介于二者之间，基于其非易失、可重构性、低功耗、高密度、上电即运行、高安全性、高可靠性、低功耗、固件错误(firm-error)免疫性、ASIC唯一等优势，主要用于航天和航空领域的军用系统、雷达、指挥与控制，以及导航系统，而且在计算机、通信及汽车等民用领域显示出产品强大的应用前景。
目前，FLASH型可编程逻辑器件核心开关单元结构为Sense-Switch型nFLASH，它由基于体硅CMOS 工艺集成的两个共浮栅型nFLASH基本单元构成，因为总剂量电离效应会使编程态电子发射和场区 SiO2介质层俘获陷阱电荷，且已申请的CN201710478341.3中制备方法在使用过程中存在总剂量辐射会造成其擦/写阈值窗口变窄、场边缘漏电、源漏漏电及器件之间漏电的问题，其自身抗固件错误免疫、低功耗、可重构等优势受到严重限制。
发明内容
为此，本发明所要解决的技术问题在于克服现有阈值电压漂移、源漏漏电及器件之间漏电的问题，从而提供一种可以应用于抗辐照FPGA、CPLD和SOC电路，其结构工艺兼容于CMOS，步骤简单，安全可靠的制备以及加固方法。
为解决上述技术问题，本发明的一种Sense-Switch型nFLASH开关单元结构的制备方法，在所述隧道氧化层外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物以及编程/擦除管源极连接金属硅化物，包括如下步骤：
步骤S1：提供所需衬底，在所述衬底内的上部设置P阱，并在P阱形成若干nFLASH开关单元所需的有源区，所述有源区包括同一nFLASH开关单元结构的编程/擦除管有源区与信号传输管有源区，同一nFLASH开关单元内编程/擦除管有源区与信号传输管有源区通过P阱内隔离体隔离；相邻 nFLASH开关单元间通过P阱内隔离体隔离；
步骤S2：在上述衬底上表面设置隧道氧化层，所述隧道氧化层覆盖P阱上表面，并在所述隧道氧化层上设置浮栅多晶层，选择性地掩蔽所述浮栅多晶层，以得到贯通浮栅多晶层的浮栅腐蚀窗口，所述浮栅腐蚀窗口位于隔离体正上方；
步骤S3：在上述浮栅多晶层上设置ONO阻挡层，所述ONO阻挡层覆盖在浮栅多晶层上并填充浮栅腐蚀窗口，并在ONO阻挡层上设置控制栅多晶层；在上述控制栅多晶层的外侧设置侧墙，所述侧墙支撑于隧道氧化层上，且侧墙覆盖浮栅多晶层、ONO阻挡层以及控制栅多晶层外侧壁；
步骤S4：在上述的编程/擦除管有源区内设有编程/擦除管N+漏区以及编程/擦除管N+源区，在信号传输管有源区内设有信号传输管N+漏区以及信号传输管N+源区；在上述P阱上设置IDL介质层及金属层，所述IDL介质层压盖在P阱上。
在本发明的一个方面，提供一种基于Sense-Switch型nFLASH开关单元结构的离子注入抗辐照加固方法，所述的离子注入抗辐照加固方法设计为制备方法后置处理工艺，采用HTO和湿氧工艺进行隧道氧化层(13)和ONO阻挡层(14)制备，具体步骤如下：
步骤S1：根据隔离体侧壁和槽底结构参数，确定P型和惰性气体离子的种类和注入深度；
步骤S2：在沟槽刻蚀后，向隔离体侧壁和沟槽注入离子，随之进行N2、NO、N2O或Cl2气氛退火处理，退火温度为800℃～1000℃，退火时间为1min～3min。
在本发明的一个方面，提供一种基于Sense-Switch型nFLASH开关单元结构的填充氮氧化物介质层抗辐照加固方法，所述的填充氮氧化物介质层抗辐照加固方法设计为制备方法后置处理工艺，具体步骤如下：
步骤S1：根据隔离体侧壁和槽底的结构参数，确定氮氧化物介质层厚度；
步骤S2：在沟槽刻蚀后，在隔离体侧壁和槽底进行氮氧化物介质层生长，之后进行N2、NO或N2O 气氛退火处理，退火温度为800℃～1000℃，退火时间为1min～3min。
在本发明的一个方面，提供一种基于Sense-Switch型nFLASH开关单元结构的阱掺杂抗辐照加固方法，所述的阱掺杂抗辐照加固方法为制备方法后置处理工艺，进行P型离子注入和退火处理，退火温度为800℃～1000℃，退火时间为1min～3min。
本发明的上述技术方案相比现有技术具有以下优点：本发明的制备以及加固方法利用隔离体侧壁和槽底进行P型和惰性气体离子注入、填充氮氧化物介质层和有源区注入抑制氧化物电荷形成，采用HTO、湿氧工艺和N2、NO、N2O或Cl2气氛退火大幅度降低界面态，从而减小阈值电压漂移、源漏漏电及器件之间漏电，降低nFLASH总剂量效应。本发明Sense-Switch型nFLASH开关单元结构的制备方法不仅适用于体硅衬底工艺，也适用于SOI衬底工艺和Sense-Switch型pFLASH开关单元结构，其中Sense-Switch 型pFLASH开关单元结构的注入离子类型为N型，填充介质层为二氧化硅，有源区注入离子类型为N型。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1为本发明Sense-Switch型nFLASH开关单元的等效结构原理图。
图2为本发明FLASH开关单元的辐照后漏电原理图。
图3为本发明Sense-Switch型nFLASH开关单元阵列(4行×3列)结构平面图。
图4～图10为本发明的Sense-Switch型nFLASH开关单元结构具体制备过程的剖视图，其中
图4为本发明隔离体侧壁注入的剖视图(沿图3中的AA’方向)。
图5为本发明隔离体/衬底槽底间填充氮氧化物或二氧化硅介质层的剖视图(沿图3中的AA’方向)。
图6为完成有源区工艺制作后的剖视图(沿图3中的AA’方向)。
图7为本发明得到隧穿氧化层退火的剖视图(沿图3中的AA’方向)。
图8为本发明得到控制栅多晶层后的剖视图(沿图3中的AA’方向)。
图9本发明得到金属层后的剖视图(沿图3中的AA’方向)。
图10本发明沿图3中AA’方向的剖视图。
图11为本发明FLASH开关单元器件纵向剖面图(沿图3中的BB’方向)。
附图标记说明：CG-控制栅、FG-浮栅、T1-编程/擦除MOS管、T2-信号传输MOS管、D1-编程/擦除MOS管的漏极、S1-编程/擦除MOS管的源极、D2-信号传输MOS管的漏极、S2-信号传输MOS管的源极、B-衬底(P阱)、Udd-控制电路的电源端电压、STI-浅槽隔离、01-控制栅多晶层、02-信号传输管有源区、03-浮栅多晶层、04-编程/擦除管有源区、05-浮栅腐蚀窗口、06A-信号传输管漏极连接填充体、06B-编程/擦除管漏极连接填充体、06C-编程/擦除管源极连接填充体、06D-信号传输管源极连接填充体、07-隔离体、08A-信号传输管N+漏区、08B-信号传输管N+源区、08C-编程/擦除管N+漏区、 08D-编程/擦除管N+源区、09-浅槽隔离、10-nFLASH开关单元、11-P阱、12-衬底、13-隧道氧化层、 14-ONO阻挡层、15-控制栅连接金属硅化物、16-IDL介质层、17A-编程/擦除管漏极金属、17B-编程/擦除管源极金属、18A-编程/擦除管漏极NLDD注入区、18B-编程/擦除管源极NLDD注入区、19-SAB 介质层、20A-编程/擦除管漏极连接金属硅化物、20B-编程/擦除管源极连接金属硅化物、21-侧墙、 AA’-与控制栅沟道平行方向；BB’-与控制栅沟道垂直方向。
具体实施方式
如图1和图2所示，本实施例提供基于CN201710478341.3中所述的nFLASH开关单元10设计制备和加固方法，其中nFLASH开关单元10包括制备于同一衬底12上的编程/擦除MOS管T1以及信号传输MOS管T2，在所述衬底11内的上部设有P阱11，编程/擦除MOS管T1的编程/擦除管有源区04、信号传输MOS管T2的信号传输管有源区02均位于P阱11内，并通过P阱11内的有源区隔离体07 隔离；
在编程/擦除管有源区04内设有编程/擦除管N+漏区08C以及编程/擦除管N+源区08D，在信号传输管有源区02内设有信号传输管N+漏区08A以及信号传输管N+源区08B；
在编程/擦除管有源区04以及信号传输管有源区02上均设置隧道氧化层13，在所述隧道氧化层 13上设有浮栅多晶层03，在所述浮栅多晶硅层03上设有ONO阻挡层14，在所述ONO阻挡层14上设有控制栅多晶层01；
在P阱11上方设有IDL介质层16，所述IDL介质层16压盖在控制栅多晶层01、侧墙21以及P 阱11上，在所述IDL介质层16上设有金属层17。
在所述编程/擦除管有源区04内设有编程/擦除管漏极NLDD注入区18A以及编程/擦除管源极 NLDD注入区18B，编程/擦除管N+漏区08C位于编程/擦除管漏极NLDD注入区18A内，编程/擦除管 N+源区08D位于编程/擦除管源极NLDD注入区18B；
在所述信号传输管有源区02内设有信号传输管漏极NLDD注入区以及信号传输管源极NLDD注入区，信号传输管N+漏区08A位于信号传输管漏极NLDD注入区内，信号传输管N+源区08B位于信号传输管NLDD注入区内；
在所述编程/擦除管漏极连接金属硅化物20A的正上方设有贯通IDL介质层14的编程/擦除管漏极连接填充体06B，编程/擦除管漏极金属17A通过编程/擦除管漏极连接填充体06B。
当同一衬底12上具有多个FLASH开关单元10时，相邻的两FLASH开关单元10间通过开关单元隔离体07隔离。
所述隔离体07采用STI工艺制备得到，隔离体沟槽深度为
P阱12的结深为3μ m～7μm；
在上述的编程/擦除管有源区04内设有编程/擦除管N+漏区08C以及编程/擦除管N+源区08D，在信号传输管有源区02内设有信号传输管N+漏区08A以及信号传输管N+源区08B。
一种Sense-Switch型nFLASH开关单元结构的制备方法，在所述隧道氧化层13外圈设有SAB介质层19，在所述SAB介质层19内填充有编程/擦除管漏极连接金属硅化物20A以及编程/擦除管源极连接金属硅化物20B，包括如下步骤：
步骤S1：提供所需衬底12，在所述衬底内的上部设置P阱11，并在P阱11形成若干nFLASH 开关单元所需的有源区，所述有源区包括同一nFLASH开关单元结构的编程/擦除管有源区04与信号传输管有源区02，同一nFLASH开关单元内编程/擦除管有源区04与信号传输管有源区02通过P阱 11内隔离体07隔离；相邻nFLASH开关单元间通过P阱内隔离体07隔离；
步骤S2：在上述衬底上表面设置隧道氧化层13，所述隧道氧化层13覆盖P阱上表面，并在所述隧道氧化层13上设置浮栅多晶层14，选择性地掩蔽所述浮栅多晶层03，以得到贯通浮栅多晶层的浮栅腐蚀窗口05，所述浮栅腐蚀窗口位于隔离体07正上方；
步骤S3：在上述浮栅多晶层上设置ONO阻挡层14，所述ONO阻挡层14覆盖在浮栅多晶层03 上并填充浮栅腐蚀窗口05，并在ONO阻挡层14上设置控制栅多晶层01；在上述控制栅多晶层01的外侧设置侧墙21，所述侧墙21支撑于隧道氧化层13上，且侧墙21覆盖浮栅多晶层03、ONO阻挡层 14以及控制栅多晶层01外侧壁；
步骤S4：在上述的编程/擦除管有源区04内设有编程/擦除管N+漏区08C以及编程/擦除管N+源区08D，在信号传输管有源区02内设有信号传输管N+漏区08A以及信号传输管N+源区08B；在上述P阱11上设置IDL介质层16及金属层17，所述IDL介质层16压盖在P阱11上。
基于Sense-Switch型nFLASH开关单元结构的离子注入抗辐照加固方法，具体步骤如下：
步骤S1：根据隔离体侧壁和槽底结构参数，确定P型和惰性气体离子的种类和注入深度；
步骤S2：在沟槽刻蚀后，向隔离体07侧壁注入离子，随之进行N2、NO、N2O或Cl2气氛退火处理，退火温度为800℃～1000℃，退火时间为1min～3min；
基于Sense-Switch型nFLASH开关单元结构的填充氮氧化物介质层抗辐照加固方法，具体步骤如下：
步骤S1：根据隔离体侧壁和槽底的结构参数，确定氮氧化物介质层厚度；
步骤S2：在沟槽刻蚀后，在隔离体07槽底进行氮氧化物介质层生长，之后进行N2、NO或N2O气氛退火处理，退火温度为800℃～1000℃，退火时间为1min～3min；
基于Sense-Switch型nFLASH开关单元结构的阱掺杂抗辐照加固方法，进行P型离子注入和退火处理，退火温度为800℃～1000℃，退火时间为1min～3min；隔离体/衬底侧壁和槽底间填充的氮氧化物介质层厚度为
对于编程/擦除MOS管T1，包括编程/擦除管有源区04、位于所述编程/擦除管有源区04内的编程/擦除管N+漏区08C以及编程/擦除管N+源区08D，在编程/擦除管有源区04上覆盖隧道氧化层13，隧道氧化层13采用HTO和湿氧工艺进行生长，STI/衬底槽底间填充氮氧化物或二氧化硅介质层在N2、 NO、N2O或Cl2气氛下进行退火，退火温度为800℃～1000℃，退火时间为1min～3min；
本发明实施例中，通过编程/擦除管漏极NLDD注入区18A、编程/擦除管源极NLDD注入区18B能提高导通压降，信号传输管漏极NLDD注入区以及信号传输管源极NLDD注入区的作用类似，此处不再赘述；
信号传输管漏极连接填充体、信号传输管源极连接填充体、编程/擦除管漏极连接填充体06A与编程/擦除管源极连接填充体06D为同一工艺制造层，填充的材料可以为钨或铜。信号传输管漏极连接金属硅化物、信号传输管源极连接金属硅化物、编程/擦除管漏极连接金属硅化物08A、编程/擦除管源极连接金属硅化物08B为同一工艺制造层，材料为TixSiy、CoxSiy等，具体材料的类型为本技术领域人员所熟知，此处不再赘述；
本发明实施例中，所述隔离体07采用STI工艺制备得到，沟槽深度为
P阱11的结深为3μm～7μm。利用隔离体07能实现相邻编程/擦除MOS管T1间、以及相邻信号传输MOS管T2 间的隔离；当衬底11上的多个nFLASH开关单元10呈阵列分布时，由不同的控制栅多晶层01控制得到不同行的nFLASH开关单元10；
图3为多个nFLASH开关单元10呈阵列分布的示意图，阵列结构中的行方向即AA’方向上的控制栅多晶层01是共用的；所述Sense-Switch型nFLASH开关单元10的编程/擦除管有源区02和信号传输管有源区04之间是通过隔离体07进行隔离；所述Sense-Switch型nFLASH开关单元10是通过浮栅多晶硅层03实现了编程/擦除MOS管T1与信号传输MOS管T2的电荷共享，并通过浮栅腐蚀窗口 05实现了开关单元10共享浮栅的有效分离；
当在衬底12上制作牺牲氧化层的工艺时，为了进行后续的工艺，还需要采用湿法工艺去除相应的牺牲氧化层，具体可以采用本技术领域常用的技术手段实现对相应牺牲氧化层的去除，具体为本技术领域人员所熟知，此处不再赘述；
在去除牺牲氧化层后，采用HTO和湿氧工艺生长工艺生长隧道氧化层13，所述隧道氧化层13的掺N热生长工艺气氛为N2、NO、N2O或Cl2，工艺压力<100torr，工艺温度800～900℃，隧道氧化层13 的厚度为
掺N量为：0.01％～0.1％atm/cm2；所述浮栅多晶层03由原位POCL3掺杂多晶硅工艺制备而成，其中工艺温度为：900℃～970℃，浮栅多晶层03的厚度为
综上，本发明针对Sense-Switch型nFLASH开关单元中的MOS晶体管结构提出抗辐照加固方法：隔离体/阱侧壁和槽底进行P型粒子注入，隔离体/衬底侧壁和槽底间填充氮氧化物介质层，栅氧采用 HTO和湿氧工艺，有源区注入和采用N2、NO、N2O或Cl2气氛下退火，提高集成电路抗辐照能力；本发明nFLASH开关单元结构的制备方法不仅适用于体硅和外延片衬底CMOS工艺，而且也适用于SOI衬底 CMOS工艺。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (4)
1.一种Sense-Switch型nFLASH开关单元结构的制备方法，在所述隧道氧化层外圈设有SAB介质层，在所述SAB介质层内填充有编程/擦除管漏极连接金属硅化物以及编程/擦除管源极连接金属硅化物，其特征在于，包括如下步骤：
步骤S1：提供所需衬底，在所述衬底内的上部设置P阱，并在P阱形成若干nFLASH开关单元所需的有源区，所述有源区包括同一nFLASH开关单元结构的编程/擦除管有源区与信号传输管有源区，同一nFLASH开关单元内编程/擦除管有源区与信号传输管有源区通过P阱内隔离体隔离；相邻nFLASH开关单元间通过P阱内隔离体隔离；
步骤S2：在上述衬底上表面设置隧道氧化层，所述隧道氧化层覆盖P阱上表面，并在所述隧道氧化层上设置浮栅多晶层，选择性地掩蔽所述浮栅多晶层，以得到贯通浮栅多晶层的浮栅腐蚀窗口，所述浮栅腐蚀窗口位于隔离体正上方；
步骤S3：在上述浮栅多晶层上设置ONO阻挡层，所述ONO阻挡层覆盖在浮栅多晶层上并填充浮栅腐蚀窗口，并在ONO阻挡层上设置控制栅多晶层；在上述控制栅多晶层的外侧设置侧墙，所述侧墙支撑于隧道氧化层上，且侧墙覆盖浮栅多晶层、ONO阻挡层以及控制栅多晶层外侧壁；
步骤S4：在上述的编程/擦除管有源区内设有编程/擦除管N+漏区以及编程/擦除管N+源区，在信号传输管有源区内设有信号传输管N+漏区以及信号传输管N+源区；在上述P阱上设置IDL介质层及金属层，所述IDL介质层压盖在P阱上。
2.一种基于Sense-Switch型nFLASH开关单元结构的离子注入抗辐照加固方法，所述的离子注入抗辐照加固方法设计为权利要求1中所述的制备方法后置处理工艺，采用HTO和湿氧工艺进行隧道氧化层(13)和ONO阻挡层(14)制备，其特征在于，具体步骤如下：
步骤S1：根据隔离体侧壁和槽底结构参数，确定P型和惰性气体离子的种类和注入深度；
步骤S2：在沟槽刻蚀后，向隔离体侧壁和沟槽注入离子，随之进行N2、NO、N2O或Cl2气氛退火处理，退火温度为800℃～1000℃，退火时间为1min～3min。
3.一种基于Sense-Switch型nFLASH开关单元结构的填充氮氧化物介质层抗辐照加固方法，所述的填充氮氧化物介质层抗辐照加固方法设计为权利要求1中所述的制备方法后置处理工艺，其特征在于，具体步骤如下：
步骤S1：根据隔离体侧壁和槽底的结构参数，确定氮氧化物介质层厚度；
步骤S2：在沟槽刻蚀后，在隔离体侧壁和槽底进行氮氧化物介质层生长，之后进行N2、NO或N2O气氛退火处理，退火温度为800℃～1000℃，退火时间为1min～3min。
4.一种基于Sense-Switch型nFLASH开关单元结构的阱掺杂抗辐照加固方法，所述的阱掺杂抗辐照加固方法为权利要求1中所述的制备方法后置处理工艺，其特征在于，进行P型离子注入和退火处理，退火温度为800℃～1000℃，退火时间为1min～3min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111369124.3A CN114068565A (zh) | 2021-11-18 | 2021-11-18 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111369124.3A CN114068565A (zh) | 2021-11-18 | 2021-11-18 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114068565A true CN114068565A (zh) | 2022-02-18 |
Family
ID=80277876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111369124.3A Pending CN114068565A (zh) | 2021-11-18 | 2021-11-18 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114068565A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030119256A1 (en) * | 2001-12-22 | 2003-06-26 | Dong Cha Deok | Flash memory cell and method of manufacturing the same |
| CN102110692A (zh) * | 2011-01-24 | 2011-06-29 | 中国电子科技集团公司第五十八研究所 | 抗辐照eeprom存储阵列隔离结构 |
| CN105047644A (zh) * | 2015-06-30 | 2015-11-11 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
| CN107302003A (zh) * | 2017-06-22 | 2017-10-27 | 中国电子科技集团公司第五十八研究所 | 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法 |
| WO2018133224A1 (zh) * | 2017-01-19 | 2018-07-26 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
| CN111668223A (zh) * | 2020-06-16 | 2020-09-15 | 中国电子科技集团公司第五十八研究所 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
-
2021
- 2021-11-18 CN CN202111369124.3A patent/CN114068565A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030119256A1 (en) * | 2001-12-22 | 2003-06-26 | Dong Cha Deok | Flash memory cell and method of manufacturing the same |
| CN102110692A (zh) * | 2011-01-24 | 2011-06-29 | 中国电子科技集团公司第五十八研究所 | 抗辐照eeprom存储阵列隔离结构 |
| CN105047644A (zh) * | 2015-06-30 | 2015-11-11 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射ono反熔丝单元结构及其制备方法 |
| WO2018133224A1 (zh) * | 2017-01-19 | 2018-07-26 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及其制备方法 |
| CN107180833A (zh) * | 2017-06-22 | 2017-09-19 | 中国电子科技集团公司第五十八研究所 | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 |
| CN107302003A (zh) * | 2017-06-22 | 2017-10-27 | 中国电子科技集团公司第五十八研究所 | 抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法 |
| CN111668223A (zh) * | 2020-06-16 | 2020-09-15 | 中国电子科技集团公司第五十八研究所 | 一种高功率、低漏电的Sense-Switch型pFLASH单元结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107180833B (zh) | 一种抗辐射Sense-Switch型pFLASH开关单元结构及其制备方法 | |
| US4701776A (en) | MOS floating gate memory cell and process for fabricating same | |
| US4822750A (en) | MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide | |
| US8981453B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US5923063A (en) | Double density V nonvolatile memory cell | |
| CN109427796B (zh) | 具有垂直结构电容元件的集成电路及其制造方法 | |
| CN113394225A (zh) | 半导体装置 | |
| EP0160003B1 (en) | Mos floating gate memory cell and process for fabricating same | |
| CN108109656B (zh) | 闪存阵列的制作方法及闪存阵列 | |
| US6864523B2 (en) | Self-aligned source pocket for flash memory cells | |
| CN114373767B (zh) | 一种多位扇出共栅型flash开关单元结构及其制备方法 | |
| US11640972B2 (en) | Process for fabricating a high-voltage capacitive element, and corresponding integrated circuit | |
| CN114068565A (zh) | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 | |
| WO2023028901A1 (zh) | 半导体器件的制作方法、半导体器件及三维存储器 | |
| TW201015722A (en) | EEPROM and method for manufacturing EEPROM | |
| JP2007528592A (ja) | スタガー式ローカル接続構造を持つメモリセルアレイ | |
| US10446568B2 (en) | Semiconductor memory and semiconductor memory manufacturing method | |
| CN104425500B (zh) | Sonos非挥发性存储器及其制造方法 | |
| CN109712984B (zh) | Nor flash器件结构及其制造方法 | |
| CN114242723B (zh) | 一种高驱动Sense-Switch型pFLASH开关单元结构及其制备方法 | |
| CN104637796A (zh) | 半导体器件制造方法和半导体器件 | |
| CN113517295A (zh) | 一种非易失性存储器的制备方法 | |
| JP2010016165A (ja) | Ｎａｎｄ型フラッシュメモリ | |
| CN216871979U (zh) | 三栅极mos晶体管以及电子电路 | |
| CN114597174A (zh) | 一种嵌入式高低压兼容cmos总剂量加固方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220218 |