CN102110692A - 抗辐照eeprom存储阵列隔离结构 - Google Patents
抗辐照eeprom存储阵列隔离结构 Download PDFInfo
- Publication number
- CN102110692A CN102110692A CN2011100250427A CN201110025042A CN102110692A CN 102110692 A CN102110692 A CN 102110692A CN 2011100250427 A CN2011100250427 A CN 2011100250427A CN 201110025042 A CN201110025042 A CN 201110025042A CN 102110692 A CN102110692 A CN 102110692A
- Authority
- CN
- China
- Prior art keywords
- eeprom
- memory cell
- isolation structure
- storage array
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公布了一种抗辐照EEPROM存储单元阵列隔离结构,包括制作在半导体衬底上的EEPROM存储单元,所述EEPROM存储单元呈阵列排列,EEPROM存储单元之间通过场氧相隔离,在所述场氧下面增加场注,使得存储阵列中的每个EEPROM存储单元与其上下左右四个EEPROM存储单元通过所述场注隔开。该设计解决了由辐照所产生的总剂量效应对EEPROM存储阵列中相邻存储单元之间场区漏电的影响。本发明利用场注技术,对相邻的EEPROM存储单元进行隔离。该阵列设计抗总剂量能力达到200KRad(Si)以上,隔离后相邻单元之间不存在漏电流通路。在抗辐照加固的同时,没有影响到存储单元阵列本身的存储性能。
Description
技术领域
本发明涉及一种抗辐照EEPROM存储阵列的隔离结构,属于集成电路技术领域。
背景技术
EEPROM存储阵列作为非挥发存储设备,大量用于航空与航天领域。但是由于空间应用环境的复杂性,存储阵列常常会受到辐照的影响而使关键数据丢失或器件失效。如何满足空间应用的需要,提高EEPROM的抗辐照性能,是多年来研究的热点。
现有技术中由NMOS管形成的存储单元之间不增加额外的隔离结构,单元与单元之间由工艺过程中的场氧进行隔离。如图1所示,该EEPROM存储单元制作在半导体衬底8上,包括N型有源区2,栅氧化层3,栅4,左右两个NMOS管之间为场氧1。在常规环境中,场氧1中没有导电沟道,不存在漏电流。在辐照环境中,在场氧1区会产生电离电子-空穴对;由于陷阱的俘获作用,在Si/SiO2系统的SiO2一侧堆积正电荷,形成界面态,有可能形成场氧下反型的漏电沟道。场氧漏电沟道能延伸到邻近的晶体管的N型有源区2,这将在相邻的NMOS管之间产生漏电流Id。所以标准EEPROM存储单元阵列结构不具备在辐照环境中应用的价值。
发明内容
本发明目的在于解决上述问题,在现有的工艺基础上,研究了辐照对EEPROM存储阵列的影响,提出了一种新的抗辐照EEPROM存储阵列隔离结构,使EEPROM存储阵列具有抗辐照能力。
按照本发明提供的技术方案,所述抗辐照EEPROM存储阵列隔离结构包括制作在半导体衬底上的EEPROM存储单元,所述EEPROM存储单元呈阵列排列,EEPROM存储单元之间通过场氧相隔离,在所述场氧下面增加场注,使得存储阵列中的每个EEPROM存储单元与其上下左右四个EEPROM存储单元通过所述场注隔开,所述场注与相邻EEPROM存储单元不接触。
所述场注呈现网格状结构。
由EEPROM存储单元构成的存储阵列的字线选择栅采用二铝纵向走线,控制栅和位线采用三铝横向走线。
所述EEPROM存储单元由NMOS管形成。
所述场注是在场氧填充之前向半导体衬底表面注入硼,使得场注区存在大量的空穴。
本次发明的优点是:保证器件性能的条件下,在单元与单元之间使用场注隔离结构,以防止单元之间的漏电,在抗辐照加固的同时没有影响到存储单元阵列的存储性能。
附图说明
图1 为已有技术中EEPROM存储阵列内单元之间漏电原理图。
图2 为本发明隔离结构平面示意图。
图3 为本发明单元之间隔离原理剖面图。
图4 为本发明存储阵列结构平面示意图。
具体实施方式
下面结合附图和实施例对发明的技术方案进行详细说明。本发明对EEPROM存储阵列设计方案如下。
针对辐照效应对EEPROM存储阵列的影响是:辐照会形成场氧下反型的漏电结构,场氧漏电沟道能延伸到邻近的晶体管的有源区,使相邻单元管之间的隔离失效,形成静态漏电流通道,导致器件失效。在设计EEPROM存储阵列设计时,利用场注技术,对相邻的EEPROM单元进行隔离。隔离后相邻单元之间不存在漏电流通路。
抗辐照EEPROM存储单元外围均为场氧1,根据场氧隔离的漏电原理,采用了如图2所示的结构,在每个存储单元外围加入场注5形成一个场注环。该场注环有一定的宽度W,此宽度W保证了一定的注入面积,使得辐照环境下场注5隔离有效;该场注环与相邻单元的N型有源区2保持一定的距离D,此距离D保证了N型有源区2与衬底8之间的击穿电压不会由于场注5的存在而降低。
该结构的工作原理如图3所示,半导体衬底8上制作有场氧1,两个相邻的存储单元各自的N型有源区2,栅氧化层3,栅4,场注5。与图1相比,单元与单元之间的场氧1下面添加了场注5。场注5是在场氧1填充之前向半导体衬底8表面注入一定剂量的硼,使得场注5区存在大量的空穴。由于界面态存在而产生电子漏电流时,会被场注5区的空穴所复合,阻断了电流的通路,因此不会在存储单元与存储单元之间产生漏电流。
图4是本发明采用场注隔离结构的阵列示意图。在该阵列结构中,存储单元的字线选择栅SG1~4由二铝6纵向走线,位线BL1~4和控制栅CG1~4由三铝7横向走线;每一个EEPROM存储单元周围都环绕着场注5,使其与上下左右四个存储单元完全由场注5隔开。该场注5呈网格状结构。
本发明解决了由辐照所产生的总剂量效应(TID)对EEPROM存储阵列中相邻存储单元之间场区漏电的影响,提高了EEPROM器件存储单元阵列的抗辐照能力,采用200 KRad(Si)以上抗辐照存储单元组成的存储阵列抗总剂量能力可达到200 KRad(Si)以上。
Claims (5)
1. 抗辐照EEPROM存储阵列隔离结构,包括制作在半导体衬底上的EEPROM存储单元,所述EEPROM存储单元呈阵列排列,EEPROM存储单元之间通过场氧相隔离,其特征在于:在所述场氧下面增加场注,使得存储阵列中的每个EEPROM存储单元与其上下左右四个EEPROM存储单元通过所述场注隔开,所述场注与相邻EEPROM存储单元不接触。
2.如权利要求1所述抗辐照EEPROM存储阵列隔离结构,其特征在于所述场注呈现网格状结构。
3.如权利要求1所述抗辐照EEPROM存储阵列隔离结构,其特征在于由EEPROM存储单元构成的存储阵列的字线选择栅采用二铝纵向走线,控制栅和位线采用三铝横向走线。
4.如权利要求1所述抗辐照EEPROM存储阵列隔离结构,其特征在于所述EEPROM存储单元由NMOS管形成。
5.如权利要求1所述抗辐照EEPROM存储阵列隔离结构,其特征在于所述场注是在场氧填充之前向半导体衬底表面注入硼,使得场注区存在大量的空穴。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100250427A CN102110692A (zh) | 2011-01-24 | 2011-01-24 | 抗辐照eeprom存储阵列隔离结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100250427A CN102110692A (zh) | 2011-01-24 | 2011-01-24 | 抗辐照eeprom存储阵列隔离结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102110692A true CN102110692A (zh) | 2011-06-29 |
Family
ID=44174800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100250427A Pending CN102110692A (zh) | 2011-01-24 | 2011-01-24 | 抗辐照eeprom存储阵列隔离结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102110692A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114068565A (zh) * | 2021-11-18 | 2022-02-18 | 中国电子科技集团公司第五十八研究所 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245707B2 (zh) * | 1982-11-19 | 1987-09-28 | Kogyo Gijutsuin | |
CN1152798A (zh) * | 1995-09-08 | 1997-06-25 | 日本电气株式会社 | 制造抗辐射半导体集成电路的方法 |
US20040151025A1 (en) * | 2003-02-05 | 2004-08-05 | Ngo Minh V. | Uv-blocking layer for reducing uv-induced charging of sonos dual-bit flash memory devices in beol processing |
CN101189729A (zh) * | 2005-04-29 | 2008-05-28 | 德州仪器公司 | 一次性可编程只读存储器 |
CN101661938A (zh) * | 2009-09-22 | 2010-03-03 | 北京大学 | 一种新型的抗总剂量辐照的cmos集成电路 |
CN201918386U (zh) * | 2011-01-24 | 2011-08-03 | 中国电子科技集团公司第五十八研究所 | 抗辐照eeprom存储阵列隔离结构 |
-
2011
- 2011-01-24 CN CN2011100250427A patent/CN102110692A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245707B2 (zh) * | 1982-11-19 | 1987-09-28 | Kogyo Gijutsuin | |
CN1152798A (zh) * | 1995-09-08 | 1997-06-25 | 日本电气株式会社 | 制造抗辐射半导体集成电路的方法 |
US20040151025A1 (en) * | 2003-02-05 | 2004-08-05 | Ngo Minh V. | Uv-blocking layer for reducing uv-induced charging of sonos dual-bit flash memory devices in beol processing |
CN101189729A (zh) * | 2005-04-29 | 2008-05-28 | 德州仪器公司 | 一次性可编程只读存储器 |
CN101661938A (zh) * | 2009-09-22 | 2010-03-03 | 北京大学 | 一种新型的抗总剂量辐照的cmos集成电路 |
CN201918386U (zh) * | 2011-01-24 | 2011-08-03 | 中国电子科技集团公司第五十八研究所 | 抗辐照eeprom存储阵列隔离结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114068565A (zh) * | 2021-11-18 | 2022-02-18 | 中国电子科技集团公司第五十八研究所 | 基于Sense-Switch型nFLASH开关单元结构的制备以及加固方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102163456B (zh) | 非易失性存储器件、其操作方法以及包括其的存储系统 | |
US20170148814A1 (en) | U-shaped common-body type cell string | |
CN102610615B (zh) | 三维nor型阵列的存储器装置 | |
CN105940492A (zh) | 利用具有不同特征的电极层和/或层间绝缘层的三维闪存及其制造方法 | |
CN102983133A (zh) | 一种双向三路径导通的高压esd保护器件 | |
Choi et al. | A novel 3D cell array architecture for terra-bit NAND flash memory | |
Stenin et al. | Basic memory elements using DICE cells for fault-tolerant 28 nm CMOS RAM | |
CN101982882B (zh) | 抗辐射eeprom存储阵列结构 | |
CN101436595B (zh) | 集成存储装置、集成存储芯片和制造集成存储装置的方法 | |
CN101304020B (zh) | 一种用于检测芯片制成缺陷的测试机构及其制作方法 | |
CN201918386U (zh) | 抗辐照eeprom存储阵列隔离结构 | |
CN102110692A (zh) | 抗辐照eeprom存储阵列隔离结构 | |
CN102263110A (zh) | 嵌入bcd工艺的eeprom核结构及其形成方法 | |
US20140063957A1 (en) | Nor flash memory array structure, mixed nonvolatile flash memory and memory system comprising the same | |
CN102290427B (zh) | 线阵ccd的一种抗晕结构 | |
CN100382324C (zh) | 存储单元、存储单元装置及存储单元制造方法 | |
CN104409460A (zh) | 闪存单元及闪存装置 | |
CN201853706U (zh) | 抗辐射eeprom存储阵列结构 | |
CN103400824A (zh) | 检测件和晶圆 | |
CN206864476U (zh) | 存储单元及存储器 | |
CN106847819B (zh) | Nand闪存存储单元、nand闪存及其形成方法 | |
CN208848907U (zh) | 集成电路静电防护的二极管触发可控硅 | |
Arreghini et al. | Innovative schemes to improve reliability and density of horizontal and vertical channel 3D Flash | |
CN204696124U (zh) | 一种限流控制二极管结构 | |
WO2011098069A3 (de) | Rückseitenkontaktierte solarzelle mit unstrukturierter absorberschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110629 |