CN101982882B - 抗辐射eeprom存储阵列结构 - Google Patents
抗辐射eeprom存储阵列结构 Download PDFInfo
- Publication number
- CN101982882B CN101982882B CN2010102950405A CN201010295040A CN101982882B CN 101982882 B CN101982882 B CN 101982882B CN 2010102950405 A CN2010102950405 A CN 2010102950405A CN 201010295040 A CN201010295040 A CN 201010295040A CN 101982882 B CN101982882 B CN 101982882B
- Authority
- CN
- China
- Prior art keywords
- radiation
- eeprom memory
- memory cell
- hvnmos
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公布了一种抗辐射EEPROM存储单元阵列结构。该设计解决了由辐射所产生的总剂量效应(TID)对EEPROM存储阵列中相邻存储单元之间场区漏电的影响。本发明由以下部分组成:1)利用HVNMOS技术,对相邻的EEPROM存储单元进行隔离。2)用于隔离的管子栅接-2V的电压。该阵列设计抗总剂量能力达到300 KRad(Si)以上,隔离后相邻单元之间不存在漏电流通路。在抗辐射加固的同时,没有影响到存储单元阵列本身的存储性能。
Description
技术领域
本发明涉及一种抗辐射EEPROM存储阵列的设计方法。属于集成电路技术领域。
背景技术
EEPROM作为非挥发存储设备,大量用于航空与航天领域。但是由于空间应用环境的复杂性,存储阵列常常会受到辐射的影响而使关键数据丢失或器件失效。如何满足空间应用的需要,提高EEPROM的抗辐射性能,是多年来研究的热点。
现有技术中由NMOS管形成的存储单元之间不增加额外的隔离结构,单元与单元之间由工艺过程中的场氧隔离。如图1所示,2为有源区,3为栅氧化层,4为栅,1为左右两个NMOS管之间的场氧区。在常规环境中,场氧中没有导电沟道,不存在漏电流。在辐射环境中,在场氧区1会产生电离电子-空穴对;由于陷阱的俘获作用,在Si/SiO2系统的SiO2一侧堆积正电荷,形成界面态,有可能形成场氧下反型的漏电沟道。场氧漏电沟道能延伸到邻近的晶体管的源/漏区2,这将在相邻的NMOS管之间产生漏电流Id。所以标准EEPROM存储单元阵列结构不具备在辐射环境中应用的价值。
发明内容
本发明目的在于解决上述问题,在现有的工艺基础上,研究了辐射对EEPROM存储阵列的影响,提出了一种新的EEPROM存储阵列结构,使EEPROM存储阵列具有抗辐射能力。
本发明为实现上述目的,对EEPROM存储阵列设计方案如下:
针对辐射效应对EEPROM存储阵列的影响是:辐射会形成场氧下反型的漏电结构,场氧漏电沟道能延伸到邻近的晶体管的有源区,使相邻单元管之间的隔离失效,形成静态漏电流通道,导致器件失效。
在设计EEPROM存储阵列设计时,利用HVNMOS技术,对相邻的EEPROM单元进行隔离。隔离后相邻单元之间不存在漏电流通路。
按照本发明提供的技术方案,所述抗辐射EEPROM存储阵列结构在抗辐射加固的同时没有影响到存储单元阵列的存储性能。
本次发明的优点是:保证器件性能的条件下,在单元与单元之间使用隔离结构,以防止单元之间的漏电。此发明解决了由辐射所产生的总剂量效应(TID)对EEPROM存储阵列中相邻存储单元之间场区漏电的影响,提高了EEPROM器件存储单元阵列的抗辐射能力,采用300 KRad(Si)以上抗辐射存储单元组成的存储阵列抗总剂量能力可达到300 KRad(Si)以上。
附图说明
图1 为已有技术中EEPROM存储阵列内单元之间漏电原理图;
图2 为本发明隔离结构平面示意图;
图3 为本发明隔离原理剖面图;
图4 为本发明存储阵列结构平面示意图。
具体实施方式
下面结合附图和实施例对发明的技术方案进行详细说明:
根据场氧隔离的漏电原理,采用了如图2所示的结构,在每个存储单元外围加多晶环,该多晶环与相邻单元的N型有源区形成HVNMOS隔离管。
图2所示的结构在单元与单元之间即形成一个HVNMOS管的隔离结构。该结构的工作过程及工作原理剖面图如图3所示,2为两个相邻的存储单元各自的N型有源区,3为栅氧化层,4为多晶硅栅(即HVNMOS隔离管的栅)。与图1相比,单元与单元之间不存在场氧区域,单元与单元之间的有源区形成了用于隔离的HVNMOS隔离管的有源区。在该HVNMOS隔离管的栅端接-1~-3V电压(本实施例采用-2V),使得在栅下方堆积很多正电荷,管子处于关断状态。由于界面态存在而产生电子漏电流时,会被栅下方堆积的正电荷所复合,不会在存储单元与存储单元之间产生漏电流。
图4是采用HVNMOS管隔离结构的阵列示意图。在该阵列结构中,位线BL1~4由二铝5纵向走线,存储单元的字线选择栅SG1~4和控制栅CG1~4由三铝6横向走线;每一个EEPROM存储单元都由HVNMOS隔离管将其包围在中间,使其与上下左右四个存储单元完全由HVNMOS管隔开。每个字节的HVNMOS隔离管栅4通过接触孔7与电位为-2V的一铝相连,形成网格布线,即使在辐照环境中NMOS阈值电压有所偏移,该隔离管也不会开启,从而不会在相邻单元之间产生漏电流。
Claims (3)
1. 一种抗辐射EEPROM存储阵列结构,其特征在于:利用多晶硅将EEPROM存储单元包围在中间,所述多晶硅与相邻各个存储单元的有源区形成HVNMOS管的隔离结构,使存储阵列中的每个存储单元与其上下左右四个存储单元隔开;用于隔离的HVNMOS隔离管栅端接-1V到-3V的电压。
2.如权利要求1所述抗辐射EEPROM存储阵列结构,其特征在于存储阵列的位线采用第二层铝纵向走线,字线采用第三层铝横向走线。
3.如权利要求1所述抗辐射EEPROM存储阵列结构,其特征在于存储阵列中每个字节的HVNMOS隔离管栅通过接触孔连接至第一层铝上,形成网格布线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102950405A CN101982882B (zh) | 2010-09-29 | 2010-09-29 | 抗辐射eeprom存储阵列结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102950405A CN101982882B (zh) | 2010-09-29 | 2010-09-29 | 抗辐射eeprom存储阵列结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101982882A CN101982882A (zh) | 2011-03-02 |
CN101982882B true CN101982882B (zh) | 2011-10-26 |
Family
ID=43619778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102950405A Active CN101982882B (zh) | 2010-09-29 | 2010-09-29 | 抗辐射eeprom存储阵列结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101982882B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102403232B (zh) * | 2011-11-29 | 2013-05-08 | 中国电子科技集团公司第五十八研究所 | 一种用于场区总剂量抗辐射加固的工艺 |
CN104268347B (zh) * | 2014-09-30 | 2018-03-02 | 中国电子科技集团公司第三十八研究所 | 适用于纳米级工艺的抗辐射sram芯片后端物理设计方法 |
CN112131819B (zh) * | 2020-09-16 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 基于dice结构的sram存储单元加固方法和sram存储阵列 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101211851A (zh) * | 2006-12-30 | 2008-07-02 | 上海先进半导体制造股份有限公司 | 1.0微米高压cmos制造工艺 |
-
2010
- 2010-09-29 CN CN2010102950405A patent/CN101982882B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101211851A (zh) * | 2006-12-30 | 2008-07-02 | 上海先进半导体制造股份有限公司 | 1.0微米高压cmos制造工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN101982882A (zh) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102983133B (zh) | 一种双向三路径导通的高压esd保护器件 | |
CN103633087B (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
CN104157658A (zh) | 一种半导体感光单元及其半导体感光单元阵列 | |
US20130242659A1 (en) | Split-gate type nonvolatile memory device, semiconductor device having split-type nonvolatile memory device embedded therein, and methods of forming the same | |
CN102088000B (zh) | Eeprom的存储单元及其制造方法 | |
CN101982882B (zh) | 抗辐射eeprom存储阵列结构 | |
CN107180833A (zh) | 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法 | |
CN100470804C (zh) | 一种利用多晶硅构建esd泄放通道的防护电路 | |
CN201853706U (zh) | 抗辐射eeprom存储阵列结构 | |
CN101930982B (zh) | 基于flotox结构的抗辐射eeprom存储单元结构 | |
CN103311301A (zh) | 一种抑制辐射引起背栅泄漏电流的soi器件及其制备方法 | |
CN102412304B (zh) | 一种抗总剂量辐射效应的倒比例或小比例nmos管版图结构 | |
CN201758125U (zh) | 基于flotox结构的抗辐射eeprom存储单元结构 | |
CN201918386U (zh) | 抗辐照eeprom存储阵列隔离结构 | |
CN101452886B (zh) | 半导体器件及其形成方法 | |
CN102110692A (zh) | 抗辐照eeprom存储阵列隔离结构 | |
CN114093947B (zh) | 一种基于ldmos器件内栅电荷补偿的抗总剂量方法 | |
CN104992943A (zh) | Sonos存储器的制作工艺方法 | |
CN104022112A (zh) | 一种栅接地金属氧化物半导体晶体管静电防护结构 | |
CN204696124U (zh) | 一种限流控制二极管结构 | |
CN202405266U (zh) | 一种抗总剂量辐射效应的倒比例或小比例nmos管版图结构 | |
CN202275827U (zh) | 薄外延片上抗辐射eeprom芯片的抗esd器件结构 | |
CN103972233B (zh) | 一种具有抗闩锁能力的可关断scr器件 | |
CN102412303A (zh) | 一种抗总剂量辐射效应的大头条形栅mos管版图加固结构 | |
CN102637730B (zh) | 基于埋层n型阱的异质结1t-dram结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |