CN105118832A - Sonos存储器及其制造方法 - Google Patents
Sonos存储器及其制造方法 Download PDFInfo
- Publication number
- CN105118832A CN105118832A CN201510426752.9A CN201510426752A CN105118832A CN 105118832 A CN105118832 A CN 105118832A CN 201510426752 A CN201510426752 A CN 201510426752A CN 105118832 A CN105118832 A CN 105118832A
- Authority
- CN
- China
- Prior art keywords
- polysilicon gate
- layer
- thermal oxidation
- edge
- partial thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种SONOS存储器，包括：形成于硅衬底中的P阱，ONO层，多晶硅栅，源漏区；在多晶硅栅的两侧边缘处还分别形成有局部热氧化层，局部热氧化层从多晶硅栅的边缘外侧延伸到多晶硅栅的底部并使多晶硅栅边缘底部的隧穿氧化层增厚，通过增加局部热氧化层的厚度降低所述ONO层中存储电荷的泄漏；在多晶硅栅的两侧面形成有由介质层组成的侧墙，侧墙的底部和所述局部热氧化层接触。本发明还公开了一种SONOS存储器的制造方法。本发明能抑制漏极干扰，同时不会影响正常的编程和擦除操作。
Description
技术领域
本发明涉及一种半导体集成电路制造领域，特别是涉及一种SONOS存储器；本发明还涉及一种SONOS存储器的制造方法。
背景技术
现有半导体制造技术中常用的SONOS存储器器件结构如如图1所示，包括：形成于硅衬底中的P阱101，形成于P阱101的硅表面的ONO层和多晶硅栅106，ONO层由依次叠加的隧穿(tunnel)氧化层103，氮化硅层104和顶部氧化层105组成，组成氮化硅用于电荷存储，隧穿氧化层103为电荷擦写通道，顶部氧化层105用于防止存储电荷挥发。在多晶硅栅106两侧的硅衬底中形成有N型源漏区102，在多晶硅栅106的侧面形成有侧墙107，组成侧墙107的介质层一般为氮化硅或氧化硅。其中被所述多晶硅栅106所覆盖的P阱101表面用于形成连接两个源漏区102的沟道。
SONOS存储器在编程操作时，对于编程的单元通过在栅极即多晶硅栅106上加正电压，P阱101及N型源漏区102加负电压，利用FN隧道效应将电子通过tunnel氧化层103存储到氮化硅层104。在擦除操作时在栅极上加负压，而N型源漏区102加正压将氮化硅层104上存储的电荷擦除。
目前ONO层一直延伸到侧墙107下方，所有整个源漏区102与多晶硅栅106交叠的区域Tunnel氧化层103的厚度与沟道区完全一致。在编程操作时未选中的单元的电压条件为栅极106和P阱101加负压，而N型源漏区102加正压，如果原来单元ONO层中已经存储了电子，N型源漏区102附近ONO层内存储的电子数就会减少，并随其他单元编程次数累计，这一现象就是漏极干扰。
发明内容
本发明所要解决的技术问题是提供一种SONOS存储器，能抑制漏极干扰，同时不会影响正常的编程和擦除操作。为此，本发明还提供一种SONOS存储器的制造方法。
为解决上述技术问题，本发明提供的SONOS存储器包括：形成于硅衬底中的P阱，ONO层，多晶硅栅，源漏区。
所述ONO层位于所述硅衬底的表面并覆盖所述P阱，所述ONO层由依次形成于所述硅衬底表面的隧穿氧化层，氮化硅层和顶部氧化层组成。
所述多晶硅栅叠加于所述ONO层表面，所述ONO层的边缘和所述多晶硅栅的边缘对齐。
所述源漏区位于所述多晶硅栅两侧并和所述多晶硅栅的边缘自对准。
在所述多晶硅栅的两侧边缘处还分别形成有局部热氧化层，所述局部热氧化层由所述多晶硅栅形成后对所述多晶硅栅外的所述硅衬底表面进行热氧化形成，所述局部热氧化层从所述多晶硅栅的边缘外侧延伸到所述多晶硅栅的底部并使所述多晶硅栅边缘底部的所述隧穿氧化层增厚，通过增加所述局部热氧化层的厚度降低所述ONO层中存储电荷的泄漏。
在所述多晶硅栅的两侧面形成有由介质层组成的侧墙，所述侧墙的底部和所述局部热氧化层接触。
进一步的改进是，所述源漏区由N型轻掺杂漏注入区和N+源漏注入区组成，所述N型轻掺杂漏注入区和所述多晶硅栅的两侧边缘自对准，所述N+源漏注入区和所述侧墙的两侧边缘自对准。
进一步的改进是，所述N型轻掺杂漏注入区的横向延伸到所述多晶硅栅底部的区域大于所述局部热氧化层的横向延伸到所述多晶硅栅底部的区域。
进一步的改进是，组成所述侧墙的介质层为氮化硅或氧化硅。
为解决上述技术问题，本发明提供的SONOS存储器的制造方法包括如下步骤：
步骤一、在形成有P阱的硅衬底表面依次形成ONO层和多晶硅层；所述ONO层由依次形成于所述硅衬底表面的隧穿氧化层，氮化硅层和顶部氧化层组成。
步骤二、采用光刻刻蚀工艺对所述多晶硅层进行刻蚀形成多晶硅栅。
步骤三、采用刻蚀工艺对所述多晶硅栅外部的所述ONO层进行刻蚀，刻蚀后的所述ONO层的边缘和所述多晶硅栅的边缘对齐；所述ONO层覆盖所述P阱。
步骤四、对所述多晶硅栅外的所述硅衬底表面进行热氧化形成局部热氧化层，在所述多晶硅栅的两侧边缘处所述局部热氧化层从所述多晶硅栅的边缘外侧延伸到所述多晶硅栅的底部并使所述多晶硅栅边缘底部的所述隧穿氧化层增厚，通过增加所述局部热氧化层的厚度降低所述ONO层中存储电荷的泄漏。
步骤五、以所述多晶硅栅的边缘为自对准边缘进行N型轻掺杂漏注入，形成的N型轻掺杂漏注入区的横向延伸到所述多晶硅栅底部的区域大于所述局部热氧化层的横向延伸到所述多晶硅栅底部的区域。
步骤六、在所述多晶硅栅的两侧面形成由介质层组成的侧墙，所述侧墙的底部和所述局部热氧化层接触。
步骤七、进行N+源漏注入，由形成的N+源漏注入区和所述N型轻掺杂漏注入区组成源漏区。
进一步的改进是，组成所述侧墙的介质层为氮化硅或氧化硅。
进一步的改进是，先采用化学气相淀积工艺形成所述介质层，再对所述介质层进行等离子刻蚀形成所述侧墙。
进一步的改进是，步骤二中采用等离子体刻蚀工艺对所述多晶硅层进行刻蚀。
进一步的改进是，步骤三中采用等离子体刻蚀工艺对所述ONO层进行刻蚀。
本发明通过在多晶硅栅的边缘设置局部热氧化层，局部热氧化层从多晶硅栅的边缘外侧延伸到多晶硅栅的底部能使多晶硅栅边缘底部的所述隧穿氧化层增厚，从而能增加多晶硅栅和源漏区的交叠区域的ONO层的氮化硅层到源漏区之间的势垒宽度，在编程操作时能大大减少非选择单元的氮化硅层和源漏区之间之间的电荷隧穿几率，从而能抑制非选中单元的漏极干扰现象。
另外，本发明的局部热氧化层还带来的一个有益效果是，局部热氧化层能增加源漏区到多晶硅栅之间的介质层的厚度，能在源漏加高压时减小多晶硅栅到源漏区的电场强度，减小由此引起的漏电极减少栅诱导漏极泄漏电流(gate-inducedrainleakage，GIDL)。
本发明的局部热氧化层是在多晶硅栅和ONO光刻刻蚀完成后通过热氧化工艺形成的，局部热氧化层能很好的定位于多晶硅栅的底部边缘，并不会对多晶硅栅底部中间区域的沟道区域的隧穿氧化层产生影响，所以不会影响正常的编程和擦除操作。其中沟道区域即为形成连接两个源漏区的沟道形成区域，本发明的多晶硅栅底部的局部热氧化层位于多晶硅栅和源漏区的交叠区域，故不会影响到沟道区的隧穿氧化层。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有SONOS存储器的结构示意图；
图2是本发明实施例SONOS存储器的结构示意图；
图3A-图3D是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例SONOS存储器的结构示意图；本发明实施例SONOS存储器包括：形成于硅衬底中的P阱1，ONO层，多晶硅栅6，源漏区2。
所述ONO层位于所述硅衬底的表面并覆盖所述P阱1，所述ONO层由依次形成于所述硅衬底表面的隧穿氧化层3，氮化硅层4和顶部氧化层5组成。
所述多晶硅栅6叠加于所述ONO层表面，所述ONO层的边缘和所述多晶硅栅6的边缘对齐。
所述源漏区2位于所述多晶硅栅6两侧并和所述多晶硅栅6的边缘自对准。较佳为，所述源漏区2由N型轻掺杂漏注入区和N+源漏注入区组成，所述N型轻掺杂漏注入区和所述多晶硅栅6的两侧边缘自对准，所述N+源漏注入区和所述侧墙8的两侧边缘自对准。所述N型轻掺杂漏注入区的横向延伸到所述多晶硅栅6底部的区域大于所述局部热氧化层7的横向延伸到所述多晶硅栅6底部的区域。
在所述多晶硅栅6的两侧边缘处还分别形成有局部热氧化层7，所述局部热氧化层7由所述多晶硅栅6形成后对所述多晶硅栅6外的所述硅衬底表面进行热氧化形成，所述局部热氧化层7从所述多晶硅栅6的边缘外侧延伸到所述多晶硅栅6的底部并使所述多晶硅栅6边缘底部的所述隧穿氧化层3增厚，通过增加所述局部热氧化层7的厚度降低所述ONO层中存储电荷的泄漏。
在所述多晶硅栅6的两侧面形成有由介质层组成的侧墙8，所述侧墙8的底部和所述局部热氧化层7接触。组成所述侧墙8的介质层为氮化硅或氧化硅。
如图3A至图3D所示，是本发明实施例方法各步骤中的器件结构示意图。本发明提供的SONOS存储器的制造方法包括如下步骤：
步骤一、如图3A所示，在形成有P阱1的硅衬底表面依次形成ONO层和多晶硅层；所述ONO层由依次形成于所述硅衬底表面的隧穿氧化层3，氮化硅层4和顶部氧化层5组成。
步骤二、如图3B所示，采用光刻加等离子体刻蚀工艺对所述多晶硅层进行刻蚀形成多晶硅栅6。
步骤三、如图3C所示，采用等离子体刻蚀工艺对所述多晶硅栅6外部的所述ONO层进行刻蚀，刻蚀后的所述ONO层的边缘和所述多晶硅栅6的边缘对齐；所述ONO层覆盖所述P阱1。
步骤四、如图3D所示，对所述多晶硅栅6外的所述硅衬底表面进行热氧化形成局部热氧化层7，在所述多晶硅栅6的两侧边缘处所述局部热氧化层7从所述多晶硅栅6的边缘外侧延伸到所述多晶硅栅6的底部并使所述多晶硅栅6边缘底部的所述隧穿氧化层3增厚，通过增加所述局部热氧化层7的厚度降低所述ONO层中存储电荷的泄漏。
步骤五、如图2所示，以所述多晶硅栅6的边缘为自对准边缘进行N型轻掺杂漏注入，形成的N型轻掺杂漏注入区的横向延伸到所述多晶硅栅6底部的区域大于所述局部热氧化层7的横向延伸到所述多晶硅栅6底部的区域。
步骤六、如图2所示，在所述多晶硅栅6的两侧面形成由介质层组成的侧墙8，所述侧墙8的底部和所述局部热氧化层7接触。
较佳为，组成所述侧墙8的介质层为氮化硅或氧化硅。先采用化学气相淀积工艺形成所述介质层，再对所述介质层进行等离子刻蚀形成所述侧墙8。
步骤七、如图2所示，进行N+源漏注入，由形成的N+源漏注入区和所述N型轻掺杂漏注入区组成源漏区2。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种SONOS存储器，其特征在于，包括：形成于硅衬底中的P阱，ONO层，多晶硅栅，源漏区；
所述ONO层位于所述硅衬底的表面并覆盖所述P阱，所述ONO层由依次形成于所述硅衬底表面的隧穿氧化层，氮化硅层和顶部氧化层组成；
所述多晶硅栅叠加于所述ONO层表面，所述ONO层的边缘和所述多晶硅栅的边缘对齐；
所述源漏区位于所述多晶硅栅两侧并和所述多晶硅栅的边缘自对准；
在所述多晶硅栅的两侧边缘处还分别形成有局部热氧化层，所述局部热氧化层由所述多晶硅栅形成后对所述多晶硅栅外的所述硅衬底表面进行热氧化形成，所述局部热氧化层从所述多晶硅栅的边缘外侧延伸到所述多晶硅栅的底部并使所述多晶硅栅边缘底部的所述隧穿氧化层增厚，通过增加所述局部热氧化层的厚度降低所述ONO层中存储电荷的泄漏；
在所述多晶硅栅的两侧面形成有由介质层组成的侧墙，所述侧墙的底部和所述局部热氧化层接触。
2.如权利要求1所述的SONOS存储器，其特征在于：所述源漏区由N型轻掺杂漏注入区和N+源漏注入区组成，所述N型轻掺杂漏注入区和所述多晶硅栅的两侧边缘自对准，所述N+源漏注入区和所述侧墙的两侧边缘自对准。
3.如权利要求2所述的SONOS存储器，其特征在于：所述N型轻掺杂漏注入区的横向延伸到所述多晶硅栅底部的区域大于所述局部热氧化层的横向延伸到所述多晶硅栅底部的区域。
4.如权利要求1所述的SONOS存储器，其特征在于：组成所述侧墙的介质层为氮化硅或氧化硅。
5.一种SONOS存储器的制造方法，其特征在于，包括如下步骤：
步骤一、在形成有P阱的硅衬底表面依次形成ONO层和多晶硅层；所述ONO层由依次形成于所述硅衬底表面的隧穿氧化层，氮化硅层和顶部氧化层组成；
步骤二、采用光刻刻蚀工艺对所述多晶硅层进行刻蚀形成多晶硅栅；
步骤三、采用刻蚀工艺对所述多晶硅栅外部的所述ONO层进行刻蚀，刻蚀后的所述ONO层的边缘和所述多晶硅栅的边缘对齐；所述ONO层覆盖所述P阱；
步骤四、对所述多晶硅栅外的所述硅衬底表面进行热氧化形成局部热氧化层，在所述多晶硅栅的两侧边缘处所述局部热氧化层从所述多晶硅栅的边缘外侧延伸到所述多晶硅栅的底部并使所述多晶硅栅边缘底部的所述隧穿氧化层增厚，通过增加所述局部热氧化层的厚度降低所述ONO层中存储电荷的泄漏；
步骤五、以所述多晶硅栅的边缘为自对准边缘进行N型轻掺杂漏注入，形成的N型轻掺杂漏注入区的横向延伸到所述多晶硅栅底部的区域大于所述局部热氧化层的横向延伸到所述多晶硅栅底部的区域；
步骤六、在所述多晶硅栅的两侧面形成由介质层组成的侧墙，所述侧墙的底部和所述局部热氧化层接触；
步骤七、进行N+源漏注入，由形成的N+源漏注入区和所述N型轻掺杂漏注入区组成源漏区。
6.如权利要求5所述的SONOS存储器的制造方法，其特征在于：组成所述侧墙的介质层为氮化硅或氧化硅。
7.如权利要求5或6所述的SONOS存储器的制造方法，其特征在于：先采用化学气相淀积工艺形成所述介质层，再对所述介质层进行等离子刻蚀形成所述侧墙。
8.如权利要求5所述的SONOS存储器的制造方法，其特征在于：步骤二中采用等离子体刻蚀工艺对所述多晶硅层进行刻蚀。
9.如权利要求5所述的SONOS存储器的制造方法，其特征在于：步骤三中采用等离子体刻蚀工艺对所述ONO层进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510426752.9A CN105118832B (zh) | 2015-07-20 | 2015-07-20 | Sonos存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510426752.9A CN105118832B (zh) | 2015-07-20 | 2015-07-20 | Sonos存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105118832A true CN105118832A (zh) | 2015-12-02 |
| CN105118832B CN105118832B (zh) | 2018-04-17 |
Family
ID=54666782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510426752.9A Active CN105118832B (zh) | 2015-07-20 | 2015-07-20 | Sonos存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105118832B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298888A (zh) * | 2016-09-30 | 2017-01-04 | 无锡宏纳科技有限公司 | 增强型栅极衬底凸出的n型mos管 |
| CN106409832A (zh) * | 2016-09-30 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518620B2 (en) * | 1997-07-31 | 2003-02-11 | Stmicroelectronics, Inc. | EEPROM memory cell with increased dielectric integrity |
| CN101783325A (zh) * | 2009-01-20 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器的方法 |
| CN102394243A (zh) * | 2011-11-02 | 2012-03-28 | 上海宏力半导体制造有限公司 | 自对准闪存中的浮栅结构及其制造方法 |
| CN103633118A (zh) * | 2012-08-24 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 浮栅电可擦除型只读存储器及制造方法 |
-
2015
- 2015-07-20 CN CN201510426752.9A patent/CN105118832B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518620B2 (en) * | 1997-07-31 | 2003-02-11 | Stmicroelectronics, Inc. | EEPROM memory cell with increased dielectric integrity |
| CN101783325A (zh) * | 2009-01-20 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器的方法 |
| CN102394243A (zh) * | 2011-11-02 | 2012-03-28 | 上海宏力半导体制造有限公司 | 自对准闪存中的浮栅结构及其制造方法 |
| CN103633118A (zh) * | 2012-08-24 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 浮栅电可擦除型只读存储器及制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298888A (zh) * | 2016-09-30 | 2017-01-04 | 无锡宏纳科技有限公司 | 增强型栅极衬底凸出的n型mos管 |
| CN106409832A (zh) * | 2016-09-30 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
| CN106409832B (zh) * | 2016-09-30 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105118832B (zh) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890232B2 (en) | Methods and apparatus for non-volatile memory cells with increased programming efficiency | |
| JP5376122B2 (ja) | 半導体装置 | |
| US8526242B2 (en) | Flash memory and fabrication method and operation method for the same | |
| US7973356B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| CN103165615B (zh) | 分栅快闪存储器及其形成方法 | |
| CN104821318A (zh) | 分离栅存储器件及其形成方法 | |
| KR100855557B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| CN1866545B (zh) | 空气隧道浮栅存储单元及其制造方法 | |
| CN105118832A (zh) | Sonos存储器及其制造方法 | |
| CN101777562A (zh) | 浮栅非挥发半导体存储器及其制造方法 | |
| US9159844B2 (en) | Nonvolatile memory device and fabricating method thereof | |
| CN110277399B (zh) | Sonos存储器及其制造方法 | |
| JP6275920B2 (ja) | 半導体装置およびその製造方法 | |
| US20050202643A1 (en) | Transistor and method for manufacturing the same | |
| CN102543890B (zh) | 一种利用应变硅技术提高sonos的擦写速度的方法 | |
| CN106169479A (zh) | Sonos存储器及工艺方法 | |
| CN105742249A (zh) | 改善sonos存储器读取操作能力的方法 | |
| CN103972179A (zh) | 一种提高B4-Flash器件耐久性的方法 | |
| CN104425500A (zh) | Sonos非挥发性存储器及其制造方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN103258797A (zh) | 分离栅快闪存储单元及其制作方法 | |
| CN103178018A (zh) | 分离栅快闪存储单元制造方法 | |
| KR20100115240A (ko) | 반도체 메모리 소자 및 그 구동방법 | |
| CN107994025B (zh) | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 | |
| CN103413809B (zh) | 分栅式闪存及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |