CN101777562A - 浮栅非挥发半导体存储器及其制造方法 - Google Patents

浮栅非挥发半导体存储器及其制造方法 Download PDF

Info

Publication number
CN101777562A
CN101777562A CN201010022877A CN201010022877A CN101777562A CN 101777562 A CN101777562 A CN 101777562A CN 201010022877 A CN201010022877 A CN 201010022877A CN 201010022877 A CN201010022877 A CN 201010022877A CN 101777562 A CN101777562 A CN 101777562A
Authority
CN
China
Prior art keywords
layer
floating gate
semiconductor memory
volatile semiconductor
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010022877A
Other languages
English (en)
Other versions
CN101777562B (zh
Inventor
吴东平
张世理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201010022877.2A priority Critical patent/CN101777562B/zh
Publication of CN101777562A publication Critical patent/CN101777562A/zh
Priority to US13/255,240 priority patent/US8445351B2/en
Priority to PCT/CN2011/000016 priority patent/WO2011085637A1/zh
Application granted granted Critical
Publication of CN101777562B publication Critical patent/CN101777562B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种浮栅非挥发半导体存储器和制造方法。所述浮栅非挥发半导体存储器包括半导体衬底、源极、漏极、第一绝缘层、第一多晶硅层、第二绝缘层、第二多晶硅层、保护层及侧墙。所述源极、漏极位于所述衬底上，所述第一绝缘层位于所述衬底上的源极、漏极区域对应的以外区域。所述第一多晶硅层位于所述第一绝缘层上，以形成浮栅，所述第二绝缘层位于所述第一多晶硅层上，所述第二多晶硅层位于所述第二绝缘层上，以形成控制栅及字线。所述侧墙位于所述字线两侧，所述保护层位于所述第二多晶硅上。所述漏极区域的半导体结为P-N结，所述源极区域的半导体结为金属半导体结。

Description

浮栅非挥发半导体存储器及其制造方法
技术领域
本发明涉及一种存储器，尤其涉及一种浮栅非挥发半导体存储器及其制造方法。
背景技术
非挥发半导体存储器(Non-volatile memory)在移动通信、数据终端、多媒体、消费类电子及国防电子装备等领域具有广泛的应用，数据容量的急剧增大对高密度、高速、低功耗及长寿命提出了更高要求。
多晶硅浮栅非挥发半导体存储器是非挥发半导体存储器的主流技术，已经占据了非挥发存储器大部分市场份额，成为发展最快的非挥发半导体存储器。多晶硅浮栅非挥发半导体存储器芯片的发展按比例逐步缩小，基本上遵循摩尔定律，即芯片的集成度以每18个月翻一番的速度增长。一般而言，多晶硅浮栅非挥发性存储器的编程和擦除技术来源于沟道热电子发射(ChannelHot-Electron Injection)与隧道效应(Fowler-Nordheim tunneling)。浮栅非挥发半导体存储器器件的编程(program)是通过沟道热电子发射在漏极附近完成的；而擦除(erase)则是通过隧道氧化层的隧道效应来实现。一般多晶硅浮栅非挥发性存储器的源极及漏极同为P-N结。
可是随着器件的尺寸越来越小，所述多晶硅浮栅非挥发半导体存储器器件的沟道长度也相应不断地缩短，随之而来的是技术上面临的挑战也越来越大。最主要的挑战是：为了产生充足的漏端热电子注入，编程电压很难被缩小，源极及漏极均为P-N结的结构导致热电子注入效率低，编程速度慢，功耗较大。另外新提出的一种器件的结构为源极及漏极采用全肖特基结结构，而源极及漏极采用全肖特基结结构的多晶硅浮栅非挥发半导体存储器漏极方向二极管泄漏电流较大，会造成所述多晶硅浮栅非挥发半导体存储器可靠性低。
发明内容
针对上述浮栅非挥发半导体存储器存在的问题，有必要提供一种编程电压低、编程速度快、功耗较低及可靠性较高的浮栅非挥发半导体存储器及其制造方法。
一种浮栅非挥发半导体存储器，其包括半导体衬底、源极、漏极、第一绝缘层、第一多晶硅层、第二绝缘层、第二多晶硅层、保护层及侧墙。所述源极、漏极位于所述衬底上，所述第一绝缘层位于所述衬底上的源极、漏极对应的以外区域。所述第一多晶硅层位于所述第一绝缘层上，以形成浮栅，所述第二绝缘层位于所述第一多晶硅层上，所述第二多晶硅层位于所述第二绝缘层上，以形成控制栅及字线。所述侧墙位于所述字线两侧，所述保护层位于所述第二多晶硅上。所述漏极区域的半导体结为P-N结，所述源极区域的半导体结为金属半导体结。
优选地，所述浮栅非挥发半导体存储器编程方式采用所述源极区域热电子注入方式。
优选地，所述源极区域的金属半导体结的金属用于构成金属硅化物，所述金属硅化物为硅化钴、硅化镍、硅化钛、硅化钨、硅化铂中任意一种。
优选地，进一步包括一硬掩模层，所述硬掩模层位于所述保护层上。
优选地，所述第一绝缘层为二氧化硅层。
优选地，所述第二绝缘层结构为氧化硅-氮化硅-氧化硅“三明治”的结构。
优选地，所述保护层的材料为硅化钛、硅化钨中任意一种。
优选地，所述硬掩模层为二氧化硅层或者氮化硅层。
优选地，所述侧墙材料为二氧化硅、氮化硅中任意一种或者二者的组合。
一种浮栅非挥发半导体存储器制造方法，包括以下步骤：
提供一半导体衬底；
在所述半导体衬底上依次形成一第一绝缘层、一第一多晶硅层、一第二绝缘层及一第二多晶硅层；
在所述第二多晶硅层上直接淀积形成一保护层；
形成所述保护层上的一硬掩模层；
依次刻蚀所述硬掩模层、所述保护层、所述第二多晶硅层、所述第二绝缘层、所述第一多晶硅层及所述第一绝缘层，形成漏极、源极对应的开口，所述开口暴露出所述半导体衬底；
沉积一第一介质层，刻蚀所述第一介质层并保留填充在所述源极对应开口位置的第一介质层；
通过开口位置向半导体衬底中进行离子注入，形成漏极的P-N结；
去除剩余第一介质层，形成分别覆盖所述漏极、源极对应开口两侧壁的侧墙；
及沉积一金属层，进行退火工艺形成源极的金属半导体结。
优选地，形成所述源极的金属半导体结的步骤包括一退火工艺步骤，使得所述金属层与所述半导体衬底反应形成金属硅化物层。
优选地，所述形成源极的金属半导体结的步骤包括去除未与所述衬底反应的金属层的步骤。
优选地，所述金属硅化物为硅化钴、硅化镍、硅化钛、硅化钨、硅化铂中任意一种。
优选地，形成所述漏极、源极对应开口采用的刻蚀方法为干法各向异性刻蚀，所述漏极对应的开口宽度大于所述源极对应的开口宽度。
优选地，所述第一介质层的沉积厚度大于所述源极对应的开口宽度的一半并小于所述漏极对应开口宽度的一半。
优选地，所述保护层的材料为硅化钛、硅化钨中任意一种。
本发明浮栅非挥发半导体存储器的漏极及源极为不对称的结构，漏极的半导体结为P-N结，源极的半导体结为金属半导体结，即肖特基结，采用源极热电子注入的编程方式，热电子注入效率高，功耗低，编程电压低且编程速度快。同时，其漏极方向二极管泄漏电流较小。
附图说明
图1是本发明浮栅非挥发半导体存储器结构截面示意图。
图2是图1所示浮栅非挥发半导体存储器一较佳实施方式的制造方法流程图。
图3至图14是图1所示浮栅非挥发半导体存储器的制造方法的各主要步骤的示意图。
具体实施方式
请参阅图1，图1是本发明浮栅非挥发半导体存储器结构截面示意图。所述浮栅存储器包括半导体衬底11、漏极12、源极13、第一绝缘层14、第一多晶硅层15、第二绝缘层16、第二多晶硅层17、保护层18、硬掩模层19及侧墙20。
所述漏极12及源极13位于所述半导体衬底11上。所述第一绝缘层14沉积在所述半导体衬底11的漏极12及源极13区域之外。所述第一多晶硅层15、第二绝缘层16、第二多晶硅层17、保护层18及硬掩模层19依次设置在所述第一绝缘层14上，具体的说，所述第一绝缘层14位于所述半导体衬底11与所述第一多晶硅层15之间，所述第二绝缘层16位于所述第一多晶硅层15与所述第二多晶硅层17之间，所述保护层18沉积在所述第二多晶硅层17上，而所述硬掩模层19沉积在所述保护层18表面。所述漏极12包括一接触孔(未标示)，其内填充金属并和位线(bitline)连接，所述第二多晶硅层17和所述保护层18共同形成字线(wordline)，由于所述保护层18电阻率比所述第二多晶硅层17低，所以所述字线主要由所述保护层18形成。所述侧墙20位于所述字线两侧。
请参阅图2至图14，图2是所述浮栅非挥发半导体存储器的制造方法一较佳实施方式流程图。图3至图14是本发明浮栅非挥发半导体存储器的制造方法的各主要步骤的示意图。具体步骤如下：
一、形成栅极结构
步骤S1，提供一半导体衬底；
请参阅图3，提供一半导体衬底11，其可以是P型半导体衬底。
步骤S2，形成栅极结构；
如图4所示，在所述半导体衬底11上依次沉积一第一绝缘层14、一第一多晶硅层15、一第二绝缘层16及一第二多晶硅层17。
所述第一绝缘层14为一隧道介质层(tunneling dielectric)，优选为氧化物层，例如二氧化硅层。通过FN(Fowler-Nordheim)隧穿现象，所述第一绝缘层14可将电子从所述第一绝缘层14之下限定的沟道传输至所述第一绝缘层14之上形成的第一多晶硅层15中。
所述第一多晶硅层15位于所述第一绝缘层14上，以形成电荷储存层，例如浮栅(floating gate)。从所述第一绝缘层14之下限定的沟道传输的电荷存储在所述电荷储存层中，并且所述存储的电荷也可以从所述第一绝缘层14排出至沟道。
所述第二多晶硅层17的部分用以形成控制栅(control gate)，其外接电极接收高压，使得热电子能跃过隧道介质层(SiO2)的势垒，到达浮栅。所述第二绝缘层16设置在所述第一多晶硅层15及第二多晶硅层17之间，使得具有存储功能的第一多晶硅层15与所述第二多晶硅层17彼此绝缘。所述第二绝缘层16可以形成为具有氧化物层、氮化物层和氧化物层堆叠结构的“三明治”结构，即ONO(氧化物/氮化物/氧化物)结构，例如，可以是SiO2/Si3N4/SiO2。
再在所述第二多晶硅层17表面上形成一层金属层，一般为一保护层18。在后续形成浮栅半导体存储器过程中，会有高温工艺步骤，为了耐后续的高温工艺步骤，所述保护层18一般采用硅化钨或者硅化钛。所述保护层18可以减小后续构成的字线(wordline)的时间延迟(RC delay)。
形成所述保护层18后，再与其上形成一硬掩模层(hardmask)19，可为二氧化硅层或者氮化硅层，如图5所示。
二、形成漏极/源极区域
步骤S3，于所述硬掩模层19上沉积一层光刻胶层(图未示)，所述光刻胶层可为正性或者负性光刻胶层，配合光罩曝光之后，然后进行刻蚀直至半导体衬底11，再去除剩余光刻胶层，所形成的预定图案如图6所示，包括两个开口，L1为漏极区域对应的开口宽度，L2为源极区域对应的开口宽度，所述L1＞L2。
三、形成漏极
步骤S4，离子注入工艺以形成高掺杂的N型半导体区域；
请参阅图7，在已经形成开口的半导体衬底11及所述硬掩模层19上沉积一第一介质层111，所述第一介质层111的厚度大于所述源极13区域对应开口宽度L2/2，同时所述第一介质层111的厚度小于L1/2，因此所述源极13区域对应的开口被所述第一介质层111完全填充。所述第一介质层111为二氧化硅层或者氮化硅层或者它们的混合物层。
利用各向异性干法刻蚀所述第一介质层111，刻蚀掉覆盖在所述硬掩模层19上的第一介质层111及覆盖在所述漏极12区域的第一介质层111。保留所述漏极12区域对应开口两侧壁的第一介质层111及填充在所述源极13对应开口的第一介质层111，如图8所示。
请参阅图9，对所述半导体衬底11进行离子注入工艺。将N型杂质(P或者As等)离子注入，然后进行退火工艺形成漏极12区域的P-N结，即步骤S5。
四、形成侧墙
步骤S6，淀积第二介质层113并利用干法各向异性刻蚀形成侧墙。
请参阅图10，首先利用干法各向异性刻蚀除去剩余的第一介质层111。请结合参照9和图10，在利用干法各向异性刻蚀之后，所述硬掩模层19也被刻蚀一些，故其厚度变薄。
在除去剩余的第一介质层111后，再沉积一第二介质层113，所述第二介质层113可以为SiO2，Si3N4或它们的混合物，如图11所示。
请参阅图12，利用干法各向刻蚀法对所述第二介质层113进行刻蚀，保留分别覆盖在所述漏极12区域及源极13区域所对应开口两侧壁上的第二介质层113，以形成侧墙20。所述侧墙20为绝缘介质，可对存储器字线之间、字线与位线之间进行隔离，防止形成短路，造成漏电流。
五、形成漏极
步骤S7，沉积一层金属层115，如图13所示。所述金属可为钛、钴、镍、铂或者它们之间的混合物。利用退火工艺，所述金属和源极区域对应的半导体衬底反应形成硅化物，同时所述金属和漏极区域对应的重掺杂半导体衬底反应也形成硅化物，如硅化钛、硅化钴、硅化镍、硅化铂或它们的混合物。
步骤S8，利用湿法刻蚀法除去未反应的金属。利用所述湿法刻蚀法的选择性，刻蚀未反应的金属而不刻蚀形成的金属硅化物，故保留所述金属硅化物。
步骤S9，所述金属硅化物和P型半导体衬底11接触在源极区域形成金属半导体结(肖特基结)；而在漏极区域，金属硅化物和N型重掺杂区域形成欧姆接触，漏极12区域的半导体结实际上是一个P-N结，即高剂量离子注入的N型和P型半导体衬底11之间形成P-N结。
最后，在漏极区域形成接触孔，填充金属，并和后续形成的位线(bitline)相连(未图示)；在栅极导电层形成字线(wordline)，便形成了浮栅多晶硅非挥发存储器，如图14所示。
本发明制造方法制造的浮栅非挥发半导体存储器包含肖特基结的源极13和P-N结的漏极12。在使用所述的浮栅非挥发半导体存储器时采用具有肖特基结结构的源极区域(source-side)热电子注入编程模式，只需在较低的控制栅极电压和较低的漏极电压下就可以在源极区域产生特定热电子，热电子注入效率高、编程电压低、编程速度快且功耗低。
所述浮栅非挥发半导体存储器的不对称源极13、漏极12结构，能够减少漏极的方向二极管泄漏电流，器件可靠性高。
以上仅为本发明的优选实施案例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种浮栅非挥发半导体存储器，其包括半导体衬底、源极、漏极、第一绝缘层、第一多晶硅层、第二绝缘层、第二多晶硅层、保护层及侧墙，所述源极、漏极位于所述衬底上，所述第一绝缘层位于所述衬底上的源极、漏极区域对应的以外区域，所述第一多晶硅层位于所述第一绝缘层上，以形成浮栅，所述第二绝缘层位于所述第一多晶硅层上，所述第二多晶硅层位于所述第二绝缘层上，以形成控制栅及字线，所述侧墙位于所述字线两侧，所述保护层位于所述第二多晶硅上，其特征在于：所述漏极区域的半导体结为P-N结，所述源极区域的半导体结为金属半导体结。
2.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述浮栅非挥发半导体存储器编程方式采用所述源极区域热电子注入方式。
3.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述源极区域的金属半导体结的金属用于构成金属硅化物，所述金属硅化物为硅化钴、硅化镍、硅化钛、硅化钨、硅化铂中任意一种。
4.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：进一步包括一硬掩模层，所述硬掩模层位于所述保护层上。
5.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述第一绝缘层为二氧化硅层。
6.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述第二绝缘层结构为氧化硅-氮化硅-氧化硅“三明治”的结构。
7.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述保护层的材料为硅化钛、硅化钨中任意一种。
8.根据权利要求3所述浮栅非挥发半导体存储器，其特征在于：所述硬掩模层为二氧化硅层或者氮化硅层中任意一种。
9.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述侧墙材料为二氧化硅、氮化硅中任意一种或者二者的组合。
10.一种浮栅非挥发半导体存储器的制造方法，其包括以下步骤：
提供一半导体衬底；在所述半导体衬底上依次形成一第一绝缘层、一第一多晶硅层、一第二绝缘层及一第二多晶硅层；在所述第二多晶硅层上直接淀积形成一保护层；形成所述保护层上的一硬掩模层；依次刻蚀所述硬掩模层、所述保护层、所述第二多晶硅层、所述第二绝缘层、所述第一多晶硅层及所述第一绝缘层，形成漏极、源极对应的开口，所述开口暴露出所述半导体衬底；沉积一第一介质层，刻蚀所述第一介质层并保留填充在所述源极对应开口位置的第一介质层；通过开口位置向半导体衬底中进行离子注入，形成漏极区域的P-N结；去除剩余第一介质层，形成分别覆盖所述漏极、源极对应开口两侧壁的侧墙；及沉积一金属层，形成源极区域的金属半导体结。
11.根据权利要求9所述浮栅非挥发半导体存储器的制造方法，其特征在于：形成所述源极的金属半导体结的步骤包括一退火工艺步骤，使得所述金属层与所述半导体衬底反应形成金属硅化物层。
12.根据权利要求10所述浮栅非挥发半导体存储器的制造方法，其特征在于：所述形成源极的金属半导体结的步骤包括去除未与所述衬底反应的金属层的步骤。
13.根据权利要求10所述浮栅非挥发半导体存储器的制造方法，其特征在于：所述金属硅化物为硅化钴、硅化镍、硅化钛、硅化钨、硅化铂中任意一种。
14.根据权利要求9所述浮栅非挥发半导体存储器的制造方法，其特征在于：形成所述漏极、源极对应的开口采用的刻蚀方法为干法各向异性刻蚀，所述漏极对应的开口宽度大于所述源极对应的开口宽度。
15.根据权利要求9所述浮栅非挥发半导体存储器的制造方法，其特征在于：所述第一介质层的沉积厚度大于所述源极对应的开口宽度的一半并小于所述漏极对应开口宽度的一半。
16.根据权利要求9所述浮栅非挥发半导体存储器的制造方法，其特征在于：所述保护层的材料为硅化钛、硅化钨中任意一种。
CN201010022877.2A 2010-01-15 2010-01-15 浮栅非挥发半导体存储器及其制造方法 Expired - Fee Related CN101777562B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010022877.2A CN101777562B (zh) 2010-01-15 2010-01-15 浮栅非挥发半导体存储器及其制造方法
US13/255,240 US8445351B2 (en) 2010-01-15 2011-01-04 Floating-gate nonvolatile semiconductor memory device and method of making
PCT/CN2011/000016 WO2011085637A1 (zh) 2010-01-15 2011-01-04 非挥发半导体存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010022877.2A CN101777562B (zh) 2010-01-15 2010-01-15 浮栅非挥发半导体存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN101777562A true CN101777562A (zh) 2010-07-14
CN101777562B CN101777562B (zh) 2015-05-20

Family

ID=42513957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010022877.2A Expired - Fee Related CN101777562B (zh) 2010-01-15 2010-01-15 浮栅非挥发半导体存储器及其制造方法

Country Status (3)

Country Link
US (1) US8445351B2 (zh)
CN (1) CN101777562B (zh)
WO (1) WO2011085637A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011085637A1 (zh) * 2010-01-15 2011-07-21 复旦大学 非挥发半导体存储器及其制造方法
CN104517966A (zh) * 2013-09-27 2015-04-15 力旺电子股份有限公司 单层多晶硅非易失性存储器单元
CN109103191A (zh) * 2018-07-27 2018-12-28 上海华力微电子有限公司 改善闪存单元擦除相关失效的工艺集成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579275A (zh) * 2013-11-06 2014-02-12 复旦大学 一种半浮栅感光器件的制造方法
KR102415409B1 (ko) * 2015-09-09 2022-07-04 에스케이하이닉스 주식회사 이피롬 셀 및 그 제조방법과, 이피롬 셀 어레이

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252288A (ja) * 2001-02-23 2002-09-06 Toshiba Corp 不揮発性半導体記憶装置
US20020163032A1 (en) * 2001-05-03 2002-11-07 Horng-Chih Lin Nonvolatile memory and method of manufacturing the same
US20040029322A1 (en) * 2002-08-08 2004-02-12 Prall Kirk D. Method of forming a memory transistor comprising a Schottky contact
CN1763931A (zh) * 2004-10-22 2006-04-26 力晶半导体股份有限公司 快闪存储单元及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3314807B2 (ja) * 1998-11-26 2002-08-19 日本電気株式会社 半導体装置の製造方法
JP3845272B2 (ja) * 2001-06-19 2006-11-15 シャープ株式会社 Ｓｒａｍ及びその製造方法
US6570214B1 (en) * 2002-03-01 2003-05-27 Ching-Yuan Wu Scalable stack-gate flash memory cell and its contactless memory array
KR100653716B1 (ko) * 2005-07-19 2006-12-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
US7608898B2 (en) * 2006-10-31 2009-10-27 Freescale Semiconductor, Inc. One transistor DRAM cell structure
US7670959B2 (en) * 2006-12-26 2010-03-02 Spansion Llc Memory device etch methods
US7879718B2 (en) * 2006-12-27 2011-02-01 Spansion Llc Local interconnect having increased misalignment tolerance
DE102008049725B4 (de) * 2008-09-30 2012-11-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
CN101777562B (zh) * 2010-01-15 2015-05-20 复旦大学 浮栅非挥发半导体存储器及其制造方法
CN101800251B (zh) * 2010-01-29 2015-04-15 复旦大学 电荷俘获非挥发半导体存储器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252288A (ja) * 2001-02-23 2002-09-06 Toshiba Corp 不揮発性半導体記憶装置
US20020163032A1 (en) * 2001-05-03 2002-11-07 Horng-Chih Lin Nonvolatile memory and method of manufacturing the same
US20040029322A1 (en) * 2002-08-08 2004-02-12 Prall Kirk D. Method of forming a memory transistor comprising a Schottky contact
CN1763931A (zh) * 2004-10-22 2006-04-26 力晶半导体股份有限公司 快闪存储单元及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011085637A1 (zh) * 2010-01-15 2011-07-21 复旦大学 非挥发半导体存储器及其制造方法
CN104517966A (zh) * 2013-09-27 2015-04-15 力旺电子股份有限公司 单层多晶硅非易失性存储器单元
US9640259B2 (en) 2013-09-27 2017-05-02 Ememory Technology Inc. Single-poly nonvolatile memory cell
CN104517966B (zh) * 2013-09-27 2018-01-19 力旺电子股份有限公司 单层多晶硅非易失性存储器单元
CN109103191A (zh) * 2018-07-27 2018-12-28 上海华力微电子有限公司 改善闪存单元擦除相关失效的工艺集成方法

Also Published As

Publication number Publication date
US8445351B2 (en) 2013-05-21
WO2011085637A1 (zh) 2011-07-21
CN101777562B (zh) 2015-05-20
US20120267698A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
KR100801078B1 (ko) 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
US6911690B2 (en) Flash memory cell, flash memory cell array and manufacturing method thereof
KR101404669B1 (ko) 비휘발성 메모리 장치 및 그 형성 방법
KR100432888B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
CN101154666B (zh) 半导体存储器件及其制造方法
WO2008059768A1 (fr) Dispositif à semi-conducteur
WO2009104688A1 (ja) 不揮発性記憶装置およびその製造方法
CN101783350A (zh) 快闪存储器件及其制造方法
CN101432820A (zh) 用于擦除及程序化内存器件的方法
CN101777562B (zh) 浮栅非挥发半导体存储器及其制造方法
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
US10192879B2 (en) Semiconductor device and manufacturing method thereof
KR100643468B1 (ko) 절연막 스페이서가 형성된 비휘발성 메모리 소자 및 그제조 방법
US20130134497A1 (en) Memory device and method for fabricating the same
CN101800251B (zh) 电荷俘获非挥发半导体存储器及其制造方法
JP5132330B2 (ja) 不揮発性半導体記憶装置およびその製造方法
KR100426817B1 (ko) 에스오엔오에스 구조를 갖는 비휘발성 메모리소자 및 그의제조방법
WO2011116644A1 (zh) 单栅非易失性快闪存储单元、存储器件及其制造方法
CN101807579A (zh) 电荷俘获非挥发半导体存储器及其制造方法
CN103413809B (zh) 分栅式闪存及其形成方法
CN100386864C (zh) 非易失性存储器及其制造方法
CN101814509A (zh) 一种半导体器件结构及其制备方法
CN101807578A (zh) 电荷俘获非挥发半导体存储器及其制造方法
TWI237349B (en) Method for fabricating a dual-bit storage nonvolatile memory
US20050121714A1 (en) Non-volatile two-transistor semiconductor memory cell and method for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150520

Termination date: 20190115