CN101800251B - 电荷俘获非挥发半导体存储器及其制造方法 - Google Patents
电荷俘获非挥发半导体存储器及其制造方法 Download PDFInfo
- Publication number
- CN101800251B CN101800251B CN201010103437.XA CN201010103437A CN101800251B CN 101800251 B CN101800251 B CN 101800251B CN 201010103437 A CN201010103437 A CN 201010103437A CN 101800251 B CN101800251 B CN 101800251B
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- semiconductor substrate
- charge
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 7
- 239000010941 cobalt Substances 0.000 claims abstract description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 7
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- 239000010936 titanium Substances 0.000 claims abstract description 7
- 239000000203 mixture Substances 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 15
- 229940090044 injection Drugs 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims 1
- 238000007667 floating Methods 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Abstract
本发明提供一种电荷俘获非挥发半导体存储器及其制造方法。所述电荷俘获非挥发半导体存储器包括一半导体衬底、一源极区域、一漏极区域、依次形成在所述半导体衬底上的一隧道绝缘层、一电荷俘获层、一阻挡绝缘层和一栅电极。所述漏极区域包括P-N结，所述源极区域包括金属钛、钴、镍、铂中任意一种或者其混合物与半导体衬底形成的金属半导体结。本发明电荷俘获非挥发半导体存储器的编程电压低、编程速度快、功耗较低、可靠性较高。
Description
技术领域
本发明涉及一种非挥发存储器，尤其涉及一种电荷俘获非挥发半导体存储器及其制备方法。
背景技术
非挥发存储器(Non-volatile memory)由于具有低功耗、小体积、高密度、可重复擦写等特性，在移动通信、数据终端、多媒体、消费类电子及国防电子装备等领域具有广泛的应用。
非挥发存储器主要包括浮栅(Floating Gate)非挥发半导体存储器和电荷俘获(Charge Trapping)非挥发半导体存储器。浮栅非挥发半导体存储器是利用多晶硅形成浮栅，并且电荷存储在浮栅中，因此如果上述多晶硅中存在任何缺陷，则电荷保留时间将显著降低。相反，电荷俘获非挥发半导体存储器是使用氮化物层代替上述多晶硅，电荷存储在氮化物层中，因此对缺陷的敏感性相对较低。此外，相较于浮栅非挥发半导体存储器，电荷俘获非挥发半导体存储器具有更好的可缩微性。另外，电荷俘获非挥发半导体存储器还具有分立的存储介质、较薄有隧穿氧化层、良好的数据保持特性以及完全与微电子工艺兼容等优点。因此，目前电荷俘获非挥发半导体存储器被认为在30纳米以下将逐渐取代浮栅非挥发半导体存储器。
一般而言，电荷俘获非挥发半导体存储器的编程和擦除技术来源于沟道热电子发射(Channel Hot-Election Injection)与沟道热空穴发射(ChannelHot-Hole Injection)。电荷俘获非挥发半导体存储器的编程(Program)是通过传统的沟道热电子发射在漏端附近完成的，而擦除(Erase)则是通过沟道热空穴发射在漏端附近完成的。目前，电荷俘获非挥发半导体存储器的源极和漏极同为P-N结结构。
然而随着器件的尺寸越来越小，上述电荷俘获非挥发半导体存储器的沟道长度也相应不断地缩短。为了产生充足的漏端热空穴注入，源极和漏极同为P-N结结构这一特征导致编程电压很难被缩小，热电子注入效率低，编程速度慢，功耗较大。
发明内容
针对上述电荷俘获非挥发半导体存储器存在的问题，有必要提供一种编程电压低、编程速度快、功耗较低及可靠性较高的电荷俘获非挥发半导体存储器。
同时，也有必要提供一种上述非挥发半导体存储器制备方法。
一种电荷俘获非挥发半导体存储器，其包括一半导体衬底、一源极区域、一漏极区域、依次形成在所述半导体衬底上的一隧道绝缘层、一电荷俘获层、一阻挡绝缘层和一栅电极。所述漏极区域包括P-N结，所述源极区域包括金属钛、钴、镍、铂中任意一种或者其混合物与半导体衬底形成的金属半导体结。
优选地，所述电荷俘获非挥发半导体存储器进一步包括一形成在所述栅电极上的第一金属层。
优选地，所述电荷俘获非挥发半导体存储器进一步包括一形成在所述第一金属层上的硬掩膜层。
优选地，所述半导体衬底具有一漏极区域及一源极区域，所述隧道绝缘层、电荷俘获层、阻挡绝缘层、栅电极、第一金属层及硬掩膜层依次形成在上述半导体衬底上除上述源极区域和上述漏极区域以外的区域。
优选地，所述电荷俘获非挥发半导体存储器进一步包括侧墙，所述半导体衬底上对应上述漏极区域和上述源极区域的空间分别形成第一开口及第二开口，所述侧墙分别形成在上述两个开口内，并且分别位于上述隧道绝缘层至硬掩膜层的侧边。
优选地，所述第一金属层是金属钨层或者金属硅化钨层。
一种电荷俘获非挥发半导体存储器的制造方法，其包括如下步骤：提供一半导体衬底，在所述半导体衬底上依次形成一隧道绝缘层、一电荷俘获层、一阻挡绝缘层、一栅电极、一第一金属层及一硬掩膜层；依次刻蚀所述硬掩膜层、所述第一金属层、所述栅电极、所述阻挡绝缘层、所述电荷俘获层及所述隧道绝缘层，形成对应于漏极区域的第一开口及一对应于源极区域的第二开口，所述两个开口都暴露出所述半导体衬底；形成一第一介质层，刻蚀所述第一介质层并保留所述第二开口内的第一介质层；向所述半导体衬底中注入离子，使漏极区域形成P-N结；去除剩余第一介质层，形成侧墙，所述侧墙分别位于上述第一、第二开口内，并且位于所述隧道绝缘层至硬掩膜层的两侧；形成一第二金属层，所述第二金属层包括金属钛层、钴层、镍层、铂层中任意一种或者其混合物并与半导体衬底反应，使源极区域形成相应的金属半导体结。
优选地，所述第一开口的宽度大于所述第二开口的宽度。
优选地，所述第一介质层的厚度大于所述第二开口的宽度的一半，并且小于所述第一开口的宽度的一半。
优选地，所述第一介质层为二氧化硅层、氮化硅层或两者的混合层。
优选地，所述半导体衬底是P型衬底，注入的离子是N型离子。
优选地，形成上述侧墙的步骤包括沉积一第二介质层，刻蚀掉部分所述第二介质层，保留上述第一、第二开口的两侧的第二介质层，保留下来的第二介质层即为所述侧墙。
优选地，利用退火工艺使所述第二金属层与所述第二开口内的半导体衬底发生反应而形成金属硅化物，所述金属硅化物与所述第二开口对应的源极区域的半导体衬底接触形成金属半导体结。
优选地，所述制造方法进一步包括去除未与所述半导体衬底反应的第一金属层。
本发明制造方法制造的电荷俘获非挥发半导体存储器的漏极区域和源极区域的半导体结分别为P-N结和肖特基结。所述肖特基结构由金属钛、钴、镍、铂中任意一种或者其混合物与半导体衬底形成。所述肖特基结需要比较低的电子势垒高度，才能更有效的完成源极区域热电子注入编程模式。因此，在使用上述电荷俘获非挥发半导体存储器时，只需在较低的栅极电压和较低的漏极电压下就可以在源极区域产生特定热电子，热电子注入效率高、编程电压低、编程速度快且功耗低。另外，上述电荷俘获非挥发半导体存储器的不对称源极、漏极结构，能够减少漏极的反向二极管泄漏电流，器件可靠性高。
附图说明
图1是本发明电荷俘获非挥发半导体存储器的截面示意图。
图2是图1所示电荷俘获非挥发半导体存储器一较佳实施方式的制备方法流程图。
图3至图13是图1所示电荷俘获非挥发半导体存储器的制造方法的各主要步骤的截面示意图。
具体实施方式
请参阅图1，图1是本发明电荷俘获非挥发半导体存储器的截面示意图。所述电荷俘获非挥发半导体存储器10包括一半导体衬底11、一隧道绝缘层12、一电荷俘获层13、一阻挡绝缘层14、一栅电极15、一第一金属层16、一硬掩膜层17及侧墙18。上述半导体衬底11表面具有一漏极区域110及一源极区域111。上述隧道绝缘层12、电荷俘获层13、阻挡绝缘层14、栅电极15、第一金属层16及硬掩膜层17依次形成在上述半导体衬底11上除上述漏极区域110和上述源极区域111以外的区域。
上述半导体衬底11上对应上述漏极区域110和上述源极区域111的空间分别形成一第一开口112及一第二开口113。上述侧墙18形成在上述第一、第二开口112、113内，并且分别位于上述隧道绝缘层12至硬掩膜层17的侧边。上述漏极区域110包括一接触孔(未标示)，其内填充有金属并和位线(Bitline)连接。上述栅电极15和上述第一金属层16一起形成字线(Wordline)(未标示)。
请参阅图2至图13，图2是所述电荷俘获非挥发半导体存储器10的制造方法一较佳实施方式的流程图。图3至图13是图1所示电荷俘获非挥发半导体存储器10的制造方法的各主要步骤的截面示意图。所述电荷俘获非挥发半导体存储器10的制造方法包括如下步骤：
步骤S1，请参阅图3，提供一半导体衬底11，在上述半导体衬底11上依序形成一隧道绝缘层12、一电荷俘获层13、一阻挡绝缘层14及一栅电极15。上述多层结构从所述半导体衬底11至所述栅电极15的结构为一多晶硅-氧化物-氮化物-氧化物-多晶硅半导体(Silicon-Oxide-Nitride-Oxide-Silicon,SONOS)结构(未标示)。上述半导体衬底11可以是P型半导体衬底。上述隧道绝缘层12和阻挡绝缘层14可以采用二氧化硅(SiO2)形成。上述电荷俘获层13可以采用氮化硅(Si3N4)形成。上述栅电极15可以为一多晶硅层。
上述隧道绝缘层12可以通过湿氧化法或自由基氧化法形成。上述电荷俘获层13和阻挡绝缘层14可以通过原子层沉积法(ALD)、等离子增强ALD法(PE-ALD)或化学气相沉积法(CVD)然后实施快速热退火(RTA)而形成。
步骤S2，请参阅图4，在上述栅电极15的表面上依次形成一第一金属层16和一硬掩膜层17。上述第一金属层可以是金属钨层或者金属硅化钨层。上述硬掩膜层17可以为二氧化硅层或氧化硅层。
步骤S3，对上述硬掩膜层17进行光刻，之后对SONOS结构以及第一金属层16和硬掩膜层17进行刻蚀直至上述半导体衬底11暴露出来为止，从而形成图5所示的一第一开口112和一第二开口113。第一开口112的宽度L1大于第二开口113的宽度L2。
步骤S4，请参阅图6，在上述掩膜层17及暴露的半导体衬底11表面沉积一第一介质层19，上述第一介质层19为二氧化硅层、氮化硅层或两者的混合层。上述第一介质层19的厚度大于L2/2，并且小于L1/2。因此，上述第一开口112未被完全填充，上述第二开口113被完全填充。
步骤S5，请参阅图7，利用各向异性干法刻蚀上述第一介质层19，将覆盖在所述硬掩膜层17及所述第一开口112所对应的衬底11上的第一介质层19刻蚀掉，保留上述第一开口112内侧的第一介质层19和上述第二开口113内的第一介质层19。
步骤S6，请参阅图8，在具有硬掩膜层17及第一介质层19的半导体衬底上11注入N型杂质离子，并采用退火工艺在第一开口112对应的漏极区域110形成P-N结。上述N型杂质可为磷(P)、砷(As)等。
步骤S7，请参阅图9，利用各向异性干法刻蚀掉剩余的第一介质层19，同时上述硬掩膜层17也变薄。
步骤S8，请参阅图10，在图9所示的半导体衬底11及硬掩膜层17上沉积一第二介质层21。上述第二介质层21可为二氧化硅层、氮化硅层或两者的混合层。上述第二介质层21的厚度小于L2/2。
步骤S9，利用各向异性干法刻蚀掉硬掩膜层17表面的第二介质层21及上述半导体衬底11表面的部分第二介质层21，保留上述第一、第二开口112、113的内侧壁的第二介质层21，从而形成图11所示的侧墙。
步骤S10，请参阅图12，在图11所示的半导体衬底11上沉积一第二金属层22，并利用退火工艺，使上述第二金属层22与两个开口112、113内的半导体衬底11发生反应而形成金属硅化物。上述第二金属层22可为钛层、钴层、镍层、铂层或者其混合层。金属硅化物与第二开口113对应的源极区域111的半导体衬底11接触形成图13所示的金属半导体结(肖特基结)，而上述漏极区域110的半导体结是一个P-N结。
步骤S11，请再次参阅图13，利用湿法刻蚀，除去未反应的第二金属层22，并沉积一第三介质层(图未示)，在上述第二开口区域形成接触孔(图未示)，在上述接触孔内填充金属(图未示)，并和后续形成的位线(Bitline)相连接。最后，所述栅电极15和所述第一金属层16共同形成字线(图未示)，便形成了所述电荷俘获非挥发半导体存储器10。另外，由于所述第一金属层16电阻率比所述栅电极15低，所以所述字线主要由所述栅电极15形成。
本发明制备方法制造的电荷俘获非挥发半导体存储器10的漏极区域110和源极区域111的半导体结分别为P-N结和肖特基结。所述肖特基结构由金属钛、钴、镍、铂中任意一种或者其混合物与半导体衬底形成。所述肖特基结需要比较低的电子势垒高度，才能更有效的完成源极区域热电子注入编程模式。因此，在使用上述电荷俘获非挥发半导体存储器10时，只需在较低的栅极电压和较低的漏极电压下就可以在源极区域111产生特定热电子，热电子注入效率高、编程电压低、编程速度快且功耗低。
另外，上述电荷俘获非挥发半导体存储器10的不对称源极、漏极结构，能够减少漏极的反向二极管泄漏电流，器件可靠性高。
以上仅为本发明的优选实施案例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种电荷俘获非挥发半导体存储器的制造方法，其特征在于，包括如下步骤：
提供一半导体衬底，在所述半导体衬底上依次形成一隧道绝缘层、一电荷俘获层、一阻挡绝缘层、一栅电极、一第一金属层及一硬掩膜层；
依次刻蚀所述硬掩膜层、所述第一金属层、所述栅电极、所述阻挡绝缘层、所述电荷俘获层及所述隧道绝缘层，形成一对应于漏极区域的第一开口及一对应于源极区域的第二开口，所述第一、第二开口都暴露出所述半导体衬底，所述第一开口的宽度大于所述第二开口的宽度；
形成一第一介质层，所述第一介质层的厚度大于所述第二开口的宽度的一半，并且小于所述第一开口的宽度的一半，刻蚀所述第一开口所对应的半导体衬底上的所述第一介质层并保留所述第二开口内的第一介质层；
向所述半导体衬底中注入离子，使漏极区域形成P-N结；
去除剩余第一介质层，形成侧墙，所述侧墙分别位于上述第一、第二开口内，并且位于所述隧道绝缘层至硬掩膜层的两侧；
形成一第二金属层，所述第二金属层包括金属钛层、钴层、镍层、铂层中任意一种或者其混合物并与半导体衬底反应，使源极区域形成相应的金属半导体结。
2.根据权利要求1所述电荷俘获非挥发半导体存储器的制造方法，其特征在于：所述第一介质层为二氧化硅层、氮化硅层或两者的混合层。
3.根据权利要求1所述电荷俘获非挥发半导体存储器的制造方法，其特征在于：所述半导体衬底是P型衬底，注入的离子是N型离子。
4.根据权利要求1所述电荷俘获非挥发半导体存储器的制造方法，其特征在于：形成上述侧墙的步骤包括沉积一第二介质层，刻蚀掉部分所述第二介质层，保留上述两个开口的两侧的第二介质层，保留下来的第二介质层即为所述侧墙。
5.根据权利要求1所述电荷俘获非挥发半导体存储器的制造方法，其特征在于：利用退火工艺使所述第二金属层与所述第二开口内的半导体衬底发生反应而形成金属硅化物，所述金属硅化物与所述第二开口对应的源极区域的半导体衬底接触形成金属半导体结。
6.根据权利要求5所述电荷俘获非挥发半导体存储器的制造方法，其特征在于：所述制造方法进一步包括去除未与所述半导体衬底反应的第二金属层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010103437.XA CN101800251B (zh) | 2010-01-29 | 2010-01-29 | 电荷俘获非挥发半导体存储器及其制造方法 |
| US13/255,495 US8476154B2 (en) | 2010-01-29 | 2011-01-04 | Method of making a charge trapping non-volatile semiconductor memory device |
| PCT/CN2011/000015 WO2011091707A1 (zh) | 2010-01-29 | 2011-01-04 | 电荷俘获非挥发半导体存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010103437.XA CN101800251B (zh) | 2010-01-29 | 2010-01-29 | 电荷俘获非挥发半导体存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101800251A CN101800251A (zh) | 2010-08-11 |
| CN101800251B true CN101800251B (zh) | 2015-04-15 |
Family
ID=42595828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010103437.XA Expired - Fee Related CN101800251B (zh) | 2010-01-29 | 2010-01-29 | 电荷俘获非挥发半导体存储器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8476154B2 (zh) |
| CN (1) | CN101800251B (zh) |
| WO (1) | WO2011091707A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777562B (zh) * | 2010-01-15 | 2015-05-20 | 复旦大学 | 浮栅非挥发半导体存储器及其制造方法 |
| CN101800251B (zh) * | 2010-01-29 | 2015-04-15 | 复旦大学 | 电荷俘获非挥发半导体存储器及其制造方法 |
| CN113035882A (zh) * | 2021-03-10 | 2021-06-25 | 山东大学 | 一种非挥发性半导体存储器的通用制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3314807B2 (ja) * | 1998-11-26 | 2002-08-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW494544B (en) * | 2001-05-03 | 2002-07-11 | Shr Min | Structure and manufacture method of non-volatile memory |
| JP3845272B2 (ja) * | 2001-06-19 | 2006-11-15 | シャープ株式会社 | Ｓｒａｍ及びその製造方法 |
| US6570214B1 (en) * | 2002-03-01 | 2003-05-27 | Ching-Yuan Wu | Scalable stack-gate flash memory cell and its contactless memory array |
| US6835619B2 (en) * | 2002-08-08 | 2004-12-28 | Micron Technology, Inc. | Method of forming a memory transistor comprising a Schottky contact |
| JP2006060138A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
| KR100653716B1 (ko) * | 2005-07-19 | 2006-12-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| US7670959B2 (en) * | 2006-12-26 | 2010-03-02 | Spansion Llc | Memory device etch methods |
| US7879718B2 (en) * | 2006-12-27 | 2011-02-01 | Spansion Llc | Local interconnect having increased misalignment tolerance |
| JP2009170660A (ja) * | 2008-01-16 | 2009-07-30 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| DE102008049725B4 (de) * | 2008-09-30 | 2012-11-22 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements |
| JP2010257518A (ja) * | 2009-04-24 | 2010-11-11 | Suncall Corp | 磁気ヘッドサスペンション |
| CN101800251B (zh) * | 2010-01-29 | 2015-04-15 | 复旦大学 | 电荷俘获非挥发半导体存储器及其制造方法 |
-
2010
- 2010-01-29 CN CN201010103437.XA patent/CN101800251B/zh not_active Expired - Fee Related
-
2011
- 2011-01-04 WO PCT/CN2011/000015 patent/WO2011091707A1/zh active Application Filing
- 2011-01-04 US US13/255,495 patent/US8476154B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110316070A1 (en) | 2011-12-29 |
| CN101800251A (zh) | 2010-08-11 |
| US8476154B2 (en) | 2013-07-02 |
| WO2011091707A1 (zh) | 2011-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752434B (zh) | 存储器件及其形成方法 | |
| TW201436113A (zh) | 記憶裝置與其形成方法 | |
| TWI720350B (zh) | 分柵式非揮發性記憶體及其製備方法 | |
| CN103311286A (zh) | 半导体器件及其制造方法 | |
| US9779948B1 (en) | Method of fabricating 3D NAND | |
| CN106328654B (zh) | 半导体器件及其形成方法 | |
| CN104900593A (zh) | 存储器及其形成方法 | |
| US20100255670A1 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| US10192879B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN101777562B (zh) | 浮栅非挥发半导体存储器及其制造方法 | |
| CN101800251B (zh) | 电荷俘获非挥发半导体存储器及其制造方法 | |
| US20140284694A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| Sung et al. | Fully integrated SONOS flash memory cell array with BT (body tied)-FinFET structure | |
| CN101807579A (zh) | 电荷俘获非挥发半导体存储器及其制造方法 | |
| US6579778B1 (en) | Source bus formation for a flash memory using silicide | |
| CN104658978A (zh) | 快闪存储器和快闪存储器的制作方法 | |
| KR100426817B1 (ko) | 에스오엔오에스 구조를 갖는 비휘발성 메모리소자 및 그의제조방법 | |
| KR100794085B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN102623320B (zh) | 一种表征多层栅极中多晶硅电阻的方法 | |
| CN106716637A (zh) | 半导体器件及其制造方法 | |
| JP2009194221A (ja) | 半導体装置およびその製造方法 | |
| CN101807578A (zh) | 电荷俘获非挥发半导体存储器及其制造方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN102709290B (zh) | 存储器及其形成方法 | |
| CN109285840B (zh) | 3d-nand闪存及其工作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150415 Termination date: 20190129 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |