CN101814509A - 一种半导体器件结构及其制备方法 - Google Patents

Abstract

本发明公开了一种浮栅非挥发半导体存储器及其制备方法。所述浮栅非挥发半导体存储器包括半导体衬底、源极区域和漏极区域、隧道绝缘层、第一多晶硅层、阻挡绝缘层、第二多晶硅层和第一金属层。所述源极区域及漏极区域包括由肖特基结和P-N结混合形成的半导体结。本发明所述的浮栅非挥发半导体存储器的编程模式为源极区域热电子注入模式，具有热电子注入效率高、编程电压低、编程速度快、功耗低及源漏泄漏电流小等优点。

Description

一种半导体器件结构及其制备方法

技术领域

本发明涉及一种半导体器件结构及其制备方法，尤其涉及一种浮栅非挥发半导体存储器及其制造方法。

背景技术

非挥发存储器由于具有低功耗、小体积、高密度、可重复擦写等特性，在移动通信、数据终端、多媒体、消费类电子及国防电子装备等领域具有广泛的应用，数据容量的急剧增大对高密度、高速、低功耗及长寿命提出了更高要求

非挥发存储器主要包括浮栅非挥发半导体存储器和电荷俘获非挥发半导体存储器。多晶硅浮栅非挥发半导体存储器是利用多晶硅形成浮栅，并且电荷存储在浮栅中，是非挥发半导体存储器的主流技术，已经占据了非挥发存储器大部分市场份额，成为发展最快的非挥发半导体存储器。多晶硅浮栅非挥发半导体存储器芯片的发展按比例逐步缩小，基本上遵循摩尔定律，即芯片的集成度以每18个月翻一番的速度增长。一般而言，多晶硅浮栅非挥发性存储器的编程和擦除技术来源于沟道热电子发射与隧道效应。浮栅非挥发半导体存储器器件的编程是通过沟道热电子发射在漏极附近完成的；而擦除则是通过隧道氧化层的隧道效应来实现。一般多晶硅浮栅非挥发性存储器的源极及漏极同为P-N结。

可是随着器件的尺寸越来越小，多晶硅浮栅非挥发存储器器件的沟道长度也相应不断地缩短，随之而来的是技术上面临的挑战也越来越大。最主要的两大挑战是：为了产生充足的漏端热电子注入，需要较大的编程电压；高可靠性和良好的数据保持特性的要求导致多晶硅浮栅非挥发存储器器件中多晶硅间绝缘介质层和隧道介质层的厚度不能缩小，随着器件沟道长度的缩短，器件的短沟道效应也越来越严重，器件缩微越来越困难。源极及漏极均为P-N结的结构导致热电子注入效率低，编程速度慢，功耗较大。最近有人提出一种新的多晶硅浮栅非挥发存储器器件结构，其源极及漏极采用全肖特基结结构。当源极及漏极采用全肖特基结结构时，多晶硅浮栅非挥发半导体存储器漏极方向二极管泄漏电流会增大，并可能会造成器件可靠性降低低。

发明内容

针对上述浮栅非挥发半导体存储器存在的问题，有必要提供一种编程电压低、编程速度快、功耗较低及可靠性较高的浮栅非挥发半导体存储器及其制备方法。

本发明提出的一种浮栅非挥发半导体存储器，其包括半导体衬底、源极区域、漏极区域、依次形成在所述半导体衬底上的隧道绝缘层、第一多晶硅层、阻挡绝缘层和第二多晶硅层，其特征在于：所述源极区域和所述漏极区域均包括混合的半导体结，所述的混合半导体结由肖特基结和P-N结混合组成。

优选地，所述漏极区域及源极区域的肖特基结由金属硅化物与所述半导体衬底接触形成。

优选地，所述半导体衬底具有所述漏极区域及源极区域，所述P-N结是所述半导体衬底对应漏极及源极区域的部分掺杂之后与所述半导体衬底分别接触形成。

优选地，所述金属硅化物和所述P-N结中的所述源极区域及漏极区域形成欧姆接触。

优选地，所述金属硅化物为硅化钛、硅化钴、硅化镍、硅化铂中任意一种或者其混合物。

优选地，所述浮栅非挥发半导体存储器进一步包括形成在所述第二多晶硅层上的第一金属层，所述第一金属层是金属硅化钨层或者金属钨层。

优选地，所述浮栅非挥发半导体存储器进一步包括形成在所述第一金属层上的硬掩模层。

优选地，所述浮栅非挥发半导体存储器进一步包括侧墙，所述半导体衬底上对应所述漏极区域和所述源极区域的空间分别形成第一开口及第二开口，所述侧墙分别形成在所述第一、第二开口内，并且分别位于所述隧道绝缘层至硬掩膜层的侧边。

一种浮栅非挥发半导体存储器的制备方法，其包括以下步骤：

提供一半导体衬底，在所述半导体衬底上依次形成隧道绝缘层、第一多晶硅层、阻挡绝缘层、第二多晶硅层、第一金属层及硬掩膜层；依次刻蚀所述硬掩膜层、所述第一金属层、所述第二多晶硅层、所述阻挡绝缘层、所述第一多晶硅层及所述隧道绝缘层至半导体衬底暴露为止，形成对应于所述源极区域的第一开口及对应于所述漏极区域的第二开口；形成第一介质层，经刻蚀后在所述第一开口区域和所述第二开口区域的两侧竖直方向形成第一侧墙结构；在所述第一侧墙结构的掩蔽下向所述半导体衬底进行离子注入并退火，使所述源极区域和漏极区域均形成P-N结；去除剩余的所述第一介质层，形成第二介质层，经刻蚀后在所述第一开口区域和所述第二开口区域的两侧竖直方向形成第二侧墙结构；淀积第二金属层并退火，在所述源极区域和漏极区域形成金属硅化物，所述金属硅化物和所述半导体衬底形成肖特基结并和所述P-N结中的所述源极区域及漏极区域形成欧姆接触。

优选地，所述隧道绝缘层和阻挡绝缘层为二氧化硅层。

优选地，所述第一金属层的材料为金属钨层或者硅化钨层

优选地，所述第一介质层和第二介质层为二氧化硅层、氮化硅层或由两者组成的混合层。

优选地，所述第二介质层的厚度小于所述第一介质层的厚度，且所述第一介质层的厚度小于所述第一开口与所述第二开口的宽度一半中较小的一个。

优选地，所述半导体衬底为硅衬底，所述第二金属层为镍、钴、钛、铂中的任意一种或为它们组成的混合物。

优选地，所述制造方法进一步包括去除未与所述半导体衬底反应的第二金属层。

本发明所述混合结型源漏浮栅非挥发半导体存储器的源极区域和漏极区域是由肖特基结和P-N结混合而形成的，采用源极热电子注入的编程方式，热电子注入效率高，功耗低，编程电压低且编程速度快。由于源区和漏区的大部分区域和衬底之间形成P-N结，源漏泄漏电流较小，且器件可靠性高。

附图说明

图1是本发明所述浮栅非挥发半导体存储器截面示意图。

图2是制备本发明所述浮栅非挥发半导体存储器工艺流程图。

图3至图14是按顺序制备本发明所述浮栅非挥发半导体存储器工艺实例的衬底截面示意图。

具体实施方式

下面结合附图和具体工艺实例对本发明所述浮栅非挥发半导体存储器进行详细的描述。

后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。在其后的附图中，为了便于说明和观察本发明的工艺流程，放大或者缩小了不同层和区域的尺寸，所以附图中所示大小不一定代表实际尺寸，也不反映尺寸的比例关系。附图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的。

附图1是本发明所述浮栅非挥发半导体存储器的截面示意图。该种浮栅存储器包括半导体衬底201、源极区域500和漏极区域600、隧道绝缘层202、第一多晶硅层203、阻挡绝缘层204、第二多晶硅层205、第一金属层206、硬掩膜层207及侧墙212。

所述源极区域500及漏极区域600位于所述半导体衬底201上部。上述隧道绝缘层202、第一多晶硅层203、阻挡绝缘层204、第二多晶硅层205、第一金属层206及硬掩膜层207依次形成在半导体衬底201上除源极区域500和漏极区域600以外的区域。

在上述半导体衬底201上对应源极区域500和漏极区域600的空间中分别形成第一开口300及第二开口400。上述侧墙212形成在第一开口300和第二开口400内，并且分别位于隧道绝缘层202至硬掩膜层207的侧边。上述漏极区域600包括一接触孔(未标示)，其内填充有金属并和位线连接，上述栅电极205和上述第一金属层206一起形成字线(未标示)。

参照图2至图14，图2表示制备本发明所述浮栅非挥发半导体存储器的工艺流程图。图3至图14是附图1所示浮栅非挥发半导体存储器的制备方法的各主要步骤的截面示意图。具体步骤如下：

步骤100，参照附图3，提供一半导体衬底201，在所述半导体衬底201上依次形成隧道绝缘层202、第一多晶硅层203、阻挡绝缘层204及第二多晶硅层205。

所述隧道绝缘层202优选为氧化物层，例如二氧化硅层。通过FN隧穿现象，所述隧道绝缘层202可将电子从位于所述隧道绝缘层202之下的沟道传输至所述隧道绝缘层202之上形成的第一多晶硅层203中。

所述第一多晶硅层203位于所述隧道绝缘层202上，以形成浮栅，作为电荷储存层。跃过隧道绝缘层202势垒的沟道传输电荷将存储在所述电荷储存层203中，并且所述存储的电荷也可以从所述隧道绝缘层202排出至沟道。

所述阻挡绝缘层204位于所述第一多晶硅层203及第二多晶硅层205之间，使得具有存储功能的第一多晶硅层203与所述第二多晶硅层205彼此绝缘。

所述第二多晶硅层205的部分用以形成控制栅，其外接电极接受高压，使得热电子能跃过隧道绝缘层202(SiO₂)的势垒到达第一多晶硅层203。

步骤102，参照附图4，在上述第二多晶硅层205的表面上依次形成第一金属层206和硬掩膜层207。上述第一金属层206可以是金属钨层或者硅化钨层，该层可以减小后续构成的字线的时间延迟，并能承受后续工艺步骤中的高温。上述硬掩膜层207可以为二氧化硅层或氮化硅层。

步骤104，参照附图5，对上述隧道绝缘层202、第一多晶硅层203、阻挡绝缘层204及第二多晶硅层205以及第一金属层206和硬掩膜层207进行刻蚀直至上述半导体衬底201暴露出来为止，从而形成附图5所示的第一开口300和第二开口400，第一开口112和第二开口113宽度要相等或十分相近，在后续的描述中将以两口宽度(宽度为L)相等进行说明。

步骤106，参照附图6和附图7，在上述掩膜层207及暴露的半导体衬底201表面沉积一层厚度为d1的第一介质层208，第一介质层208的厚度小于两开口宽度的一半(d1＜1/2L)，上述第一介质层208可以为二氧化硅层、氮化硅层或两者的混合物。利用各向异性干法刻蚀上述第一介质层208，当半导体衬底201表面暴露出来时为干法刻蚀终点，将分别在第一开口区域300和第二开口区域400两侧的竖直方向即隧道绝缘层202至硬掩膜层207的侧边形成第一侧墙结构209。

步骤108，参照附图8，在第一侧墙结构209的掩蔽下向衬底注入N型杂质，注入的离子为磷或砷等N型杂质；进行退火，使注入的各种杂质离子电激活。通过以上步骤，在源区与半导体衬底201和漏区与半导体衬底201之间分别形成P-N结210。

步骤110，参照附图9，利用各向异性刻蚀、各向同性刻蚀或者兼有两者的方式将两开口区域中的第一侧墙结构209去除，同时上述硬掩膜层207也变薄。

步骤112，参照附图10和附图11，在完成上述工艺流程之后淀积一层厚度为d2(d2＜d1)的第二介质层211，介质层211可以是二氧化硅、氮化硅或者它们之间的混合物。再利用干法刻蚀工艺对该第二介质层211进行各向异性刻蚀，当半导体衬底201表面暴露出来时为干法刻蚀终点，将分别在第一开口区域300和第二开口区域400两侧的竖直方向即隧道绝缘层202至硬掩膜层207的侧边形成第二侧墙结构212，第二侧墙结构212的横向宽度比第一侧墙结构205的宽度要小。所述第二侧墙结构212为绝缘介质，可对存储器字线之间、字线与位线之间进行隔离，防止形成短路，造成漏电流。

步骤114，参照附图12和附图13，在附图11所示的半导体衬底201上淀积一层金属213，可以是镍、钴、钛、铂或者为它们之间的合金。进行退火，使金属213和第一开口区域300和第二开口区域400内裸露在外的半导体衬底反应生成金属硅化物。和淀积的金属213相对应，形成的金属硅化物可以为硅化镍、硅化钴、硅化钛、硅化铂或者为它们之间的混合物。然后除去表面未反应的金属，从而得到所需的金属硅化物层214。通常情况下，再次进行退火，使得生成的金属硅化物214更加稳定。

由于衬底是轻掺杂，形成的金属硅化物层214与硅衬底形成肖特基结，而与重掺杂的源漏离子注入区形成欧姆接触。

最后如步骤116，参照附图14，沉积一第三介质层(图未示)，在漏极区域形成接触孔，填充金属，并和后续形成的位线相连(图未示)；加上由栅导电电极形成的字线和接地的源极，一个具有混合结型源漏浮栅非挥发存储器的单元就形成了。

本发明提出的混合结型源漏浮栅非挥发存储器的源极区域和漏极区域都是由P-N结和肖特基结混合而形成的。在使用本发明所述浮栅非挥发半导体存储器是采用具有肖特基结结构的源极区域热电子注入编程模式，只需在较低的控制栅极电压和较低的漏极电压下就可以在源极区域产生特定热电子，热电子注入效率高、编程电压低、编程速度快且功耗低。本发明提出的混合结型源漏浮栅非挥发存储器由于源区和漏区的大部分区域和衬底之间形成P-N结，因此源漏泄漏电流较小，而且器件可靠性高。

应当注意的是在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (15)

1.一种浮栅非挥发半导体存储器，其包括半导体衬底、源极区域、漏极区域、依次形成在所述半导体衬底上的隧道绝缘层、第一多晶硅层、阻挡绝缘层和第二多晶硅层，其特征在于：所述源极区域和所述漏极区域均包括混合的半导体结，所述的混合半导体结由肖特基结和P-N结混合组成。

2.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述漏极区域及源极区域的肖特基结由金属硅化物与所述半导体衬底接触形成。

3.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述半导体衬底具有所述漏极区域及源极区域，所述P-N结是所述半导体衬底对应漏极及源极区域的部分掺杂之后与所述半导体衬底分别接触形成。

4.根据权利要求2和3所述浮栅非挥发半导体存储器，其特征在于：所述金属硅化物和所述P-N结中的所述源极区域及漏极区域形成欧姆接触。

5.根据权利要求2所述浮栅非挥发半导体存储器，其特征在于：所述金属硅化物为硅化钛、硅化钴、硅化镍、硅化铂中任意一种或者其混合物。

6.根据权利要求1所述浮栅非挥发半导体存储器，其特征在于：所述浮栅非挥发半导体存储器进一步包括形成在所述第二多晶硅层上的第一金属层，所述第一金属层是金属硅化钨层或者金属钨层。

7.根据权利要求6所述浮栅非挥发半导体存储器，其特征在于：所述浮栅非挥发半导体存储器进一步包括形成在所述第一金属层上的硬掩模层。

8.根据权利要求7所述浮栅非挥发半导体存储器，其特征在于：所述浮栅非挥发半导体存储器进一步包括侧墙，所述半导体衬底上对应所述漏极区域和所述源极区域的空间分别形成第一开口及第二开口，所述侧墙分别形成在所述第一、第二开口内，并且分别位于所述隧道绝缘层至硬掩膜层的侧边。

9.一种浮栅非挥发半导体存储器的制备方法，其包括以下步骤：

提供一半导体衬底，在所述半导体衬底上依次形成隧道绝缘层、第一多晶硅层、阻挡绝缘层、第二多晶硅层、第一金属层及硬掩膜层；依次刻蚀所述硬掩膜层、所述第一金属层、所述第二多晶硅层、所述阻挡绝缘层、所述第一多晶硅层及所述隧道绝缘层至半导体衬底暴露为止，形成对应于所述源极区域的第一开口及对应于所述漏极区域的第二开口；形成第一介质层，经刻蚀后在所述第一开口区域和所述第二开口区域的两侧竖直方向形成第一侧墙结构；在所述第一侧墙结构的掩蔽下向所述半导体衬底进行离子注入并退火，使所述源极区域和漏极区域均形成P-N结；去除剩余的所述第一介质层，形成第二介质层，经刻蚀后在所述第一开口区域和所述第二开口区域的两侧竖直方向形成第二侧墙结构；淀积第二金属层并退火，在所述源极区域和漏极区域形成金属硅化物，所述金属硅化物和所述半导体衬底形成肖特基结并和所述P-N结中的所述源极区域及漏极区域形成欧姆接触。

10.根据权利要求9所述方法，其特征在于：所述隧道绝缘层和阻挡绝缘层为二氧化硅层。

11.根据权利要求9所述方法，其特征在于：所述第一金属层的材料为金属钨层或者硅化钨层

12.根据权利要求9所述方法，其特征在于：所述第一介质层和第二介质层为二氧化硅层、氮化硅层或由两者组成的混合层。

13.根据权利要求9所述方法，其特征在于：所述第二介质层的厚度小于所述第一介质层的厚度，且所述第一介质层的厚度小于所述第一开口与所述第二开口的宽度一半中较小的一个。

14.根据权利要求9所述的方法，其特征在于：所述半导体衬底为硅衬底，所述第二金属层为镍、钴、钛、铂中的任意一种或为它们组成的混合物。

15.根据权利要求9所述方法，其特征在于：所述制造方法进一步包括去除未与所述半导体衬底反应的第二金属层。

Images