CN106611796A - P型mos闪存存储单元、存储器及其制备方法 - Google Patents
P型mos闪存存储单元、存储器及其制备方法 Download PDFInfo
- Publication number
- CN106611796A CN106611796A CN201510689863.9A CN201510689863A CN106611796A CN 106611796 A CN106611796 A CN 106611796A CN 201510689863 A CN201510689863 A CN 201510689863A CN 106611796 A CN106611796 A CN 106611796A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- type mos
- flash memory
- memory cell
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 111
- 229920005591 polysilicon Polymers 0.000 claims abstract description 102
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000002360 preparation method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000005055 memory storage Effects 0.000 claims description 4
- 238000013500 data storage Methods 0.000 abstract description 11
- 230000005641 tunneling Effects 0.000 abstract description 2
- 230000007704 transition Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种P型MOS闪存存储单元、存储器及其制备方法，所述P型MOS闪存存储单元包括浮栅，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层。采用P型多晶硅层作为浮栅，由于P型多晶硅层中的电子及空穴均位于能量较低的价带或导带与价带之间的带隙中，电子从所述浮栅跃迁至隧穿氧化层及半导体衬底需要较大的能力，可以有效地防止电子从浮栅中的流失，进而改善器件的数据存储性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种P型MOS闪存存储单元、存储器及其制备方法。
背景技术
在半导体存储装置中，闪存存储器是一种非挥发性存储器，且具有可多次进行数据的存入、读取、抹除等动作，存入的数据在断电后也不会消失的优点。因此，近年来，闪存存储器已被广泛地运用于电子消费性产品中，例如：数码相机、数字摄影机、移动电话、手提电脑、随身听等。
如图1所示，传统的闪存存储器具有以掺杂的多晶硅制作的浮栅13(floating gate)和控制栅极15(control gate)，浮栅13一般采用N型掺杂的多晶硅层用于信息的存储；浮栅13和控制栅极15之间以介电层14相隔，而浮栅13和半导体衬底11间以隧穿氧化层12相隔。当对闪存存储器进行信息的写入操作时，通过在控制栅极与源极有源区16/漏极有源区17施加偏压，使得电子注入浮栅13中；在读取闪存存储器信息时，在控制栅极15施加一工作电压，此时浮栅13的带电状态会影响其下方沟道的开/关，而此时沟道的开/关即为判断信息值0或1的依据；当闪存存储器在擦除信息时，将半导体衬底11、源极有源区16、漏极有源区17或控制栅极15的相对电位提高，并利用隧穿效应使电子由浮栅13穿过隧穿氧化层12而进入半导体衬底11、源极有源区16或漏极有源区17中，或时穿过介电层14而进入控制栅极15中。
然而，闪存存储器的浮栅采用N型掺杂的多晶硅层会使所述闪存存储器在读存循环中出现低温数据存储(Low temperature data retention，LTDR)失败，造成这一问题的根源在于因应力导致的漏电流(stress Induced leakage current，SILC)。在写入操作时，如上段所述，当对闪存存储器进行信息的写入操作时，通过在控制栅极与源极有源区/漏极有源区施加偏压，使得电子注入浮栅中，以实现数据的存储。图2为现有技术中的以N型掺杂的多晶硅层作为浮栅的闪存存储器的能带示意图，其中，Ec为导带底，Ev为价带顶；由图2可知，当所述浮栅的多晶硅层为N型掺杂的多晶硅层时，电子为多数载流子，且电子位于具有较高能量的导带中，在闪存存储器工作时，栅偏压为负压，N型掺杂的多晶硅层中的电子很容易从所述N型多晶硅层的导带中跃迁至隧穿氧化层中，跃迁至所述隧穿氧化层中的电子容易进一步从所述隧穿氧化层中跃迁至半导体衬底中，电子从所述浮栅多晶硅层中的流失的同时，使得所述闪存存储器的存储数据被擦除。因此，采用N型掺杂的多晶硅层作为浮栅的传统闪存存储器的数据存储性能比较差。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种P型MOS闪存存储单元、存储器及其制备方法，用于解决现有技术中的闪存存储器由于采用N型掺杂的多晶硅层作为浮栅而导致的数据存储性能较差的问题。
为实现上述目的及其他相关目的，本发明提供一种P型MOS闪存存储单元，所述P型MOS闪存存储单元包括浮栅，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层。
作为本发明的P型MOS闪存存储单元的一种优选方案，所述浮栅多晶硅层中P型掺杂的剂量为1E13atom/cm2～8E13atom/cm2。
作为本发明的P型MOS闪存存储单元的一种优选方案，所述P型MOS闪存存储单元还包括：半导体衬底、N阱、隧穿氧化层、介电层、控制栅极、源极有源区及漏极有源区；
所述N阱位于所述半导体衬底内；
所述隧穿氧化层、浮栅、介电层及控制栅极由下至上依次堆叠于所述N阱上方的所述半导体衬底上构成堆栈栅极结构；
所述源极有源区及所述漏极有源区位于所述堆栈栅极结构两侧的所述N阱内。
作为本发明的P型MOS闪存存储单元的一种优选方案，所述P型MOS闪存存储单元还包括选择栅极；所述选择栅极位于所述对栈栅极结构一侧的所述半导体衬底上，且与所述堆栈栅极结构具有一定的间距；所述选择栅极两侧的所述N阱内形成有所述源极有源区及所述漏极有源区。
作为本发明的P型MOS闪存存储单元的一种优选方案，：所述漏极有源区与存储器的位线电连接，所述控制栅极与存储器的字线电连接，所述选择栅极与存储器的源极线电连接。
作为本发明的P型MOS闪存存储单元的一种优选方案，所述源极有源区及所述漏极有源区均为P型掺杂区域。
本发明还提供一种P型MOS闪存存储单元的制备方法，所述制备方法包括：
提供半导体衬底，所述半导体衬底内形成有N阱；
在所述N阱上方的所述半导体衬底上形成堆栈栅极结构；所述堆栈栅极结构由下至上依次包括隧穿氧化层、浮栅、介电层及控制栅极；其中，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层；
在所述堆栈栅极结构两侧的所述N阱内分别形成源极有源区及漏极有源区。
作为本发明的P型MOS闪存存储单元的制备方法的一种优选方案，所述浮栅多晶硅层中P型掺杂的剂量为1E13atom/cm2～8E13atom/cm2。
作为本发明的P型MOS闪存存储单元的制备方法的一种优选方案，所述制备方法还包括在所述N阱上方的所述半导体衬底上形成选择栅极的步骤，所述选择栅极与所述堆栈栅极结构同步形成。
作为本发明的P型MOS闪存存储单元的制备方法的一种优选方案，在所述N阱上方的所述半导体衬底上形成堆栈栅极结构及选择栅极的具体方法为：
在所述N阱上方的所述半导体衬底上形成隧穿氧化层；
在所述隧穿氧化层上形成第一多晶硅层，所述第一多晶硅层包括浮栅多晶硅层及选择栅极多晶硅层；
对所述第一多晶硅层进行P型掺杂；
在所述第一多晶硅层上形成介电层；
在所述介电层上形成第二多晶硅层；
刻蚀所述隧穿氧化层、第一多晶硅层、介电层及第二多晶硅层以形成所述堆栈栅极结构及选择栅极。
作为本发明的P型MOS闪存存储单元的制备方法的一种优选方案，在形成所述源极有源区及漏极有源区之前，还包括一在所述堆栈栅极结构及所述选择栅极两侧形成侧墙的步骤。
本发明还提供一种P型MOS闪存存储器，所述闪存存储器包括至少一个上述方案中所述的P型MOS闪存存储单元。
如上所述，本发明的P型MOS闪存存储单元、存储器及其制备方法，具有以下有益效果：采用P型多晶硅层作为浮栅，由于P型多晶硅层中的电子及空穴均位于能量较低的价带或导带与价带之间的带隙中，电子从所述浮栅跃迁至隧穿氧化层及半导体衬底需要较大的能力，可以有效地防止电子从浮栅中的流失，进而改善器件的数据存储性能。
附图说明
图1显示为现有技术中的采用N型掺杂多晶硅层作为浮栅的闪存存储器的结构示意图。
图2显示为现有技术中的采用N型掺杂多晶硅层作为浮栅的闪存存储器的能带示意图。
图3显示为本发明实施例一中提供的P型MOS闪存存储单元的结构示意图。
图4显示为本发明实施例一中提供的P型MOS闪存存储单元的能带示意图。
图5显示为本发明实施例一中提供的P型MOS闪存存储单元的制备方法的流程图。
图6显示为本发明实施例二中提供的P型MOS闪存存储单元的结构示意图。
图7显示为本发明实施例二中提供的P型MOS闪存存储单元的制备方法的流程图。
图8显示为本发明实施例四中提供的P型MOS闪存存储器的电路图。
元件标号说明
11 半导体衬底
12 隧穿氧化层
13 浮栅
14 介电层
15 控制栅极
16 源极有源区
17 漏极有源区
21 半导体衬底
22 隧穿氧化层
23 浮栅
24 介电层
25 控制栅极
26 源极有源区
27 漏极有源区
28 选择栅极
29 N阱
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图3至图8。须知，本说明书所附图示所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中部”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
请参阅图3，本发明提供一种P型MOS闪存存储单元，所述P型MOS闪存存储单元为叠栅结构，包括：半导体衬底21、N阱29、隧穿氧化层22、浮栅23、介电层24、控制栅极25、源极有源区26及漏极有源区27；所述隧穿氧化层22、浮栅23、介电层24及控制栅极25由下至上依次堆叠于所述N阱29上方的所述半导体衬底21上构成堆栈栅极结构；所述源极有源区26及所述漏极有源区27位于所述堆栈栅极结构两侧的所述N阱29内。
作为示例，所述半导体衬底21的材料可以为硅、锗化硅、绝缘体上硅、绝缘体上锗化硅或绝缘体上锗；所述隧穿氧化层22的材料可为氧化硅或氧化硅/氮化硅/氧化硅(ONO)等。
作为示例，所述浮栅23包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层，其中，P型掺杂物可以为但不仅限于B、BF2、B2H6等。请参阅图3，图3为本实施例中的P型MOS存储单元的能带示意图，由图3可知，所述浮栅23采用P型掺杂的多晶硅层，P型掺杂的多晶硅层中电子及空穴均位于能量较低的价带或导带与价带之间的带隙中，电子从所述浮栅跃迁至隧穿氧化层及半导体衬底需要较大的能力，电子不容易浮栅跃迁至隧穿氧化层及半导体衬底，可以有效地防止电子从浮栅中的流失，进而改善器件的数据存储性能。
作为示例，所述浮栅多晶硅层中P型掺杂的剂量为1E13atom/cm2～8E13atom/cm2。通过调整所述浮栅多晶硅层中的掺杂剂量可以改变所述浮栅多晶硅层的费米能级Ef，进而有效地防止电子从浮栅中的流失，改善器件的数据存储性能。
作为示例，所述介电层24的材料可以为但不仅限于氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅(ONO)。
作为示例，所述控制栅极25的材料可为掺杂多晶硅或多晶硅金属硅化物等。
作为示例，所述源极有源区26及所述漏极有源区27均为P型掺杂区域。
请参阅图5，本发明还提供一种P型MOS闪存存储单元的制备方法，所述制备方法包括：
S1：提供半导体衬底，所述半导体衬底内形成有N阱；
S2：在所述N阱上方的所述半导体衬底上形成堆栈栅极结构；所述堆栈栅极结构由下至上依次包括隧穿氧化层、浮栅、介电层及控制栅极；其中，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层；
S3：在所述堆栈栅极结构两侧的所述N阱内分别形成源极有源区及漏极有源区。
执行S1步骤，请参阅图5中的S1步骤，提供半导体衬底，所述半导体衬底内形成有N阱。
作为示例，对所述半导体衬底进行磁控溅射或离子注入，以在所述半导体衬底内形成N阱。在所述半导体衬底内注入的掺杂物可以但不仅限于As或P。
执行S2步骤，请参阅图5中的S2步骤，在所述N阱上方的所述半导体衬底上形成堆栈栅极结构；所述堆栈栅极结构由下至上依次包括隧穿氧化层、浮栅、介电层及控制栅极；其中，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层。
作为示例，在所述N阱上方的所述半导体衬底上形成堆栈栅极结构的具体方法为：
S21：在所述N阱上方的所述半导体衬底上形成隧穿氧化层；传统形成隧穿氧化层的工艺为热氧化法，在高温环境下，将半导体衬底暴露在含氧环境中，所述工艺通常在炉管中实现，通常形成的隧穿氧化层的厚度都在几十埃左右。本实施案例中，在提供的半导体衬底上用原位蒸汽产生氧化法或炉管氧化法形成隧穿氧化层；
S22：在所述隧穿氧化层上形成第一多晶硅层，所述第一多晶硅层为浮栅多晶硅层；所述第一多晶硅层的材料可为掺杂多晶硅或多晶硅金属硅化物等，其形成的方法可以为但不仅限于低压化学气相沉积法(LPCVD)；
S23：对所述第一多晶硅层进行P型掺杂；采用磁控溅射或离子注入工艺对所述第一多晶硅层进行P型掺杂，P型掺杂物可以为但不仅限于B、BF2、B2H6等；P型掺杂物的掺杂的剂量为1E13atom/cm2～8E13atom/cm2；
S24：在所述第一多晶硅层上形成介电层；所述介电层的形成方法可以为但不仅限于低压化学气相沉积法(LPCVD)；
S25：在所述介电层上形成第二多晶硅层；所述第二多晶硅层的材料可为掺杂多晶硅或多晶硅金属硅化物等，其形成的方法可以为但不仅限于低压化学气相沉积法(LPCVD)；
S26：采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述隧穿氧化层、第一多晶硅层、介电层及第二多晶硅层以形成所述堆栈栅极结构。
作为示例，执行步骤S2之前，还包括一在所述堆栈栅极结构的两侧形成侧墙的步骤。在所述堆栈栅极结构的两侧形成侧墙的具体工艺为：用化学气相沉积法在半导体衬底、堆栈栅极结构上形成一层绝缘层，采用非等向性蚀刻法移除部分绝缘层，在所述堆栈栅极结构侧壁形成侧墙。所述侧墙的材料可以为但不仅限于氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅(ONO)。
执行步骤S3，请参阅图5中的S3步骤，在所述堆栈栅极结构两侧的所述N阱内分别形成源极有源区及漏极有源区。
作为示例，以所述侧墙为掩膜，在所述堆栈栅极结构两侧的所述N阱内进行P型离子注入以形成所述源极有源区及所述漏极有源区。
实施例二
请参阅图6，本发明还提供一种P型MOS闪存存储单元，所述P型MOS闪存存储单元为分栅结构，包括：半导体衬底21、N阱29、隧穿氧化层22、浮栅23、介电层24、控制栅极25、选择栅极28、源极有源区26及漏极有源区27；所述隧穿氧化层22、浮栅23、介电层24及控制栅极25由下至上依次堆叠于所述N阱29上方的所述半导体衬底21上构成堆栈栅极结构；所述选择栅极28位于所述对栈栅极结构一侧的所述半导体衬底21上，且与所述堆栈栅极结构具有一定的间距；所述源极有源区26及所述漏极有源区27位于所述堆栈栅极结构及所述选择栅极28两侧的所述N阱29内。
作为示例，所述半导体衬底21的材料可以为硅、锗化硅、绝缘体上硅、绝缘体上锗化硅或绝缘体上锗；所述隧穿氧化层22的材料可为氧化硅或氧化硅/氮化硅/氧化硅(ONO)等。
作为示例，所述浮栅23包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层，其中，P型掺杂物可以为但不仅限于B、BF2、B2H6等。由图3可知，所述浮栅23采用P型掺杂的多晶硅层，P型掺杂的多晶硅层中电子及空穴均位于能量较低的价带或导带与价带之间的带隙中，电子从所述浮栅跃迁至隧穿氧化层及半导体衬底需要较大的能力，电子不容易浮栅跃迁至隧穿氧化层及半导体衬底，可以有效地防止电子从浮栅中的流失，进而改善器件的数据存储性能。
作为示例，所述浮栅多晶硅层中P型掺杂的剂量为1E13atom/cm2～8E13atom/cm2。通过调整所述浮栅多晶硅层中的掺杂剂量可以改变所述浮栅多晶硅层的费米能级Ef，进而有效地防止电子从浮栅中的流失，改善器件的数据存储性能。
作为示例，所述介电层24的材料可以为但不仅限于氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅(ONO)。
作为示例，所述控制栅极25的材料可为掺杂多晶硅或多晶硅金属硅化物等。
作为示例，所述选择栅极28包括的选择栅极多晶硅层与所述浮栅多晶硅层的材料及掺杂类型相同。
作为示例，所述源极有源区26及所述漏极有源区27均为P型掺杂区域。
作为示例，所述漏极有源区27适于与存储器的位线BL电连接，所述控制栅极25适于与存储器的字线WL电连接，所述选择栅极28适于与存储器的源极线SL电连接。
需要说明的是，图6中所述选择栅极28与所述堆栈栅极结构之间的所述N阱内还包括源极有源区及漏极有源区，图6中未予示出。
请参阅图7，本发明还提供一种P型MOS闪存存储单元的制备方法，所述制备方法包括：
S1：提供半导体衬底，所述半导体衬底内形成有N阱；
S2：在所述N阱上方的所述半导体衬底上形成堆栈栅极结构及选择栅极；所述堆栈栅极结构由下至上依次包括隧穿氧化层、浮栅、介电层及控制栅极；其中，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层；
S3：在所述堆栈栅极结构及所述选择栅极两侧的所述N阱内分别形成源极有源区及漏极有源区。
执行S1步骤，请参阅图5中的S1步骤，提供半导体衬底，所述半导体衬底内形成有N阱。
作为示例，对所述半导体衬底进行磁控溅射或离子注入，以在所述半导体衬底内形成N阱。在所述半导体衬底内注入的掺杂物可以但不仅限于As或P。
执行S2步骤，请参阅图5中的S2步骤，在所述N阱上方的所述半导体衬底上形成堆栈栅极结构及选择栅极；所述堆栈栅极结构由下至上依次包括隧穿氧化层、浮栅、介电层及控制栅极；其中，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层。
作为示例，在所述N阱上方的所述半导体衬底上形成堆栈栅极结构的具体方法为：
S21：在所述N阱上方的所述半导体衬底上形成隧穿氧化层；传统形成隧穿氧化层的工艺为热氧化法，在高温环境下，将半导体衬底暴露在含氧环境中，所述工艺通常在炉管中实现，通常形成的隧穿氧化层的厚度都在几十埃左右。本实施案例中，在提供的半导体衬底上用原位蒸汽产生氧化法或炉管氧化法形成隧穿氧化层；
S22：在所述隧穿氧化层上形成第一多晶硅层，所述第一多晶硅层包括浮栅多晶硅层及选择栅极多晶硅层；所述第一多晶硅层的材料可为掺杂多晶硅或多晶硅金属硅化物等，其形成的方法可以为但不仅限于低压化学气相沉积法(LPCVD)；
S23：对所述第一多晶硅层进行P型掺杂；采用磁控溅射或离子注入工艺对所述第一多晶硅层进行P型掺杂，P型掺杂物可以为但不仅限于B、BF2、B2H6等；P型掺杂物的掺杂的剂量为1E13atom/cm2～8E13atom/cm2；
S24：在所述第一多晶硅层上形成介电层；所述介电层的形成方法可以为但不仅限于低压化学气相沉积法(LPCVD)；
S25：在所述介电层上形成第二多晶硅层；所述第二多晶硅层的材料可为掺杂多晶硅或多晶硅金属硅化物等，其形成的方法可以为但不仅限于低压化学气相沉积法(LPCVD)；
S26：采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述隧穿氧化层、第一多晶硅层、介电层及第二多晶硅层以形成所述堆栈栅极结构及所述选择栅极。
作为示例，执行步骤S2之前，还包括一在所述堆栈栅极结构及所述选择栅极的两侧形成侧墙的步骤。在所述堆栈栅极结构及选择栅极的两侧形成侧墙的具体工艺为：用化学气相沉积法在半导体衬底、堆栈栅极结构及选择栅极上形成一层绝缘层，采用非等向性蚀刻法移除部分绝缘层，在所述堆栈栅极结构的侧壁及所述选择栅极的侧壁形成侧墙。所述侧墙的材料可以为但不仅限于氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅(ONO)。
执行步骤S3，请参阅图5中的S3步骤，在所述堆栈栅极结构及所述选择栅极两侧的所述N阱内分别形成源极有源区及漏极有源区。
作为示例，以所述侧墙为掩膜，在所述堆栈栅极结构及所述选择栅极两侧的所述N阱内进行P型离子注入以形成所述源极有源区及所述漏极有源区。
实施例三
本实施例还提供一种P型MOS闪存存储器，所述P型MOS闪存存储器包括至少一个如实施例一中所述的P型MOS闪存存储单元。本实施例中的P型MOS闪存存储器中包括的P型MOS闪存存储单元的具体结构请参阅实施例一，这里不再累述。
实施例四
请参阅图8，本实施例还提供一种P型MOS闪存存储器，所述P型MOS闪存存储器包括至少一个如实施例二中所述的P型MOS闪存存储单元。本实施例中的P型MOS闪存存储器中包括的P型MOS闪存存储单元的具体结构请参阅实施例二，这里不再累述。
由多个如实施例二中的所述P型MOS闪存存储单元组成的P型闪存存储器的电路图如图8所示，图8中虚线框中为一个所述P型MOS闪存存储单元。
作为示例，所述漏极有源区适于与存储器的位线BL电连接，所述控制栅极25适于与存储器的字线WL电连接，所述选择栅极28适于与存储器的源极线SL电连接。
综上所述，本发明提供一种P型MOS闪存存储单元、存储器及其制备方法，采用P型多晶硅层作为浮栅，由于P型多晶硅层中的电子及空穴均位于能量较低的价带或导带与价带之间的带隙中，电子从所述浮栅跃迁至隧穿氧化层及半导体衬底需要较大的能力，可以有效地防止电子从浮栅中的流失，进而改善器件的数据存储性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种P型MOS闪存存储单元，其特征在于，所述P型MOS闪存存储单元包括浮栅，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层。
2.根据权利要求1所述的P型MOS闪存存储单元，其特征在于：所述浮栅多晶硅层中P型掺杂的剂量为1E13atom/cm2～8E13atom/cm2。
3.根据权利1要求所述的P型MOS闪存存储单元，其特征在于：所述P型MOS闪存存储单元还包括：半导体衬底、N阱、隧穿氧化层、介电层、控制栅极、源极有源区及漏极有源区；
所述N阱位于所述半导体衬底内；
所述隧穿氧化层、浮栅、介电层及控制栅极由下至上依次堆叠于所述N阱上方的所述半导体衬底上构成堆栈栅极结构；
所述源极有源区及所述漏极有源区位于所述堆栈栅极结构两侧的所述N阱内。
4.根据权利3要求所述的P型MOS闪存存储单元，其特征在于：所述P型MOS闪存存储单元还包括选择栅极；所述选择栅极位于所述对栈栅极结构一侧的所述半导体衬底上，且与所述堆栈栅极结构具有一定的间距；所述选择栅极两侧的所述N阱内形成有所述源极有源区及所述漏极有源区。
5.根据权利4要求所述的P型MOS闪存存储单元，其特征在于：所述漏极有源区与存储器的位线电连接，所述控制栅极与存储器的字线电连接，所述选择栅极与存储器的源极线电连接。
6.根据权利要求3所述的P型MOS闪存存储单元，其特征在于：所述源极有源区及所述漏极有源区均为P型掺杂区域。
7.一种P型MOS闪存存储单元的制备方法，其特征在于，所述制备方法包括：
提供半导体衬底，所述半导体衬底内形成有N阱；
在所述N阱上方的所述半导体衬底上形成堆栈栅极结构；所述堆栈栅极结构由下至上依次包括隧穿氧化层、浮栅、介电层及控制栅极；其中，所述浮栅包括浮栅多晶硅层，所述浮栅多晶硅层为P型掺杂多晶硅层；
在所述堆栈栅极结构两侧的所述N阱内分别形成源极有源区及漏极有源区。
8.根据权利要求7所述的P型MOS闪存存储单元的制备方法，其特征在于：所述浮栅多晶硅层中P型掺杂的剂量为1E13atom/cm2～8E13atom/cm2。
9.根据权利要求7所述的P型MOS闪存存储单元的制备方法，其特征在于：还包括在所述N阱上方的所述半导体衬底上形成选择栅极的步骤，所述选择栅极与所述堆栈栅极结构同步形成。
10.根据权利9要求所述的P型MOS闪存存储单元的制备方法，其特征在于：在所述N阱上方的所述半导体衬底上形成堆栈栅极结构及选择栅极的具体方法为：
在所述N阱上方的所述半导体衬底上形成隧穿氧化层；
在所述隧穿氧化层上形成第一多晶硅层，所述第一多晶硅层包括浮栅多晶硅层及选择栅极多晶硅层；
对所述第一多晶硅层进行P型掺杂；
在所述第一多晶硅层上形成介电层；
在所述介电层上形成第二多晶硅层；
刻蚀所述隧穿氧化层、第一多晶硅层、介电层及第二多晶硅层以形成所述堆栈栅极结构及选择栅极。
11.根据权利9要求所述的P型MOS闪存存储单元的制备方法，其特征在于：在形成所述源极有源区及漏极有源区之前，还包括一在所述堆栈栅极结构及所述选择栅极两侧形成侧墙的步骤。
12.一种P型MOS闪存存储器，其特征在于，所述闪存存储器包括至少一个如权利要求1至6中任一项所述的P型MOS闪存存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510689863.9A CN106611796A (zh) | 2015-10-22 | 2015-10-22 | P型mos闪存存储单元、存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510689863.9A CN106611796A (zh) | 2015-10-22 | 2015-10-22 | P型mos闪存存储单元、存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106611796A true CN106611796A (zh) | 2017-05-03 |
Family
ID=58611584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510689863.9A Pending CN106611796A (zh) | 2015-10-22 | 2015-10-22 | P型mos闪存存储单元、存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106611796A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524407A (zh) * | 2018-10-19 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 存储器及其制造方法 |
| CN114709216A (zh) * | 2022-06-06 | 2022-07-05 | 广州粤芯半导体技术有限公司 | 一种pFlash结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039091A (ko) * | 1998-12-11 | 2000-07-05 | 김영환 | 플레쉬 메모리장치 및 그의 제조방법 |
| CN1458685A (zh) * | 2002-05-15 | 2003-11-26 | 旺宏电子股份有限公司 | 具有p型浮置栅极的非挥发性存储器的制造方法 |
| CN102088000A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | Eeprom的存储单元及其制造方法 |
| CN102176468A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | P型mos存储单元 |
| CN102468342A (zh) * | 2010-11-10 | 2012-05-23 | 中国科学院微电子研究所 | 一种半导体存储单元、器件及其制备方法 |
| CN104465522A (zh) * | 2013-09-22 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 一种闪存存储器的制作方法 |
-
2015
- 2015-10-22 CN CN201510689863.9A patent/CN106611796A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039091A (ko) * | 1998-12-11 | 2000-07-05 | 김영환 | 플레쉬 메모리장치 및 그의 제조방법 |
| CN1458685A (zh) * | 2002-05-15 | 2003-11-26 | 旺宏电子股份有限公司 | 具有p型浮置栅极的非挥发性存储器的制造方法 |
| CN102088000A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | Eeprom的存储单元及其制造方法 |
| CN102468342A (zh) * | 2010-11-10 | 2012-05-23 | 中国科学院微电子研究所 | 一种半导体存储单元、器件及其制备方法 |
| CN102176468A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | P型mos存储单元 |
| CN104465522A (zh) * | 2013-09-22 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 一种闪存存储器的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524407A (zh) * | 2018-10-19 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 存储器及其制造方法 |
| CN109524407B (zh) * | 2018-10-19 | 2020-12-04 | 武汉新芯集成电路制造有限公司 | 存储器及其制造方法 |
| CN114709216A (zh) * | 2022-06-06 | 2022-07-05 | 广州粤芯半导体技术有限公司 | 一种pFlash结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748406B2 (en) | Semi-floating-gate device and its manufacturing method | |
| TWI720350B (zh) | 分柵式非揮發性記憶體及其製備方法 | |
| CN100447988C (zh) | 半导体器件及其制造方法 | |
| JP4198903B2 (ja) | 半導体記憶装置 | |
| CN104465523B (zh) | 闪存存储器的制造方法 | |
| JP2010245345A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| US8445351B2 (en) | Floating-gate nonvolatile semiconductor memory device and method of making | |
| CN104465522B (zh) | 一种闪存存储器的制作方法 | |
| CN106611796A (zh) | P型mos闪存存储单元、存储器及其制备方法 | |
| CN102339834B (zh) | 闪存单元及其形成方法 | |
| CN103094284B (zh) | Eeprom存储器及其制作方法 | |
| JP2006165451A (ja) | 半導体装置及びその製造方法 | |
| CN102376652B (zh) | 减小写入干扰的分离栅闪存制作方法 | |
| JP2011134981A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN101826525B (zh) | 具有双重离子注入的nor型闪存结构及其制造方法 | |
| CN102315226B (zh) | 闪存单元及其形成方法 | |
| CN101800251A (zh) | 电荷俘获非挥发半导体存储器及其制造方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| US8012825B2 (en) | Method of manufacturing the double-implant nor flash memory structure | |
| CN108766970A (zh) | 一种sonos存储器及其制备方法 | |
| KR20100111130A (ko) | 수직형 불휘발성 메모리 소자 및 그 제조 방법 | |
| CN116995065B (zh) | 一种浮栅测试器件及其制作方法 | |
| US20220415901A1 (en) | Method for manufacturing memory device using semiconductor element | |
| KR101033224B1 (ko) | 플래시 메모리소자 및 그 제조방법 | |
| CN101807579A (zh) | 电荷俘获非挥发半导体存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170503 |
|
| RJ01 | Rejection of invention patent application after publication |