CN104465522A - 一种闪存存储器的制作方法 - Google Patents
一种闪存存储器的制作方法 Download PDFInfo
- Publication number
- CN104465522A CN104465522A CN201310432541.7A CN201310432541A CN104465522A CN 104465522 A CN104465522 A CN 104465522A CN 201310432541 A CN201310432541 A CN 201310432541A CN 104465522 A CN104465522 A CN 104465522A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- polysilicon layer
- type doping
- flash memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000015654 memory Effects 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 111
- 229920005591 polysilicon Polymers 0.000 claims description 110
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 51
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 13
- 229920001296 polysiloxane Polymers 0.000 abstract 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000012141 concentrate Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种闪存存储器的制作方法，在对第一多晶硅层进行N型掺杂的时候，把本来要进行P型掺杂的选择栅极区域先进行与浮置栅极区域相同的N型掺杂，故此时实施N型掺杂的区域应包括整个第一多晶硅层，同时，在后续工艺中对选择栅极区域进行高浓度的P型掺杂，P型掺杂的剂量大于之前对该区域进行的N型掺杂的剂量，以确保最大限度的抵消了选择栅极区域预先进行的N型掺杂，使选择栅极区域的多晶硅变成P型多晶硅，这就避免了现有工艺中由于选择栅极P型掺杂不够导致其在使用过程中出现多晶硅耗尽层现象的发生，大大改善了选择栅极工作的稳定性，能很好的解决闪存存储器在抹除时因过度抹除现象太严重，而导致数据的误判的问题。
Description
技术领域
本发明属于半导体器件的制造领域，涉及一种闪存存储器的制作方法。
背景技术
在半导体存储装置中，闪存存储器是一种非挥发性存储器，且具有可多次进行数据的存入、读取、抹除等动作，存入的数据在断电后也不会消失的优点。因此，近年来，闪存存储器已被广泛地运用于电子消费性产品中，例如：数码相机、数字摄影机、移动电话、手提电脑、随身听等。
传统的闪存存储器具有以掺杂的多晶硅制作的浮置栅极和控制栅极，浮置栅极和控制栅极之间以介电层相隔，而浮置栅极和基底间以隧穿氧化层相隔。当上述闪存存储器在进行数据的抹除时，由于从浮置栅极排出的电子数量不容易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度抹除。当此过度抹除现象太过严重时，甚至会使浮置栅极下方的通道在控制栅极未加工作电压时，即持续呈导通状态，而导致数据的误判。为了避免闪存存储器在抹除时因过度抹除现象太严重，而导致数据的误判的问题，可以在控制栅极和浮置栅极侧壁、基底上方另设一个选择栅极，而形成分离栅极结构。
现有含分离栅极结构的闪存存储器的制备过程如图1a至图e所示。如图1a所示，提供一半导体衬底10，并在含有半导体衬底10上形成隧穿氧化层11。如图1b所示，在隧穿氧化层11上形成第一多晶硅层12，在预设的选择栅极15b对应的位置形成一掩膜层13，仅对位于预设的浮置栅极12a位置的第一多晶硅层12进行N型掺杂。如图1c所示，去除掩膜层13，于第一多晶硅层12上形成栅间介电层14。如图1d所示，先在栅间介电层14上形成一层具有开口结构的掩膜层（未示出），所形成的掩膜层（未示出）开口位置与于预设的选择栅极15b对应位置相对应，然后以所形成的具有开口结构的掩膜层（未示出）为阻挡层，在预设的选择栅极15b对应的位置蚀刻栅间介电层14，直至第一多晶硅层12中，形成开口，并在开口中及其与栅间介电层14上形成第二多晶硅层15，在第二多晶硅层15上、堆栈栅极结构对应的位置设置一掩膜层16，然后对第二多晶硅层15、预设的选择栅极15b对应的位置进行P型掺杂。如图1e所示，去除掩膜层16，采用刻蚀工艺形成由控制栅极15a、栅间介电层14、浮置栅极12a和隧穿氧化层11构成的堆栈栅极结构和选择栅极15b，并在堆栈栅极结构和选择栅极15b两侧分别形成侧墙17，以堆栈栅极结构、选择栅极15b和侧墙17为掩膜，在半导体衬底10中进行离子注入，形成独立的源/漏极18和/或公共的漏/源极19。
现有含分离栅极结构的闪存存储器的制备过程中，由于要在对第一层多晶硅层进行掺杂的时候只对位于预设的浮置栅极对应的位置进行掺杂，这就要预先在预设的选择栅极的对应位置上形成一层掩膜层，由此可见，该方法中涉及一次施加掩膜和一次去除掩膜的过程，这就使得工艺流程比较复杂，增加了生产成本。同时，由于浮置栅极要进行N型掺杂，而选择栅极要进行P型掺杂，对N型掺杂的预设的浮置栅极进行退火的过程中，N型掺杂离子就会向预设的选择栅极位置进行扩散，而后续对选择栅极位置进行的P型掺杂也不能完全抵消扩散至此的N型掺杂，由于选择栅极P型掺杂不够，在使用过程中选择栅中就会出现多晶硅耗尽层，从而使得整个栅间介电层的厚度增加，这将大大影响其工作的稳定性，不能很好的解决闪存存储器在抹除时因过度抹除现象太严重，而导致数据的误判的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储器的制作方法，用于解决现有含分离栅极结构的闪存存储器制备技术中由于在对第一层多晶硅层进行N掺杂的时候使用一层掩膜层导致的工艺流程复杂、成本较高的问题，以及由于后续对选择栅极P型掺杂不够，不能完全抵消扩散至此的N型掺杂而导致在使用过程中选择栅中会出现多晶硅耗尽层，进而大大影响其工作的稳定性，不能很好的解决闪存存储器在抹除时因过度抹除现象太严重，而导致数据的误判的问题。
为实现上述目的及其他相关目的，本发明提供一种闪存存储器的制作方法，所述方法至少包括：
1)提供一半导体衬底，并在所述半导体衬底上形成隧穿氧化层；
2)在所述隧穿氧化层上形成第一多晶硅层，对所述第一多晶硅层整体进行N型掺杂；
3)在进行N型掺杂后的第一多晶硅层上形成栅间介电层；
4)在预设的选择栅极对应的位置蚀刻所述栅间介电层直至所述第一多晶硅层中，形成开口；并在所述开口中及其余栅间介电层上形成第二多晶硅层；
5)在所述第二多晶硅层上堆栈栅极结构对应的位置设置一掩膜，然后对所述第二多晶硅层上预设的选择栅极对应的位置进行P型掺杂；
6)采用刻蚀工艺形成由控制栅极、栅间介电层、浮置栅极和隧穿氧化层构成的堆栈栅极结构和选择栅极，并分别在堆栈栅极结构和选择栅极两侧形成侧墙；
7)以堆栈栅极结构、选择栅极和侧墙为掩膜，在所述半导体衬底中进行离子注入，形成独立的源/漏极和/或公共的漏/源极。
优选地，在所述隧穿氧化层上形成第一多晶硅层后，对形成的第一多晶硅层进行平坦化处理。
优选地，对所述第二多晶硅层上预设的选择栅极对应的位置进行P型掺杂剂量大于等于所述步骤2）中对第一多晶硅层进行的N型掺杂的剂量。
优选地，对所述第一多晶硅层进行N型掺杂时的注入能量介于5KeV到30KeV之间；对所述第二层多晶硅层上预设的选择栅极对应的位置进行P型掺杂时的注入能量介于1KeV到30KeV之间。
优选地，对所述第一多晶硅层进行N型掺杂的元素为P或As，掺杂剂量为1014-5×1015atom/cm2。
优选地，所形成的第一多晶硅层厚度为50-300nm，更为优选地，所形成的的第一多晶硅层平坦化处理后的厚度为60-100nm。
优选地，所形成的第二多晶硅层的厚度为50-150nm，更为优选地，所形成的第二多晶硅层平坦化处理后的厚度为60-100nm。
优选地，对所述第二多晶硅层上预设的选择栅极对应的位置进行的P型掺杂的元素为B，掺杂剂量为1014-1016atom/cm2。
优选地，形成所述栅间介电层的方法为：首先以低压化学气相沉积法形成一层均匀的氧化硅层，接着以低压化学气相沉积法在该氧化硅层上形成氮化硅层，然后再以低压化学气相沉积法在氮化硅层上形成另一层氧化硅层。
优选地，在预设的选择栅极对应的位置蚀刻所述栅间介电层直至所述第一多晶硅层中，形成开口，至少包括以下步骤：先在所述栅间介电层上形成一层具有开口结构的掩膜层，所形成的掩膜层开口位置与于预设的选择栅极对应位置相对应，然后以所形成的具有开口结构的掩膜层为阻挡层，在预设的选择栅极对应的位置蚀刻栅间介电层，直至第一多晶硅层中，以将所露出的栅间介电层全部去除而形成开口。
可选地，所形成的隧穿氧化层的材料为氧化硅或氧化硅/氮化硅/氧化硅（Oxide/Nitride/Oxide，即ONO）；所形成的栅间介电层的材料为氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅（ONO）。
如上所述，本发明的嵌入式2T单元闪存存储器的制作方法，具有以下有益效果：本发明中在对第一多晶硅层进行N型掺杂的时候，要把本来要进行P型掺杂的选择栅极区域先进行与浮置栅极区域相同的N型掺杂，故此时实施N型掺杂的区域应包括整个第一多晶硅层，这就比现有工艺省去了一次施加掩膜和一次去除掩膜的工艺，明显简化了工艺流程，节省了生产成本。同时，在后续工艺中对选择栅极区域进行高浓度的P型掺杂，P型掺杂的剂量大于之前对该区域进行的N型掺杂的剂量，以确保最大限度的抵消了选择栅极区域预先进行的N型掺杂，使选择栅极区域的多晶硅变成P型多晶硅，这就避免了现有工艺中由于选择栅极P型掺杂不够导致其在使用过程中出现多晶硅耗尽层现象的发生，大大改善了选择栅极工作的稳定性，能很好的解决闪存存储器在抹除时因过度抹除现象太严重，而导致数据的误判的问题。
附图说明
图1a-1e显示为现有技术中含分离栅极结构的闪存存储器的制备工艺中各步骤的结构示意图。
图2显示为本发明的闪存存储器的制作方法的流程图。
图3a-3g显示为本发明的闪存存储器的制作方法在各步骤中的结构示意图。
元件标号说明
10、20 半导体衬底
11、21 隧穿氧化层
12、22 第一多晶硅层
12a、22a 浮置栅极
14、23 栅间介电层
13、16、25 掩膜层
15、24 第二多晶硅层
15a、24a 控制栅极
15b、24b 选择栅极
17、26 侧墙
18、27 独立的源/漏极
19、28 公共的漏/源极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图3g。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2至图3g所示，本发明提供一种闪存存储器的制作方法，所述方法至少包括：
1）提供一半导体衬底20，并在所述半导体衬底20上形成隧穿氧化层21；
2）在所述隧穿氧化层21上形成第一多晶硅层22，对所述第一多晶硅层22整体进行N型掺杂；
3）在进行N型掺杂后的第一多晶硅层22上形成栅间介电层23；
4）在预设的选择栅极24b对应的位置蚀刻所述栅间介电层23直至所述第一多晶硅层22中，形成开口；并在所述开口中及其余栅间介电层23上形成第二多晶硅层24；
5）在所述第二多晶硅层24上堆栈栅极结构对应的位置设置一掩膜25，然后对所述第二多晶硅层24上预设的选择栅极24b对应的位置进行P型掺杂；
6）采用刻蚀工艺形成由控制栅极24a、栅间介电层23、浮置栅极22a和隧穿氧化层21构成的堆栈栅极结构和选择栅极24b，并分别在堆栈栅极结构和选择栅极24b两侧形成侧墙26；
7）以堆栈栅极结构、选择栅极24b和侧墙26为掩膜，在所述半导体衬底20中进行离子注入，形成独立的源/漏极27和/或公共的漏/源极28。
具体的，在步骤1）中，请参阅图2的S1步骤及图3a，提供一半导体衬底20，并在所述半导体衬底20上形成隧穿氧化层21。在本实施例中，半导体衬底材料20可为硅、锗化硅、绝缘体上硅、绝缘体上锗化硅或绝缘体上锗。
隧穿氧化层21的材料可为氧化硅或氧化硅/氮化硅/氧化硅（ONO）等。传统形成隧穿氧化层21的工艺为热氧化法，在高温环境下，将半导体衬底20暴露在含氧环境中，所述工艺通常在炉管（未示出）中实现，通常形成的隧穿氧化层21的厚度都在几十埃左右。
本实施案例中，在提供的半导体衬底20上用原位蒸汽产生氧化法或炉管氧化法形成隧穿氧化层21。
在步骤2）中，请参阅图2的S2步骤及图3b，在所述隧穿氧化层21上形成第一多晶硅层22，对所述第一多晶硅层22整体进行N型掺杂。N型掺杂的第一多晶硅层22的材料可为掺杂多晶硅或多晶硅金属硅化物等，其形成的方法可为低压化学气相沉积法（LPCVD）。
本实施例中，采用低压化学气相沉积法，以硅甲烷为气体源沉积第一多晶硅层22，而后采用离子注入工艺对所形成的第一多晶硅层22进行N型离子掺杂。
需要说明的是，本实施例中，要把本来要进行P型掺杂的选择栅极区域先进行与浮置栅极区域相同的N型掺杂，故该步骤中实施N型掺杂的区域应包括整个第一多晶硅层。
本实施例中，采用化学机械抛光法对进行N型掺杂后的第一多晶硅层22进行平坦化处理。
需要说明的是，本实施例中，可以在对所述第一多晶硅层进行N型掺杂之前进行平坦化处理，也可以在对所述第一多晶硅层进行N型掺杂之后进行平坦化处理。本实施例中，优选地，在对所述第一多晶硅层进行N型掺杂之后进行平坦化处理。
本实施例中，所形成的第一多晶硅层22厚度为50-300nm，优选地，第一多晶硅层22平坦化处理后的厚度60～100nm。
本实施例中，所述N型掺杂的元素为P或As，掺杂剂量为1014-5×1015atom/cm2，掺杂时的注入能量介于5KeV到30KeV之间。
在步骤3）中，请参阅图2的S3步骤及图3c，在进行N型掺杂后的第一多晶硅层22上形成栅间介电层23。此栅间介电层23的材料可为氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅（ONO）。本实施例中，栅间介电层23的材料优选为氧化硅/氮化硅/氧化硅（ONO）。
本实施例中，所述栅间介电层23的具体形成工艺如下：首先以低压化学气相沉积法（LPCVD）形成一层均匀的氧化硅层（未示出），接着以低压化学气相沉积法在该氧化硅层（未示出）上形成氮化硅层（未示出），然后再以低压化学气相沉积法在氮化硅层（未示出）上形成另一层氧化硅层（未示出）。其中第一层氧化硅（未示出）的厚度为40埃～60埃，优选50埃；氮化硅（未示出）的厚度为80埃～100埃，优选90埃；第二层氧化硅（未示出）的厚度为30埃～50埃，优选40埃。
在步骤4）中，请参阅图2的S4步骤及图3d，在预设的选择栅极24b对应的位置蚀刻所述栅间介电层23直至所述第一多晶硅层22中，形成开口；并在所述开口中及其余栅间介电层23上形成第二多晶硅层24。
具体的，先在所述栅间介电层23上形成一层具有开口结构的掩膜层（未示出），所形成的掩膜层（未示出）开口位置与于预设的选择栅极24b对应位置相对应，然后以所形成的具有开口结构的掩膜层（未示出）为阻挡层，在预设的选择栅极24b对应的位置蚀刻栅间介电层23，直至第一多晶硅层22中，以将所露出的栅间介电层23全部去除而形成开口，而后去除掩膜层（未示出），在所述开口中及其余栅间介电层23上形成第二多晶硅层24。
具体的，在栅间介电层23上形成的掩膜层（未示出）可以为光刻胶或硬掩膜，本实施例中优选为硬掩膜，所述的硬掩膜的材料包括但不限于氮化硅。
本实施例中，以所形成的掩膜层（未示出）为阻挡层，用干法刻蚀法刻蚀栅间介电层23，刻蚀气体优选为CF4。或者也可以采用湿法刻蚀法去除掩膜层（未示出）及刻蚀残留物。
本实施例中，所述的第二多晶硅层24的材料可为多晶硅或多晶硅金属硅化物等，其形成的方法可为低压化学气相沉积法（LPCVD）。
本实施例中，所形成的的第二多晶硅层24的厚度为50-150nm，优选地，第二多晶硅层24平坦化处理后的厚度60～100nm。
在步骤5）中，请参阅图2的S5步骤及图3e，在所述第二多晶硅层24上堆栈栅极结构对应的位置上方设置一掩膜25，然后对所述第二多晶硅层24上预设的选择栅极24b对应的位置进行P型掺杂。在所述第二多晶硅层24上堆栈栅极结构对应的位置上形成的掩膜25可以为光刻胶或硬掩膜，本实施例中优选为硬掩膜，所述的硬掩膜的材料包括但不限于氮化硅。
具体的，采用离子注入工艺对第二多晶硅层24上预设的选择栅极24b对应的位置进行P型元素掺杂，掺杂元素为B，且该P型掺杂剂量大于步骤2）中对第一多晶硅层22进行的N型掺杂的剂量，以确保已进行N型掺杂的第一多晶硅层22全部转化为P型掺杂的多晶硅层。
需要指出的是，该步骤中对第二多晶硅层24上预设的选择栅极24b对应的位置进行P型掺杂的具体剂量以及步骤2）中对第一多晶硅层22进行的N型掺杂的具体剂量应根据实际情况而定。本实施例中，在步骤2）中对第一多晶硅层22进行的N型掺杂的具体剂量优选为1014-5×1015atom/cm2的前提下，该步骤中对第二多晶硅层24上预设的选择栅极24b对应的位置进行P型掺杂的具体剂量优选为1014-1016atom/cm2，且注入能量介于1KeV到30KeV之间。
本实施例中，采用湿法刻蚀法去除掩膜层25。
在步骤6）中，请参阅图2的S6步骤及图3f，采用刻蚀工艺形成由控制栅极24a、栅间介电层23、浮置栅极22a和隧穿氧化层21构成的堆栈栅极结构和选择栅极24b，并分别在堆栈栅极结构和选择栅极24b两侧形成侧墙26。
具体的，在第二多晶硅层24上旋涂光刻胶层（未示出），经过曝光、显影工艺，定义栅极图形，在光刻胶层（未示出）上沿位线方向形成开口图形，所述光刻胶层（未示出）上开口图形的位置与半导体衬底20内需要形成的独立的源/漏极27和/或公共的漏/源极28的位置相对应；以光刻胶层（未示出）为掩膜，蚀刻第二多晶硅层24，将蚀刻后的第二多晶硅层24作为控制栅极24a；同时继续以光刻胶层（未示出）为掩膜，蚀刻栅间介电层23、第一多晶硅层22与隧穿氧化层21至露出半导体衬底20，将蚀刻后的第一导电层22作为浮置栅极22a；由控制栅极24a、栅间介电层23、浮置栅极22a和隧穿氧化层21构成堆栈栅极结构。同时，将堆栈栅极结构相邻的蚀刻后的第二多晶硅层24、栅间介电层23、第一多晶硅层22和隧穿氧化层21作为选择栅极24b。
具体的，采用的刻蚀工艺可为干法刻蚀工艺、湿法刻蚀工艺或干法湿法相结合的刻蚀工艺，本实施例中，优选地采用干法刻蚀工艺。
具体的，形成由控制栅极24a、栅间介电层23、浮置栅极22a和隧穿氧化层21构成的堆栈栅极结构和选择栅极24b后，用灰化法去除光刻胶层（未示出），接着用湿法刻蚀法去除光刻胶层（未示出）残留及刻蚀残留物；而后分别在堆栈栅极结构和选择栅极24b两侧形成侧墙26，具体形成工艺如下：用化学气相沉积法在半导体衬底20、堆栈栅极结构和选择栅极24b上形成一层绝缘层（未示出），采用非等向性蚀刻法移除部分绝缘层（未示出），分别于堆栈栅极结构侧壁和选择栅极24b侧壁形成侧墙26。所述侧墙26的材料可为氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅（ONO）。
在步骤7）中：，请参阅图2的S7步骤及图3g，以堆栈栅极结构、选择栅极24b和侧墙26为掩膜，在所述半导体衬底20中进行离子注入，形成独立的源/漏极27和/或公共的漏/源极28。
具体的，对所述形成独立的源/漏极27和/或公共的漏/源极28进行的离子注入为重掺杂离子注入，注入时的注入能量和剂量可根据器件设计调整和确定。
需要指出的是，对于N型器件，本步骤注入的掺杂物可为砷或磷等。由于砷的分子量比较大，有利于衬底Si表面非晶化，在注入中能够得到更均匀的掺杂深度，故本实施例中优选地采用砷离子进行掺杂注入。而对于P型器件，本步骤注入的掺杂物为硼或硼氟化物等。
综上所述，本发明中在对第一多晶硅层进行N型掺杂的时候，把本来要进行P型掺杂的选择栅极区域先进行与浮置栅极区域相同的N型掺杂，故此时实施N型掺杂的区域应包括整个第一多晶硅层，这就比现有工艺省去了一次施加掩膜和一次去除掩膜的工艺，明显简化了工艺流程，节省了生产成本。同时，在后续工艺中对选择栅极区域进行高浓度的P型掺杂，P型掺杂的剂量大于之前对该区域进行的N型掺杂的剂量，以确保最大限度的抵消了选择栅极区域预先进行的N型掺杂，使选择栅极区域的多晶硅变成P型多晶硅，这就避免了现有工艺中由于选择栅极P型掺杂不够导致其在使用过程中出现多晶硅耗尽层现象的发生，大大改善了选择栅极工作的稳定性，能很好的解决闪存存储器在抹除时因过度抹除现象太严重，而导致数据的误判的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种闪存存储器的制作方法，其特征在于，该方法包括以下步骤：
1)提供半导体衬底，并在所述半导体衬底上形成隧穿氧化层；
2)在所述隧穿氧化层上形成第一多晶硅层，对所述第一多晶硅层进行N型掺杂；
3)在进行N型掺杂后的第一多晶硅层上形成栅间介电层；
4)在预设的选择栅极对应的位置蚀刻所述栅间介电层直至所述第一多晶硅层中，形成开口；并在所述开口中及其余栅间介电层上形成第二多晶硅层；
5)在所述第二多晶硅层上堆栈栅极结构对应的位置设置掩膜，然后对所述第二多晶硅层上预设的选择栅极对应的位置进行P型掺杂；
6)形成由控制栅极、栅间介电层、浮置栅极和隧穿氧化层构成的堆栈栅极结构和选择栅极，并分别在堆栈栅极结构和选择栅极两侧形成侧墙；
7)以堆栈栅极结构、选择栅极和侧墙为掩膜，在所述半导体衬底中进行离子注入，形成源/漏极。
2.根据权利要求1所述的闪存存储器的制作方法，其特征在于：该方法还包括在所述步骤2)中，对所述第一多晶硅层进行平坦化处理的步骤。
3.根据权利要求1所述的闪存存储器的制作方法，其特征在于：所述步骤5）中对所述第二多晶硅层上预设的选择栅极对应的位置进行P型掺杂剂量大于等于所述步骤2）中对第一多晶硅层进行的N型掺杂的剂量。
4.根据权利要求3所述的闪存存储器的制作方法，其特征在于：所述步骤2)中对所述第一多晶硅层进行N型掺杂时的注入能量介于5KeV到30KeV之间；所述步骤5）中对所述第二层多晶硅层上预设的选择栅极对应的位置进行P型掺杂时的注入能量介于1KeV到30KeV之间。
5.根据权利要求3所述的闪存存储器的制作方法，其特征在于：步骤2)中，对所述第一多晶硅层进行N型掺杂的元素为P或As，掺杂剂量为1014-5×1015atom/cm2。
6.根据权利要求1所述的闪存存储器的制作方法，其特征在于：步骤2)中，所形成的第一多晶硅层厚度为50-300nm；步骤4)中，形成的所述第二多晶硅层的厚度为50-150nm。
7.根据权利要求6所述的闪存存储器的制作方法，其特征在于：步骤2)中，所形成的第一多晶硅层厚度为60-100nm；步骤4)中，形成的所述第二多晶硅层的厚度为60-100nm。
8.根据权利要求1所述的闪存存储器的制作方法，其特征在于，步骤5)中，对所述第二多晶硅层上预设的选择栅极对应的位置进行的P型掺杂的元素为B，掺杂剂量为1014-1016atom/cm2。
9.根据权利要求1所述的闪存存储器的制作方法，其特征在于，步骤3)中，形成所述栅间介电层的方法为：首先以低压化学气相沉积法形成一层均匀的氧化硅层，接着以低压化学气相沉积法在该氧化硅层上形成氮化硅层，然后再以低压化学气相沉积法在氮化硅层上形成另一层氧化硅层。
10.根据权利要求1所述的闪存存储器的制作方法，其特征在于，步骤4)中，在预设的选择栅极对应的位置蚀刻所述栅间介电层直至所述第一多晶硅层中，形成开口，至少包括以下步骤：先在所述栅间介电层上形成一层具有开口结构的掩膜层，所形成的掩膜层开口位置与于预设的选择栅极对应位置相对应，然后以所形成的具有开口结构的掩膜层为阻挡层，在预设的选择栅极对应的位置蚀刻栅间介电层，直至第一多晶硅层中，以将所露出的栅间介电层全部去除而形成开口。
11.根据权利要求1所述的闪存存储器的制作方法，其特征在于：步骤1)中，所形成的隧穿氧化层的材料为氧化硅或氧化硅/氮化硅/氧化硅；步骤3)中，所形成的栅间介电层的材料为氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310432541.7A CN104465522B (zh) | 2013-09-22 | 2013-09-22 | 一种闪存存储器的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310432541.7A CN104465522B (zh) | 2013-09-22 | 2013-09-22 | 一种闪存存储器的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465522A true CN104465522A (zh) | 2015-03-25 |
| CN104465522B CN104465522B (zh) | 2017-07-28 |
Family
ID=52911358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310432541.7A Active CN104465522B (zh) | 2013-09-22 | 2013-09-22 | 一种闪存存储器的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465522B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158755A (zh) * | 2015-04-08 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106611796A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(北京)有限公司 | P型mos闪存存储单元、存储器及其制备方法 |
| CN106981493A (zh) * | 2017-03-27 | 2017-07-25 | 芯成半导体（上海）有限公司 | 闪存单元的制备方法 |
| CN107170681A (zh) * | 2016-03-03 | 2017-09-15 | 上海新昇半导体科技有限公司 | 真空管闪存结构之制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793081A (en) * | 1994-03-25 | 1998-08-11 | Nippon Steel Corporation | Nonvolatile semiconductor storage device and method of manufacturing |
| CN1239827A (zh) * | 1998-06-24 | 1999-12-29 | 世大积体电路股份有限公司 | 快闪存储单元的制造方法 |
| CN1521851A (zh) * | 2003-02-10 | 2004-08-18 | 力晶半导体股份有限公司 | 非易失性存储单元及其制造方法 |
| US20050184332A1 (en) * | 2004-02-20 | 2005-08-25 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device, method for driving the same, and method for fabricating the same |
-
2013
- 2013-09-22 CN CN201310432541.7A patent/CN104465522B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793081A (en) * | 1994-03-25 | 1998-08-11 | Nippon Steel Corporation | Nonvolatile semiconductor storage device and method of manufacturing |
| CN1239827A (zh) * | 1998-06-24 | 1999-12-29 | 世大积体电路股份有限公司 | 快闪存储单元的制造方法 |
| CN1521851A (zh) * | 2003-02-10 | 2004-08-18 | 力晶半导体股份有限公司 | 非易失性存储单元及其制造方法 |
| US20050184332A1 (en) * | 2004-02-20 | 2005-08-25 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device, method for driving the same, and method for fabricating the same |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158755A (zh) * | 2015-04-08 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106158755B (zh) * | 2015-04-08 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106611796A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(北京)有限公司 | P型mos闪存存储单元、存储器及其制备方法 |
| CN107170681A (zh) * | 2016-03-03 | 2017-09-15 | 上海新昇半导体科技有限公司 | 真空管闪存结构之制造方法 |
| CN107170681B (zh) * | 2016-03-03 | 2019-10-25 | 上海新昇半导体科技有限公司 | 真空管闪存结构之制造方法 |
| CN106981493A (zh) * | 2017-03-27 | 2017-07-25 | 芯成半导体（上海）有限公司 | 闪存单元的制备方法 |
| CN106981493B (zh) * | 2017-03-27 | 2018-10-23 | 芯成半导体（上海）有限公司 | 闪存单元的制备方法 |
| US10170597B2 (en) | 2017-03-27 | 2019-01-01 | Integrated Silicon Solution (Shanghai), Inc. | Method for forming flash memory unit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465522B (zh) | 2017-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI647857B (zh) | 具有可程式化記憶體之積體電路及其製造方法 | |
| TWI543301B (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
| CN104465523B (zh) | 闪存存储器的制造方法 | |
| CN103824860B (zh) | 制造存储器单元法、制造存储器单元装置法和存储器单元 | |
| CN104124210B (zh) | 半导体结构的形成方法 | |
| CN104716098B (zh) | 闪存的制作方法 | |
| CN104900594A (zh) | 非易失性存储器件的形成方法 | |
| CN104465522A (zh) | 一种闪存存储器的制作方法 | |
| CN107039446A (zh) | 半导体结构及其形成方法 | |
| CN104617048B (zh) | 快闪存储器及其形成方法 | |
| CN104051331B (zh) | 3d阵列的大马士革半导体装置及其形成方法 | |
| CN105990428B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| TWI675456B (zh) | 記憶體裝置的形成方法 | |
| CN102376652B (zh) | 减小写入干扰的分离栅闪存制作方法 | |
| CN102339834B (zh) | 闪存单元及其形成方法 | |
| CN104900650A (zh) | 分离栅极闪存存储器及其制造方法 | |
| CN101930949B (zh) | 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法 | |
| CN106611796A (zh) | P型mos闪存存储单元、存储器及其制备方法 | |
| CN114335182A (zh) | 嵌入式闪存、半导体器件结构及其制备方法 | |
| CN101800251A (zh) | 电荷俘获非挥发半导体存储器及其制造方法 | |
| CN101770991A (zh) | 分栅型埋入式浮栅的非易失性存储器及其制造方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
| CN109285840B (zh) | 3d-nand闪存及其工作方法 | |
| CN211480026U (zh) | 一种非易失性存储器结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |