CN101930949B - 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法 - Google Patents

改善快闪存储器制作工艺中光刻胶涂布缺陷的方法 Download PDF

Info

Publication number
CN101930949B
CN101930949B CN2009100540193A CN200910054019A CN101930949B CN 101930949 B CN101930949 B CN 101930949B CN 2009100540193 A CN2009100540193 A CN 2009100540193A CN 200910054019 A CN200910054019 A CN 200910054019A CN 101930949 B CN101930949 B CN 101930949B
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
photoresist
grid
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100540193A
Other languages
English (en)
Other versions
CN101930949A (zh
Inventor
杨晓松
余云初
袁伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100540193A priority Critical patent/CN101930949B/zh
Publication of CN101930949A publication Critical patent/CN101930949A/zh
Application granted granted Critical
Publication of CN101930949B publication Critical patent/CN101930949B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提出一种改善快闪存储器制作工艺中光刻胶涂布缺陷的方法，包括：提供在半导体衬底上依次形成有栅氧化层、第一导电层、栅间介质层；以刻蚀栅间介质层、第一导电层和栅氧化层，形成浮置栅极；在栅极两侧的半导体衬底内形成源极/漏极；对半导体衬底进行烘烤后，在栅间介质层及半导体衬底上形成第二导电层；刻蚀第二导电层，形成控制栅极；对半导体衬底进行烘烤；于半导体衬底、浮置栅极和控制栅极上形成氮化硅层和图案化第三光刻胶层；以图案化第三光刻胶层为掩膜，刻蚀氮化硅层，在浮置栅极和控制栅极两形成侧墙。本发明避免因为硅烷醇的影响而使光刻胶层中产生空洞，改善器件间的漏电流，提高半导体器件的电性能。

Description

改善快闪存储器制作工艺中光刻胶涂布缺陷的方法
技术领域
本发明涉及半导体器件的制作领域，尤其涉及改善快闪存储器制作工艺中光刻胶涂布缺陷的方法。
背景技术
快闪存储器是一类非易失性存储器，即使在供电电源关闭后仍能保持片内信息；在存储器电可擦除和可重复编程，而不需要特殊的高电压；快闪存储器具有成本低、密度大的特点。
快闪存储器，一般是被设计成具有堆栈式栅极(Stack-Gate)结构，此结构包括栅氧化层、用来储存电荷的多晶硅浮置栅极、栅间介质层以及用来控制数据存取的多晶硅控制栅极。
现有快闪存储器的制作过程中光刻胶层的涂布如图1至图4所示。参考图1，半导体衬底100上形成栅氧化层102。传统形成栅氧化层102的工艺是热氧化法，在高温环境下，将半导体衬底100暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅氧化层102的厚度都在几十埃左右。
在栅氧化层102上形成第一导电层104，所述第一导电层104的材质例如是多晶硅，其形成的方法例如是低压化学气相沉积法(LPCVD)；在第一导电层104上形成栅间介质层106，因为快闪存储器要求与浮置栅极接触的栅间介质层106须具备良好的电性，以避免在正常电压下，用来储存电荷的浮置栅极发生漏电或是过早电崩溃的问题。
在栅间介质层106上旋涂第一光刻胶层107，经过曝光、显影工艺，在第一光刻胶层107上沿位线方向形成第一开口图形，所述第一光刻胶层107上第一开口图形的位置与半导体衬底100内需要形成源极和漏极的位置相对应。
如图2所示，以第一光刻胶层为掩膜，蚀刻栅间介质层106、第一导电层104和栅氧化层102至露出半导体衬底100，形成浮置栅极104a。灰化法去除第一光刻胶层；接着再用硫酸和双氧水混合溶液或氨水和双氧水混合溶液进一步去除残留的第一光刻胶层，清洗工艺后会产生亲水性的硅烷醇105。以浮置栅极104a为掩膜，在半导体衬底100中进行离子注入，形成源极/漏极101。
如图3所示，用化学气相沉积法在栅间介质层106及半导体衬底100之上形成第二导电层，第二导电层的材质例如是掺杂复晶硅与金属硅化物；用化学气相沉积法在第二导电层上形成顶盖层110，所述顶盖层110的材料为氮化硅；在顶盖层110上形成第二光刻胶层(未示出)，经过曝光、显影工艺，定义控制栅极图形，由于沉积的第二导电层是不平坦的，因此第二光刻胶层也不平坦，进而使硅烷醇105容易产生在第二光刻胶层内，硅烷醇性质并不稳定，第二光刻胶内在经过软烤后会发生硅烷醇脱水，进而产生空洞；以第二光刻胶层为掩膜，蚀刻顶盖层110和第二导电层至露出半导体衬底100，形成控制栅极108a；由顶盖层110、控制栅极108a、栅间介质层106、浮置栅极104a及栅氧化层102构成堆栈栅极结构。
请参照图4，灰化法去除第二光刻胶层；接着再用硫酸和双氧水混合溶液或氨水和双氧水混合溶液进一步去除残留的第二光刻胶层，清洗工艺后会产生亲水性的硅烷醇。然后，于半导体衬底100和堆栈栅极结构上形成氮化硅层116；在氮化硅层116上形成第三光刻胶层114，在去除第二光刻胶层时产生的硅烷醇由于具有亲水性，易挥发至第三光刻胶层114中，导致第三光刻胶层114内产生空洞114a。
接着，经过曝光显影工艺后，在第三光刻胶层上定义出侧墙图形；以第三光刻胶层为掩膜，刻蚀氮化硅层，在堆栈栅极结构两侧形成侧墙；最后进行后续金属连线过程，形成快闪存储器。
与现有技术相比，本发明具有以下优点：由于清洗工艺中在半导体衬底或其它膜层上会产生硅烷醇，硅烷醇具有亲水性，在后续于半导体衬底或其它膜层上涂覆光刻胶层的过程中，易吸附在微观的堆栈图形结构中，硅烷醇又易在光刻胶层中发生挥发脱水，导致光刻胶层内产生空洞，影响半导体器件的性能。
发明内容
本发明解决的问题是提供一种改善快闪存储器制作工艺中光刻胶涂布缺陷的，防止光刻胶层内产生空洞，影响半导体器件的性能。
本发明提供一种改善快闪存储器制作工艺中光刻胶涂布缺陷的方法，包括：提供半导体衬底，所述半导体衬底上依次形成有栅氧化层、第一导电层、栅间介质层和图案化第一光刻胶层；以图案化第一光刻胶层为掩膜，刻蚀栅间介质层、第一导电层和栅氧化层至露出半导体衬底，形成浮置栅极；去除第一光刻胶层后，在栅极两侧的半导体衬底内形成源极/漏极；对半导体衬底进行烘烤后，在栅间介质层及半导体衬底上形成第二导电层和图案化第二光刻胶层；以图案化第二光刻胶层为掩膜，刻蚀第二导电层至露出半导体衬底，形成控制栅极；去除第二光刻胶层后，对半导体衬底进行烘烤；于半导体衬底、浮置栅极和控制栅极上形成氮化硅层和图案化第三光刻胶层；以图案化第三光刻胶层为掩膜，刻蚀氮化硅层，在浮置栅极和控制栅极两形成侧墙；进行金属连线工艺，形成快闪存储器。
可选的，所述烘烤时间大于60秒，烘烤温度大于180℃。所述烘烤时间为90秒，烘烤温度为200℃。
可选的，形成第一导电层和第二导电层的方法为低压化学气相沉积法。所述第一导电层和第二导电层的材料为多晶硅或多晶硅金属硅化物。
可选的，在对半导体衬底进行烘烤之前，在半导体衬底上形成抗反射层。
与现有技术相比，本发明具有以下优点：在形成光刻胶之前，对半导体衬底或需要涂覆光刻胶层的膜层进行烘烤，使位于其上的亲水性硅烷醇经过烘烤后去除，进而使后续涂覆光刻胶层时，避免因为硅烷醇的影响而使光刻胶层中产生空洞，改善器件间的漏电流，提高半导体器件的电性能。
附图说明
图1至图4是现有制作快闪存储器的示意图；
图5至图10是本发明制作快闪存储器的实施例示意图。
具体实施方式
本发明的目的是：在形成光刻胶之前，对半导体衬底或需要涂覆光刻胶层的膜层进行烘烤，使位于其上的亲水性硅烷醇经过烘烤后去除，进而使后续涂覆光刻胶层时，避免因为硅烷醇的影响而使光刻胶层中产生空洞，改善器件间的漏电流，提高半导体器件的电性能。
为了实现上述目的在形成快闪存储器过程中采用改善光刻胶涂布缺陷的工艺流程如下：提供半导体衬底，所述半导体衬底上依次形成有栅氧化层、第一导电层、栅间介质层和图案化第一光刻胶层；以图案化第一光刻胶层为掩膜，刻蚀栅间介质层、第一导电层和栅氧化层至露出半导体衬底，形成浮置栅极；去除第一光刻胶层后，在栅极两侧的半导体衬底内形成源极/漏极；对半导体衬底进行烘烤后，在栅间介质层及半导体衬底上形成第二导电层和图案化第二光刻胶层；以图案化第二光刻胶层为掩膜，刻蚀第二导电层至露出半导体衬底，形成控制栅极；去除第二光刻胶层后，对半导体衬底进行烘烤；于半导体衬底、浮置栅极和控制栅极上形成氮化硅层和图案化第三光刻胶层；以图案化第三光刻胶层为掩膜，刻蚀氮化硅层，在浮置栅极和控制栅极两形成侧墙；进行金属连线工艺，形成快闪存储器。
下面结合附图对本发明的具体实施方式做详细的说明。
图5至图10是本发明制作快闪存储器的实施例示意图。如图5所示，半导体衬底200上形成栅氧化层202，栅氧化层202的材质是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅氧化层202的工艺是热氧化法，在高温环境下，将半导体衬底200暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅氧化层202的厚度都在几十埃左右。
继续参考图5，在栅氧化层202上形成第一导电层204，所述第一导电层204的材质例如是掺杂多晶硅或多晶硅金属硅化物等，其形成的方法例如是低压化学气相沉积法(LPCVD)，以硅甲烷为气体源沉积一层多晶硅层后，再进行掺杂植入制作工艺。
再参考图5，在第一导电层204上形成栅间介质层206，所述栅间介质层206的材料为氮氧化硅或氧化硅-氮化硅-氧化硅(ONO)等；因为快闪存储器要求与浮置栅极接触的栅间介质层206须具备良好的电性，以避免在正常电压下，用来储存电荷的浮置栅极发生漏电或是过早电崩溃的问题。以栅间介电层206的材质是氧化硅/氮化硅/氧化硅为例，以低压化学气相沉积法(LPCVD)形成一层均匀的厚度为2nm～10nm的氧化硅层，接着以低压化学气相沉积法在氧化硅层上形成厚度为2nm～10nm的氮化硅层，然后再以低压化学气相沉积法形成另一层厚度为2nm～10nm的氧化硅层。
如图5所示，在栅间介质层206上旋涂第一光刻胶层207，经过曝光、显影工艺，在第一光刻胶层207上沿位线方向形成第一开口图形，所述第一光刻胶层207上第一开口图形的位置与半导体衬底200内需要形成源极和漏极的位置相对应。
如图6所示，以第一光刻胶层为掩膜，用干法刻蚀法刻蚀栅间介质层206、第一导电层204和栅氧化层202至露出半导体衬底200，形成浮置栅极204a。用灰化法去除第一光刻胶层，接着用湿法刻蚀法去除第一光刻胶层残留及刻蚀残留物，本实施例中，湿法刻蚀采用的溶液为硫酸和双氧水混合溶液或氨水和双氧水混合溶液；经过刻蚀清洗工艺后刻蚀溶液中的氢氧离子会与半导体衬底200中的硅离子反应产生亲水性的硅烷醇205。以浮置栅极204a为掩膜，在半导体衬底200中进行离子注入，形成源极/漏极201。
如图7所示，对半导体衬底进行烘烤，去除硅烷醇205，其中，烘烤时间大于60秒，烘烤温度大于180℃。作为本实施例的优选方案，所述烘烤时间为90秒，烘烤温度为200℃。
继续参考图7，用化学气相沉积法在栅间介质层206及半导体衬底200之上形成第二导电层，第二导电层的材质例如是掺杂复晶硅与金属硅化物；用化学气相沉积法在第二导电层上形成顶盖层210，所述顶盖层210的材料为氮化硅；在顶盖层210上形成第二光刻胶层211，经过曝光、显影工艺，定义控制栅极图形。
第二导电层沉积于半导体衬底200和浮置栅极204a上，由于半导体衬底200和浮置栅极204a高度不同，因此第二导电层是不平坦的，故第二光刻胶层211也不平坦，进而使硅烷醇205易进入第二光刻胶层211内，使第二光刻胶211内产生空洞；但是在第二导电层沉积之前，对半导体衬底200进行烘烤使硅烷醇205蒸发去除，因此在涂覆第二光刻胶层211时不会产生空洞。
再参考图7，以第二光刻胶层211为掩膜，蚀刻顶盖层210和第二导电层至露出半导体衬底200，形成控制栅极208a；由顶盖层210、控制栅极208a、栅间介质层206、浮置栅极204a及栅氧化层202构成堆栈栅极结构。
如图8所示，用灰化法去除第二光刻胶层，接着用湿法刻蚀法去除第二光刻胶层残留及刻蚀残留物，本实施例中，湿法刻蚀采用的溶液为硫酸和双氧水混合溶液或氨水和双氧水混合溶液；经过刻蚀清洗工艺后刻蚀溶液中的氢氧离子会与半导体衬底200中的硅离子反应产生亲水性的硅烷醇215。
继续参考图8，用化学气相沉积法在半导体衬底200和堆栈栅极结构上形成氮化硅层216。
请参照图9，对半导体衬底进行烘烤，去除硅烷醇215，其中，烘烤时间大于60秒，烘烤温度大于180℃。作为本实施例的优选方案，所述烘烤时间为90秒，烘烤温度为200℃。
继续参考图9，在氮化硅层216上形成第三光刻胶层214，所述第三光刻胶层覆盖堆栈栅极结构。
由于半导体衬底200上氮化硅层和堆栈栅极结构上氮化硅层高度不同，因此第三光刻胶层214也不平坦，进而使硅烷醇215易进入第三光刻胶层214内，使第三光刻胶层214内产生空洞；但是在第三光刻胶层214形成之前，对半导体衬底200进行烘烤使硅烷醇215蒸发去除，因此在涂覆第三光刻胶层214时不会产生空洞。
如图10所示，刻蚀氮化硅层，在堆栈栅极结构两侧形成侧墙212a。具体工艺流程如下：对第三光刻胶层进行光刻工艺，定义出侧墙图形；然后以第三光刻胶层为掩膜，沿侧墙图形刻蚀氮化硅层。
去除第三光刻胶层后；用化学气相沉积法在半导体衬底200上形成绝缘层，在绝缘层中形成贯穿绝缘层至露出源极的通孔，然后在通孔内填充满导电物质，形成导电插塞，所述导电物质可以是钨等；在绝缘层及导电插塞上形成金属导线，与导电插塞电性连接，金属导线的形成方法是在绝缘层及导电插塞上形成金属层后，进行微影蚀刻步骤而形成条状的金属导线。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (5)

1.一种改善快闪存储器制作工艺中光刻胶涂布缺陷的方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上依次形成有栅氧化层、第一导电层、栅间介质层和图案化第一光刻胶层；
以图案化第一光刻胶层为掩膜，刻蚀栅间介质层、第一导电层和栅氧化层至露出半导体衬底，形成浮置栅极；
去除第一光刻胶层后，在栅极两侧的半导体衬底内形成源极/漏极；
对半导体衬底进行烘烤后，在栅间介质层及半导体衬底上形成第二导电层和图案化第二光刻胶层；
以图案化第二光刻胶层为掩膜，刻蚀第二导电层至露出半导体衬底，形成控制栅极；
去除第二光刻胶层后，对半导体衬底进行烘烤；
于半导体衬底、浮置栅极和控制栅极上形成氮化硅层和图案化第三光刻胶层；
以图案化第三光刻胶层为掩膜，刻蚀氮化硅层，在浮置栅极和控制栅极两形成侧墙；
进行金属连线工艺，形成快闪存储器；
其中，对半导体衬底进行烘烤时，烘烤时间大于60秒，烘烤温度大于150℃，以去除硅烷醇。
2.根据权利要求1所述改善快闪存储器制作工艺中光刻胶涂布缺陷的方法，其特征在于，所述烘烤时间大于60秒，烘烤温度大于180℃。
3.根据权利要求2所述改善快闪存储器制作工艺中光刻胶涂布缺陷的方法，其特征在于，所述烘烤时间为90秒，烘烤温度为200℃。
4.根据权利要求1所述改善快闪存储器制作工艺中光刻胶涂布缺陷的方法，其特征在于，形成第一导电层和第二导电层的方法为低压化学气相沉积法。
5.根据权利要求4所述改善快闪存储器制作工艺中光刻胶涂布缺陷的方法，其特征在于，所述第一导电层和第二导电层的材料为多晶硅。
CN2009100540193A 2009-06-26 2009-06-26 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法 Expired - Fee Related CN101930949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100540193A CN101930949B (zh) 2009-06-26 2009-06-26 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100540193A CN101930949B (zh) 2009-06-26 2009-06-26 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法

Publications (2)

Publication Number Publication Date
CN101930949A CN101930949A (zh) 2010-12-29
CN101930949B true CN101930949B (zh) 2012-06-20

Family

ID=43370024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100540193A Expired - Fee Related CN101930949B (zh) 2009-06-26 2009-06-26 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法

Country Status (1)

Country Link
CN (1) CN101930949B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103048875A (zh) * 2012-12-27 2013-04-17 上海集成电路研发中心有限公司 一种光刻版结构及其制造方法
CN105374754B (zh) * 2014-08-28 2019-01-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US10691023B2 (en) * 2017-08-24 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for performing lithography process with post treatment
CN110854075B (zh) * 2019-11-13 2022-10-18 上海华力集成电路制造有限公司 Cmos器件制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625800A (zh) * 2002-04-19 2005-06-08 Psk有限公司 灰化方法
CN101140421A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 形成光刻胶图案的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625800A (zh) * 2002-04-19 2005-06-08 Psk有限公司 灰化方法
CN101140421A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 形成光刻胶图案的方法

Also Published As

Publication number Publication date
CN101930949A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101330013B (zh) 隧穿氧化层的制作方法及快闪存储器的制作方法
US20030199149A1 (en) Shallow trench isolation method and method for manufacturing non-volatile memory device using the same
CN101728252B (zh) 形成快闪存储器栅极的方法以及快闪存储器
CN106206598B (zh) 分栅式闪存器件制造方法
TWI661540B (zh) 記憶元件的製造方法
TW202018917A (zh) 非揮發性記憶體及其製造方法
US6870212B2 (en) Trench flash memory device and method of fabricating thereof
CN101930949B (zh) 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法
CN101944509A (zh) 快闪存储器的制作方法
CN103178019A (zh) 嵌入式闪存的字线的制造方法
CN111415937B (zh) 存储器及其形成方法
CN112652626A (zh) NORD flash制造方法、器件和存储介质
CN101399204B (zh) 栅极结构、快闪存储器及其制作方法
KR20010003086A (ko) 플로팅 게이트 형성 방법
KR20060029314A (ko) 플래쉬 메모리의 플로팅 게이트 제조 방법
KR100600955B1 (ko) 비휘발성 메모리 소자의 셀 및 그 제조방법
CN100386864C (zh) 非易失性存储器及其制造方法
CN101894802A (zh) 快闪存储器及其制作方法
KR20050031299A (ko) 플래시 메모리의 컨트롤 게이트 제조방법
KR100452274B1 (ko) 불 휘발성 메모리 셀의 게이트 전극 형성 방법
CN116156884A (zh) 金属浮栅存储器及其制造方法
TW434820B (en) Method for producing self-aligned contact hole
CN100472738C (zh) 非挥发性记忆体的制造方法
CN115000002A (zh) 半导体器件的制作方法、三维存储器及存储系统
TW582115B (en) Split gate flash memory unit having a rounding floating gate and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120620

Termination date: 20200626

CF01 Termination of patent right due to non-payment of annual fee