CN1625800A - 灰化方法 - Google Patents

灰化方法 Download PDF

Info

Publication number
CN1625800A
CN1625800A CNA028287797A CN02828779A CN1625800A CN 1625800 A CN1625800 A CN 1625800A CN A028287797 A CNA028287797 A CN A028287797A CN 02828779 A CN02828779 A CN 02828779A CN 1625800 A CN1625800 A CN 1625800A
Authority
CN
China
Prior art keywords
ashing
ashing method
silicon chip
photoresist
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028287797A
Other languages
English (en)
Other versions
CN100352012C (zh
Inventor
全钟砲
宋龙勋
朴辰右
梁承馥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PSK Inc
Original Assignee
PSK Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PSK Inc filed Critical PSK Inc
Publication of CN1625800A publication Critical patent/CN1625800A/zh
Application granted granted Critical
Publication of CN100352012C publication Critical patent/CN100352012C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供了高压下使用快速传热的灰化(ashing)方法。本发明的方法适用于所有光刻胶的灰化过程，其通过烘烤热托盘上的高剂量离子注入硅基片而能够在灰化步骤中不产生爆裂(poping)的情况下快速除去硬化的光刻胶，在让传统的设备可以继续使用的同时，通过大幅度降低灰化过程的时间而提高了灰化量。本发明的方法包括以下步骤：原位烘烤步骤，本步骤中硅基片被放到热托盘上在10托或更高的压力下烘烤预定的时间；真空化步骤，本步骤中当硅基片被放到热托盘上时达到稳定的真空状态；气体处理步骤，本步骤中把已选择好的反应气体引入反应室中；灰化步骤，本步骤中产生等离子体直到几乎所有的光刻胶都被去除。

Description

灰化方法
技术领域
本发明涉及灰化方法，特别是涉及半导体晶片的灰化方法。该方法的特征在于，在热托盘上高温烘烤半导体基片，以及在灰化步骤中不出现爆裂的情况下快速除去硬化的光刻胶，在让传统的灰化设备能进一步应用的同时通过大幅度减少晶片灰化过程所需的时间来提高灰化量。
背景技术
光刻过程作为半导体器件的制作过程之一，包括以下步骤：在半导体基片上旋涂光刻胶以形成光刻胶层；对该光刻胶层进行选择性地曝光；让曝光后的光刻胶层进一步形成光刻胶图案；在半导体基片没有被光刻胶覆盖的区域进行刻蚀或导入杂质；以及灰化过程，其中，在掺杂注入步骤中除去用作掩模的光刻胶图案。
使用包含氧基或氧离子的等离子体的灰化过程是除去光刻胶图案的过程。传统的灰化过程通过将等离子体导入反应室中进行，在该反应室中，晶片在低压下由适当的加热手段进行加热。由于灰化过程中的灰化速率与温度成正比，所以灰化过程在高温下进行。实际上，在80℃-300℃，光刻胶随温度的升高成比例地巨变到激活能量状态，而在温度超过300℃之后该激活能量下降。
特别指出的是，在离子注入步骤中，光刻胶图案的上层材料发生化学变化而变硬。如前所述，离子注入后的灰化过程是在高温下进行的，而在120℃或更高的温度下就会出现爆裂(poping)现象，这样，由于硬化的光刻胶较低部位处所蒸发物质的膨胀而破坏了硬化的光刻胶层。这种现象是极不希望出现的，因为爆裂导致晶片表面和灰化设备的内表面受到污染并且使得晶片不合格，并导致生产成本的增加和由于灰化过程的延长而导致的生产率的降低。另一方面，为了避免这样的爆裂而在低温下进行灰化过程，又会导致灰化效率低下，因为这样的灰化过程需要更长的工作时间。
如图1所示，传统的灰化设备使用灯加热装置在低温下除去硬光刻胶，随后，将半导体基片放到高温下除去剩余的软光刻胶。
图2图示了在传统的离子注入以后除去光刻胶的方法。这一方法的初始步骤210是将O2、N2和CF4气体充入反应器中，让真空度保持在大约1-10托。在灰化的第一步骤220中，半导体基片被灯或热托盘加热到100℃-150℃，于是硬光刻胶被除去。在灰化的第二步骤230中，除去剩余的软光刻胶。图2中标号240指的是晶片的温度变化。此外，标号250是指由上面的反应所致而生成的气体的图表，它通过由光刻胶去除反应所产生的气体量来显示被除去光刻胶的量。
剂量离子注入硅基片的灰化过程也可以由传统的灰化设备完成。然而，该程序的问题在于，当硅基片的直径增大时，设备的成本也要增加，而且，为了维护此种设备的运转就必需使用更复杂的电动结构和机械结构。因此，与生产率有关的单位价格就上涨了。
发明内容
为了解决上述问题，本发明的目的是提供一种半导体晶片的灰化方法，该方法能够在不产生爆裂的情况下高效快速地除去硬化的硬光刻胶。
本发明的另一个目的是要提供一种能提高灰化过程效率的半导体晶片灰化方法。
为了达到上述目的，本发明提出一种灰化方法，其包括：第一步，把硅基片放到高温热托盘上进行原位烘烤；在接下来的灰化步骤中，采用等离子体将软光刻胶和硬光刻胶同时灰化。本发明适用于任何光刻胶的灰化过程，对于剂量离子注入硅基片尤其具有很高的效率。
与传统的灰化方法不同，本发明的灰化方法包括在灰化步骤前增加一个对硅基片进行高压下原位烘烤的步骤300-1，如图3所示。该过程的下一步，是在与传统方法相似的条件下，进行真空处理步骤300-2和气体处理步骤300-3。紧跟着原位烘烤步骤300-1、真空处理步骤300-2和气体处理步骤300-3之后，在灰化步骤310中，使用等离子体能量将硬光刻胶和软光刻胶一起一次性除去。而且，为了保证光刻胶被完全除去，还可以增加过灰化步骤320。
附图说明
图1图示了现有技术的硅基片灰化设备的结构。
图2图示了基于传统的剂量离子注入硅基片的温度的灰化过程次序图。
图3图示了本发明所涉及的基于剂量离子注入硅基片的温度的灰化过程次序图。
图4到图8是本发明所涉及的、在对剂量离子注入硅基片进行灰化的过程中除去光刻胶的示意图。
图9图示了通路刻蚀(via-etching)的基片在采用传统方法的灰化过程之后的SEM照片。
图10图示了通路刻蚀的基片在采用本发明的灰化过程之后的SEM照片。
具体实施方式
为了更好地理解本发明，下面结合附图说明本发明的优选实施例。
根据本发明，半导体晶片的灰化方法按照图3所示的次序进行。
在原位烘烤步骤300-1中，光刻胶是基于以下事实被除去的：当把硅基片放到高压反应室内的高温热托盘上时，软光刻胶会迅速收缩而不会产生热膨胀。具体地说，在10托或更高压力下把基片放置到温度为200℃-300℃的热托盘上，并维持预定的时间。尽管可以根据如掺杂量等基片条件来恰当地设定此原位烘烤步骤的持续时间，但该持续时间最好是5-20秒，在这种情况下，基片温度会急剧上升，如图3所示。
尤其是，在把剂量离子注入晶片放到高温热托盘上以后，只过5秒种软光刻胶就收缩了，光刻胶的颜色发生变化，并且没有出现爆裂的情况。由于软光刻胶内包含一些易挥发的材料，在等离子体产生之前烘烤20秒或更少的时间之后，这些易挥发的材料会完全消失。
在真空处理步骤300-2中，当硅基片被放置在高温热托盘上时，让反应室处于一个稳定的真空状态。在这个过程中硅基片的温度变化如图3所示。这一步骤的执行条件与传统方法的执行条件相似。
在气体处理步骤300-3中，当硅基片被放置在高温热托盘上时，将工作气体引入反应室内以达到符合工作条件的压力水平，然后保持该压力不变。在这个过程中硅基片的温度变化如图3所示。这里用到的工作气体与传统方法中所用的可以相同。
在上面的任一步骤，即，高压处理步骤300-1、真空处理步骤300-2和气体处理步骤300-3中都没有用到等离子体。
在灰化步骤310中，在放置于高温热托盘上的硅基片保持高温的同时产生等离子体。这里的工作条件与传统灰化方法的第二步灰化步骤的工作条件相同，所不同的是在本发明方法的这一步骤中硬光刻胶410和软光刻胶420被一起除去。
为了提供边缘(margin)而执行的过灰化步骤320的工作条件与灰化步骤310的工作条件相同。
此外，气体产生图表330所示的是在光刻胶去除反应过程中产生的气体，根据此图表可以看出，在灰化步骤310中由该化学反应所产生的气体量保持在特定的水平之上，而在过灰化步骤320中产生的气体量减少，此步骤中几乎所有的光刻胶都已经被除去。
如图3所示，硅基片340的温度在原位烘烤步骤300中迅速上升，而在灰化步骤310中保持为较高的值。
图4到图8图示了按照本发明在剂量离子注入硅基片430上进行灰化的过程中去除光刻胶400。图4示出了在原位烘烤步骤300以前覆盖在硅基片之上的光刻胶400。图5示出了在原位烘烤步骤300之前的步骤中将含有P、B或As的掺杂440离子注入到硅基片430上的过程。图6示出了掺杂注入之后的原位烘烤步骤300，此时硬光刻胶410和软光刻胶420共存于硅基片430上。图7示出了在灰化步骤310中除去硬光刻胶410之后的状态，而图8示出了除去软光刻胶420之后的状态。
然后，证实在按照本发明实施灰化方法时剂量离子注入硅基片上是否有任何爆裂现象发生。此证实过程的实验条件和结果如下表1所示。
表1
HDI晶片  原位烘烤时间(秒)   原位烘烤压力(托)    灰化压力(托) 等离子体能量(瓦) O2(sccm) H2N2(sccm)   热托盘的温度(℃) 结论
31P+6.0E15    10   760     1.5   1500   2000   200  230/250/270 无爆裂
31P+6.0E15    10   760     1.5   1500   2000   400  230/250/270 无爆裂
31P+8.0E15    10   760     1.5   1500   2000   500  230/250/270 无爆裂
31P+8.0E15    10   760     1.5   1500   2000   500  230/250/270 无爆裂
31P+1.0E16    10   760     1.5   1500   2000   500  230/250/270 无爆裂
31P+1.0E16    10   760     1.5   1500   2000   500  230/250/270 无爆裂
75As+3.5E15    10   760     1.5   1500   2000   500  230/250/270 无爆裂
31P+1.0E14    10   760     1.5   1500   2000   500  230/250/270 无爆裂
75As+8.0E15    10   760     1.5   1500   2000   500  230/250/270 无爆裂
31P+1.0E14    10   760     1.5   1500   2000   500  230/250/270 无爆裂
用表1中列出来的如压力、微波、O2气、H2N2气、温度等条件来检测是否有爆裂的情况出现。在压力为1500毫托、等离子体能量为1500瓦、O2气为2000sccm、H2N2气在200-500sccm范围内的情况注入含P或As的掺杂，没有出现爆裂。
然后，在对通路刻蚀的基片进行灰化这一方面上来比较本发明的灰化方法与传统的灰化方法。传统方法的工作条件如表2所示，本发明方法的相应条件如表3所示。
表2
灰化压力托) 等离子体的能量(瓦)     O2(sccm)     N2(sccm)   热托盘的温度(℃)   工作时间(秒)
   1    2500    7000     800     250     230
表3
原位烘烤压力(托) 原位烘烤时间(秒 )  灰化压力(托) 等离子体的能量(瓦)   O2(sccm)    N2(sccm)   热托盘的温度(℃)   工作时间(秒)
  760   10   1   2500  7000   800    250    60
从以上两个表中可以看出，按照本发明方法的工作时间总共是60秒，而在相同的灰化条件下传统方法所需的相应工作时间则为230秒。
在上述工作之后得到的扫描电子显微镜(SEM)照片如图9和图10所示。图9示出的是根据传统方法进行灰化过程之后的SEM照片，图10是按照本发明采用原位烘烤方法之后的SEM照片。在上面两张照片中可以看出，应用传统方法后的SEM照片和应用本发明方法之后的SEM照片并无重大差异。
因此，本发明方法的优点在于在原位烘烤的步骤中避免了由于硬光刻胶层和软光刻胶层之间热膨胀系数不同而造成的爆裂，以及在灰化步骤中硬光刻胶是与软光刻胶一起被除去的。
工业应用
如上所述，本发明提出了一种灰化方法，该方法通过对高温热托盘上剂量离子注入硅基片进行原位烘烤，能快速除去所有的光刻胶尤其是硬化的光刻胶而不出现任何爆裂，因此提高了灰化的工作量并且通过大幅度地缩短工作时间而减少了灰化设备的维护成本。

Claims (9)

1.一种灰化方法，包括：
原位烘烤步骤，这一步骤中，硅基片放置在热托盘上，在10托或更高的压力下烘烤预定的时间；
真空化步骤，这一步骤中，在硅基片被放置在热托盘上时达到稳定的真空状态；
气体处理步骤，这一步骤中，把已选择好的反应气体注入反应室中；
灰化步骤，这一步骤中，产生等离子体，直到几乎所有的光刻胶都被除去。
2.如权利要求1的灰化方法，其特征在于，热托盘的温度范围是200℃-300℃。
3.如权利要求2的灰化方法，其特征在于，热托盘的温度范围是230℃-270℃。
4.如权利要求1的灰化方法，其特征在于，所述原位烘烤步骤的所述预定时间多于5秒但不多于20秒。
5.如权利要求1的灰化方法，其特征在于，反应气体包含O2、N2、H2N2、O3或CF4中的一种或多种。
6.如权利要求1的灰化方法，其特征在于，所述硅基片被注入剂量离子。
7.如权利要求1的灰化方法，其特征在于，所述硅基片是通路刻蚀的基片。
8.如权利要求1的灰化方法，其特征在于，所述硅基片是焊盘刻蚀的基片。
9.如权利要求1的灰化方法，其包括增加的过灰化步骤，在这一步骤中持续产生等离子体，直到所述灰化步骤中几乎所有的光刻胶都已经被所产生的等离子体除去。
CNB028287797A 2002-04-19 2002-10-07 灰化方法 Expired - Fee Related CN100352012C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002/21538 2002-04-19
KR10-2002-0021538A KR100379210B1 (ko) 2002-04-19 2002-04-19 반도체 웨이퍼 애싱 방법

Publications (2)

Publication Number Publication Date
CN1625800A true CN1625800A (zh) 2005-06-08
CN100352012C CN100352012C (zh) 2007-11-28

Family

ID=19720432

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028287797A Expired - Fee Related CN100352012C (zh) 2002-04-19 2002-10-07 灰化方法

Country Status (8)

Country Link
US (1) US20050199262A1 (zh)
EP (1) EP1497856A4 (zh)
JP (1) JP2005523586A (zh)
KR (1) KR100379210B1 (zh)
CN (1) CN100352012C (zh)
AU (1) AU2002348636A1 (zh)
TW (1) TW567556B (zh)
WO (1) WO2003090269A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393842B (zh) * 2007-09-20 2011-08-17 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN102290371A (zh) * 2011-09-01 2011-12-21 上海宏力半导体制造有限公司 接触孔制备过程中光阻的去除方法
CN101930949B (zh) * 2009-06-26 2012-06-20 中芯国际集成电路制造(上海)有限公司 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法
CN102034757B (zh) * 2009-09-28 2013-06-12 中芯国际集成电路制造(上海)有限公司 用于制造包含公共源极晶体管的半导体器件的方法
CN103853055A (zh) * 2012-11-28 2014-06-11 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室烘烤的实时控制方法及装置
CN113867110A (zh) * 2021-09-23 2021-12-31 上海稷以科技有限公司 一种改善高温去胶工艺中光刻胶皱缩的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050071115A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 제조 공정에서 에칭 얼룩 제거방법
KR100679826B1 (ko) * 2004-12-22 2007-02-06 동부일렉트로닉스 주식회사 엠아이엠 영역의 잔류 폴리머 제거 방법
KR100733704B1 (ko) * 2004-12-29 2007-06-28 동부일렉트로닉스 주식회사 게이트 형성 방법
KR101049939B1 (ko) * 2008-02-15 2011-07-15 피에스케이 주식회사 기판 제조 방법
JP5027066B2 (ja) 2008-06-27 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN103681305B (zh) * 2013-11-29 2016-04-27 上海华力微电子有限公司 一种高能离子注入后的去胶方法
CN110088882B (zh) 2016-12-14 2023-05-26 玛特森技术公司 与快速热活化工艺相结合的使用等离子体的原子层刻蚀工艺
CN115323487A (zh) * 2022-07-25 2022-11-11 中国电子科技集团公司第十三研究所 衬底表面刻蚀方法及半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04352157A (ja) * 1991-05-30 1992-12-07 Toyota Autom Loom Works Ltd レジスト除去方法
JPH05136340A (ja) * 1991-11-15 1993-06-01 Nippon Steel Corp 容量ポリシリコンの形成方法
JPH06177088A (ja) * 1992-08-31 1994-06-24 Sony Corp アッシング方法及びアッシング装置
JP3339523B2 (ja) * 1994-03-17 2002-10-28 株式会社日立製作所 アッシング方法
JPH08306668A (ja) * 1995-05-09 1996-11-22 Sony Corp アッシング方法
JPH09162173A (ja) * 1995-12-13 1997-06-20 Fujitsu Ltd アッシング方法及びアッシング装置
JPH10135186A (ja) * 1996-10-29 1998-05-22 Sumitomo Metal Ind Ltd レジストのアッシング方法
JPH1131681A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd アッシング方法およびその装置
JPH1167738A (ja) * 1997-08-18 1999-03-09 Oki Electric Ind Co Ltd アッシング方法および装置
US6078072A (en) * 1997-10-01 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor
JP2000068247A (ja) * 1998-08-24 2000-03-03 Sharp Corp レジストアッシング方法およびレジストアッシング装置
US6242350B1 (en) * 1999-03-18 2001-06-05 Taiwan Semiconductor Manufacturing Company Post gate etch cleaning process for self-aligned gate mosfets
US6406836B1 (en) * 1999-03-22 2002-06-18 Axcelis Technologies, Inc. Method of stripping photoresist using re-coating material
WO2001029879A2 (en) * 1999-10-20 2001-04-26 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6409932B2 (en) * 2000-04-03 2002-06-25 Matrix Integrated Systems, Inc. Method and apparatus for increased workpiece throughput

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393842B (zh) * 2007-09-20 2011-08-17 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN101930949B (zh) * 2009-06-26 2012-06-20 中芯国际集成电路制造(上海)有限公司 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法
CN102034757B (zh) * 2009-09-28 2013-06-12 中芯国际集成电路制造(上海)有限公司 用于制造包含公共源极晶体管的半导体器件的方法
CN102290371A (zh) * 2011-09-01 2011-12-21 上海宏力半导体制造有限公司 接触孔制备过程中光阻的去除方法
CN103853055A (zh) * 2012-11-28 2014-06-11 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室烘烤的实时控制方法及装置
CN113867110A (zh) * 2021-09-23 2021-12-31 上海稷以科技有限公司 一种改善高温去胶工艺中光刻胶皱缩的方法

Also Published As

Publication number Publication date
JP2005523586A (ja) 2005-08-04
KR100379210B1 (ko) 2003-04-08
TW200305946A (en) 2003-11-01
EP1497856A1 (en) 2005-01-19
AU2002348636A1 (en) 2003-11-03
CN100352012C (zh) 2007-11-28
US20050199262A1 (en) 2005-09-15
WO2003090269A1 (en) 2003-10-30
TW567556B (en) 2003-12-21
EP1497856A4 (en) 2008-04-09
KR20020038644A (ko) 2002-05-23

Similar Documents

Publication Publication Date Title
CN100352012C (zh) 灰化方法
US9564344B2 (en) Ultra low silicon loss high dose implant strip
KR101492533B1 (ko) 얕은 접합을 형성하기 위한 기술
KR102013959B1 (ko) 개선된 디바이스 무결성을 위한 포토레지스트 스트립 공정들
US20140103010A1 (en) Plasma mediated ashing processes that include formation of a protective layer before and/or during the plasma mediated ashing process
US7629275B2 (en) Multiple-time flash anneal process
CN102652351A (zh) 在高剂量植入剥除前保护硅的增强式钝化工艺
US20150357202A1 (en) Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
CN1495861A (zh) 水蒸汽作为处理气，用于离子植入后抗蚀剂剥离中硬壳、抗蚀剂和残渣的去除
CN101673674B (zh) 一种多晶硅预掺杂方法
CN104391434A (zh) 光刻胶去除方法
KR960007620B1 (ko) 레지스트 제거 방법
JP2011530170A (ja) チャンバのプラズマ洗浄プロセス方法
US6555451B1 (en) Method for making shallow diffusion junctions in semiconductors using elemental doping
KR100286769B1 (ko) 반도체 소자의 제조방법
US20240071773A1 (en) Ion implantation for increased adhesion with resist material
CN117055310A (zh) 一种去除光刻胶的方法
JP2023012755A (ja) 半導体装置の製造方法
CN1819119A (zh) 硅构件及其制造方法
CN115712229A (zh) 晶圆表面光刻胶的处理方法及半导体设备
KR20020003611A (ko) 반도체 소자의 전극용 폴리실리콘층 도핑 방법
JPH06168956A (ja) 薄膜トランジスタの製造方法
Buffat et al. Evaluation of electron beam stabilization for ion implant processing
JPH10284468A (ja) 半導体装置の製造方法
CN103681305A (zh) 一种高能离子注入后的去胶方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071128

Termination date: 20151007

EXPY Termination of patent right or utility model