CN102034757B - 用于制造包含公共源极晶体管的半导体器件的方法 - Google Patents

用于制造包含公共源极晶体管的半导体器件的方法 Download PDF

Info

Publication number
CN102034757B
CN102034757B CN 200910196839 CN200910196839A CN102034757B CN 102034757 B CN102034757 B CN 102034757B CN 200910196839 CN200910196839 CN 200910196839 CN 200910196839 A CN200910196839 A CN 200910196839A CN 102034757 B CN102034757 B CN 102034757B
Authority
CN
China
Prior art keywords
grid
common source
substrate
public source
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910196839
Other languages
English (en)
Other versions
CN102034757A (zh
Inventor
孙俊菊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910196839 priority Critical patent/CN102034757B/zh
Publication of CN102034757A publication Critical patent/CN102034757A/zh
Application granted granted Critical
Publication of CN102034757B publication Critical patent/CN102034757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种用于制造包含公共源极晶体管的半导体器件的方法，所述方法包括：提供衬底，在所述衬底上形成多个浅沟槽隔离区，并在所述浅沟槽隔离区中填充绝缘层；在所述多个浅沟槽隔离区之间的衬底上形成至少两个栅极；在未来不形成公共源极的衬底区域上涂敷光刻胶；刻蚀去除将要形成公共源极的浅沟槽隔离区内的绝缘层；进行离子注入，形成公共的源极；在所述至少两个栅极之间形成了公共源极的区域上涂敷光刻胶。根据本发明的方法能够有效解决共源极双栅极MOSFET的栅极坍塌现象，提高生产工艺的良品率。

Description

用于制造包含公共源极晶体管的半导体器件的方法
技术领域
本发明涉及半导体制造工艺，特别涉及共源极双栅极场效应晶体管(DGFET)器件的制造工艺。
背景技术
为了制造集成密度越来越高的集成电路，如存储器、逻辑器件等，需要找到一种能进一步缩小晶体管，特别是场效应晶体管(FET)尺寸的途径。然而，FET尺寸的缩小也会带来一些问题，当沟道长度减小到一定程度后会出现的一系列二级物理效应，统称为短沟道效应。短沟道效应会影响晶体管的阈值电压、产生与迁移率相关的效应及载流子速度饱和效应以及导致器件的亚阈特性退化。
为降低二级物理效应的影响，实现短沟道器件，要在器件结构上加以改进。一方面设法降低沟道电场，尤其是漏端电场；另一方面要消除PN结之间、器件之间的相互作用。因此出现了轻掺杂漏MOS结构(LDD)和绝缘衬底上硅(SOI)结构等技术，并由标准的单栅极金属氧化物半导体场效应晶体管(MOSFET)进一步发展为双栅极MOSFET。现已公知的是，双栅或两个栅极的MOSFET器件具有优越于常规的单栅极MOSFET的多项优点。具体地，双栅极MOSFET器件具有较高的跨导、较低的寄生电容以及改进了的短沟道效应。例如，对30nm沟道的双栅极MOSFET器件进行的蒙特卡洛模拟显示出双栅极器件具有更高的跨导(2300mS/mm)和更快的开关速度。此外，改进的短沟道特性可以将晶体管的沟道长度降低到20nm，并且沟道区中不需要掺杂。这避免了单栅极MOSFET通常具有的与沟道掺杂有关的隧道击穿、掺杂剂量子化以及掺杂剂耗尽等问题。
传统的使用自对准技术制作共源极双栅极MOSFET的方法如图1A至1F所示。如图1A所示，提供一具有<110>或<111>晶向的硅衬底100，在硅衬底100上形成若干个浅沟槽隔离(STI)区101、102以及103，定义出有源区域。在该浅沟槽隔离区101、102以及103中填充绝缘材料。接着，如图1B所示，在硅衬底100上沉积并刻蚀形成双栅极A、A’结构。以双栅极A为例说明其结构组成。双栅极A包含位于硅衬底100上的第一介电层111，材料可以选择为氧化硅，厚度为50-120埃，采用炉管氧化法形成；位于第一介电层111上面的第一栅极112，材料可以选择为多晶硅，厚度为500-2500埃，采用炉管沉积法形成；位于第一栅极112上的第二介电层113，材料可以选择为氧化硅，厚度为100-250埃，采用炉管氧化法形成；位于第二介电层113上面的第二栅极114，材料可以选择为多晶硅，厚度为1000-3000埃，采用炉管沉积法形成。另一双栅极A’的结构和形成工艺与双栅极B类似，依次包括第一介电层121、第一栅极122、第二介电层123和第二栅极124。
然后，如图1C所示，在填充有绝缘物的浅沟槽隔离区101、103上面，即未来不形成公共源极的衬底区域上涂敷光刻胶层11、12，在双栅极A的上面涂敷光刻胶层11A，在填充有绝缘物的浅沟槽隔离区103上面涂敷光刻胶层12，在双栅极A’的上面涂敷光刻胶层12A。所涂敷的光刻胶层厚度均大约为8000-15000埃。然后利用刻蚀的方法去除浅沟槽隔离区102内的绝缘物，形成未来要形成公共源极的沟槽102’，深度大约为2000埃。接着，如图1D所示，进行离子注入，形成公共源极105。然后，如图1E所示，利用灰化的方法去除离子注入后的光刻胶层11、11A、12以及12A。如图1F所示，进行离子注入，形成漏极104、107。
离子注入后，所涂敷的光刻胶层外面一层会变硬，形成坚硬的外壳。而离子注入后的灰化过程是在高温下进行的，使得光刻胶层就会出现膨胀现象。膨胀会导致晶片表面和灰化设备的内表面受到污染。尤其是漏极上带有坚硬外壳并膨胀的光刻胶对栅极施加很大的压力，从而造成栅极倒塌。如图2A所示，光刻胶层201在灰化过程中产生了与晶片表面方向平行的压力。若此压力过大，会挤压到与其相邻的双栅极结构200，从而出现栅极坍塌的现象。图2B中SEM照片示出了目检情况下的栅极202和203坍塌的情况。这种栅极坍塌使得器件遭到破坏，导致生产的良品率降低，成本增加，这种情况是极其不希望出现的。
以往试图解决栅极坍塌的方法有以下几种。第一种方法为优化工艺条件，如灰化工艺源气体的频率、源气体的类型以及灰化装置等等，对于解决栅极坍塌几乎没有任何效果。第二种方法为降低灰化温度，但是结果表明栅极的坍塌依然很严重。
因此，需要一种能够有效解决共源极双栅极MOSFET的栅极坍塌的方法，以提高生产工艺的良品率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为解决共源极双栅极MOSFET的栅极坍塌问题，提高生产工艺的良品率，本发明提供了一种用于制造包含公共源极晶体管的半导体器件的方法，所述方法包括：提供衬底，在所述衬底上形成多个浅沟槽隔离区，并在所述浅沟槽隔离区中填充绝缘层；在所述多个浅沟槽隔离区之间的衬底上形成至少两个栅极；在未来不形成公共源极的衬底区域上涂敷光刻胶；刻蚀去除将要形成公共源极的浅沟槽隔离区内的绝缘层；进行离子注入，形成公共的源极；在所述至少两个栅极之间形成了公共源极的区域上涂敷光刻胶。
根据本发明的另一方面，所述方法还包括利用灰化的方法去除离子注入后的光刻胶。
根据本发明的制造工艺可以彻底解决在光刻胶灰化去除的过程中栅极坍塌的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A至图1F是传统的共源极双栅极MOSFET结构剖面示意图；
图2A是双栅极受到光刻胶层的压力示意图；
图2B是具有坍塌栅极的共源极双栅极MOSFET的SEM图；
图3A至图3G是根据本发明的具有支撑光刻胶层的共源极双栅极MOSFET结构剖面示意图；
图4A是根据本发明的双栅极受到光刻胶层的压力示意图；
图4B根据本发明的具有支撑光刻胶层的共源极双栅极MOSFET的SEM图；
图5是根据本发明的具有支撑光刻胶层的共源极双栅极MOSFET的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决共源极双栅极MOSFET的栅极坍塌的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了克服共源极双栅极MOSFET器件的栅极坍塌的问题，本发明提出了一种在多个双栅之间加一层支撑光刻胶层的结构来克服这一问题。参照图3A至图3G，示出根据本发明的在双栅极之间涂敷一层支撑光刻胶层的制作工艺流程中各个步骤的剖视图。
如图3A所示，提供一具有<110>或<111>晶向的硅衬底300，在硅衬底300上形成若干个的浅沟槽隔离区301、302以及303，定义出有源区域。在该浅沟槽隔离区301、302以及303中填充绝缘材料。
接着，如图3B所示，在硅衬底300上沉积并刻蚀形成双栅极B、B’结构。以双栅极B为例说明其结构组成。双栅极B包含位于硅衬底300上的第一介电层311，材料可以选择为氧化硅，厚度为50-120埃，采用炉管氧化法形成；位于第一介电层311上面的第一栅极312，材料可以选择为多晶硅，厚度为500-2500埃，采用炉管沉积法形成；位于第一栅极312上的第二介电层313，材料可以选择为氧化硅，厚度为100-250埃，采用炉管氧化法形成；位于第二介电层313上面的第二栅极314，材料可以选择为多晶硅，厚度为1000-3000埃，采用炉管沉积法形成。另一双栅极B’的结构和形成工艺与双栅极B类似，依次包括第一介电层321、第一栅极322、第二介电层323和第二栅极324。
然后，如图3C所示，在填充有绝缘物的浅沟槽隔离区301、303上面，即未来不形成公共源极的衬底区域上涂敷光刻胶层31、32，在双栅极B的上面涂敷光刻胶层31A，在填充有绝缘物的浅沟槽隔离区303上面涂敷光刻胶层32，在双栅极B’的上面涂敷光刻胶层32A。所涂敷的光刻胶层厚度均大约为8000-15000埃，利用刻蚀的方法去除浅沟槽隔离区302内的绝缘物，形成将要作为公共源极的沟槽302’，深度大约为2000埃。
接着，如图3D所示，进行离子注入，形成公共源极305。
接下来，如图3E所示，在源极305上涂敷一层支撑光刻胶层33，高度大约为8000-25000埃。
然后，如图3F所示，利用灰化的方法一同去除离子注入后的光刻胶层31、31A、32、32A以及支撑光刻胶层33。具体反应条件是：首先是将N2、O2和CF4气体充入反应器中，让真空度保持在大约1-10托。接着半导体基片用灯或热托盘加热到100-150摄氏度，于是经过离子注入变硬的光刻胶层部分被除去。然后，除去正常的光刻胶层。接着，进行SPM清洗：用H2SO4溶液和H2O2溶液按比例配成SPM溶液，SPM溶液具有很强的氧化能力，可将金属氧化后溶于清洗液，并将有机污染物氧化成CO2和H2O。接着用SPM清洗硅片可去除硅片表面的有机污物。
接着，如图3G所示，进行离子注入，形成漏极304、307。
如图4A所示，支撑光刻胶层402的形成使得双栅极400的两侧均有光刻胶层，当光刻胶401在灰化过程中向双栅极400施加压力时，支撑光刻胶402起到支撑的作用，使得栅极不会因为压力而坍塌。因此，支撑光刻胶层402的存在彻底解决了灰化过程中双栅极坍塌的问题。如图4B所示，经SEM检测并未发现有栅极坍塌的现象。
图5的流程图示出了制作根据本发明实施例的具有支撑光刻胶层结构的共源极双栅极MOSFET工艺流程。在步骤501中，提供硅衬底，在硅衬底上形成多个浅沟槽隔离区，并在其中填充绝缘层，从而定义出有源区域。在步骤502中，在硅衬底上的浅沟槽隔离区之间沉积并刻蚀形成至少两个栅极。所述栅极可以是双层栅极结构，包含位于硅衬底上面的第一介电层，位于第一介电层上面的第一栅极，位于第一栅极上面的第二介电层以及位于第二介电层上面的第二栅极。在步骤503中，在未来不形成公共源极的衬底上的区域上面涂敷一层光刻胶，在双栅极上面同时涂敷一层光刻胶，利用刻蚀的方法去除将要形成公共源极的浅沟槽隔离区内的绝缘物。在步骤504中，进行离子注入，形成公共的源极。在步骤505中，在形成了公共源极的区域上涂敷一层光刻胶，起到支撑栅极的作用。在步骤506中，利用灰化的方法去除离子注入后的光刻胶层以及用于支撑的光刻胶层。在步骤507中，进行离子注入，形成漏极。
对于本领域技术人员显而易见的是，根据本发明的工艺方法不仅适用于这里所描述的双栅极晶体管结构，而且适用于单层栅极的结构。
根据如上所述的实施例制造的具有支撑光刻胶层的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (6)

1.一种用于制造包含公共源极晶体管的半导体器件的方法，其特征在于，所述方法包括：
提供衬底，在所述衬底上形成多个浅沟槽隔离区，并在所述浅沟槽隔离区中填充绝缘层；
在所述多个浅沟槽隔离区之间的衬底上形成至少两个栅极；
在未来不形成公共源极的衬底区域上涂敷光刻胶；
刻蚀去除将要形成公共源极的浅沟槽隔离区内的绝缘层；
进行离子注入，形成公共的源极；
在所述至少两个栅极之间形成了公共源极的区域上涂敷光刻胶；
利用灰化的方法去除离子注入后的所有光刻胶。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括进行离子注入，形成漏极。
3.根据权利要求1所述的方法，其特征在于，所述栅极是双层栅极结构，包含位于硅衬底上的第一介电层，位于第一介电层上的第一栅极，位于第一栅极上的第二介电层以及位于第二介电层上的第二栅极。
4.根据权利要求1所述的方法，其特征在于，所述栅极的材料是多晶硅。
5.根据权利要求1所述的方法，其特征在于，所述在所述至少两个栅极之间形成了公共源极区域上涂覆的光刻胶的厚度为8000-25000埃。
6.根据权利要求1所述的方法，其特征在于，所述晶体管是MOSFET。
CN 200910196839 2009-09-28 2009-09-28 用于制造包含公共源极晶体管的半导体器件的方法 Active CN102034757B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910196839 CN102034757B (zh) 2009-09-28 2009-09-28 用于制造包含公共源极晶体管的半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910196839 CN102034757B (zh) 2009-09-28 2009-09-28 用于制造包含公共源极晶体管的半导体器件的方法

Publications (2)

Publication Number Publication Date
CN102034757A CN102034757A (zh) 2011-04-27
CN102034757B true CN102034757B (zh) 2013-06-12

Family

ID=43887444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910196839 Active CN102034757B (zh) 2009-09-28 2009-09-28 用于制造包含公共源极晶体管的半导体器件的方法

Country Status (1)

Country Link
CN (1) CN102034757B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564931A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072108A1 (en) * 2001-02-22 2004-04-15 Man-Sok Hyon Method of forming resist patterns in a semiconductor device and a semiconductor washing liquid used in said method
CN1625800A (zh) * 2002-04-19 2005-06-08 Psk有限公司 灰化方法
US20050224923A1 (en) * 2004-04-08 2005-10-13 Jon Daley Methods of eliminating pattern collapse on photoresist patterns
CN101312160A (zh) * 2007-05-25 2008-11-26 东部高科股份有限公司 半导体存储装置及其制造方法
CN101330056A (zh) * 2007-06-19 2008-12-24 中芯国际集成电路制造(上海)有限公司 用于在存储器结构中形成自对准共源极的方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072108A1 (en) * 2001-02-22 2004-04-15 Man-Sok Hyon Method of forming resist patterns in a semiconductor device and a semiconductor washing liquid used in said method
CN1625800A (zh) * 2002-04-19 2005-06-08 Psk有限公司 灰化方法
US20050224923A1 (en) * 2004-04-08 2005-10-13 Jon Daley Methods of eliminating pattern collapse on photoresist patterns
CN101312160A (zh) * 2007-05-25 2008-11-26 东部高科股份有限公司 半导体存储装置及其制造方法
CN101330056A (zh) * 2007-06-19 2008-12-24 中芯国际集成电路制造(上海)有限公司 用于在存储器结构中形成自对准共源极的方法和装置

Also Published As

Publication number Publication date
CN102034757A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
CN100440517C (zh) 具有增加的沟道长度的半导体器件及其制造方法
CN100419992C (zh) 具有铟掺杂子区域的栅隔离区的半导体结构
CN102751325B (zh) 一种隧穿场效应晶体管及其制造方法
US20060220108A1 (en) Field-effect transistor in semiconductor device, method of manufacturing the same
CN102280411B (zh) 制作半导体器件结构的方法
CN102034757B (zh) 用于制造包含公共源极晶体管的半导体器件的方法
CN112002674A (zh) 一种半导体器件的制造方法
US9419015B1 (en) Method for integrating thin-film transistors on an isolation region in an integrated circuit and resulting device
CN101740389A (zh) Mos晶体管及其形成方法
JP2004111440A (ja) 半導体装置
CN104425500B (zh) Sonos非挥发性存储器及其制造方法
CN102347280B (zh) 一种用于形成半导体器件结构的方法
CN102194749B (zh) 制作互补型金属氧化物半导体器件的方法
CN102044492B (zh) 用于制造半导体器件的方法
CN101908507B (zh) Nrom器件的制作方法
CN104599969A (zh) 一种减小槽栅结构半浮栅器件漏电的方法
CN102299075B (zh) 制作半导体器件结构的方法
CN110707086B (zh) 半导体元件
CN102412206B (zh) 快闪存储器的制造方法
KR100541155B1 (ko) 반도체 소자의 캐패시터 제조방법
CN101814503A (zh) 一种互补栅控pnpn场效应晶体管及其制造方法
JPH07321303A (ja) Ｍｏｓ型半導体装置及びその製造方法
KR101120174B1 (ko) 반도체 소자의 제조 방법
CN101783324B (zh) Cmos晶体管及其制作方法
CN111933642A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130105

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130105

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant