CN101330056A - 用于在存储器结构中形成自对准共源极的方法和装置 - Google Patents
用于在存储器结构中形成自对准共源极的方法和装置 Download PDFInfo
- Publication number
- CN101330056A CN101330056A CNA2007100422056A CN200710042205A CN101330056A CN 101330056 A CN101330056 A CN 101330056A CN A2007100422056 A CNA2007100422056 A CN A2007100422056A CN 200710042205 A CN200710042205 A CN 200710042205A CN 101330056 A CN101330056 A CN 101330056A
- Authority
- CN
- China
- Prior art keywords
- common source
- photoresist layer
- inclination angle
- source
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种用于在存储器结构中形成自对准共源极的方法,包括以下步骤:在基底上形成多条字线,其中每条字线的两侧分别为源极区域和漏极区域;在源极区域进行光刻以形成光阻层,其中光阻层覆盖漏极区域和部分字线;对光阻层未覆盖的源极区域进行蚀刻以将所有源极区域连通为共源区域以及通过离子束对共源区域进行离子注入以形成自对准共源极,离子束的入射方向与基底表面的法线相隔一倾斜角。另外,本发明还提供实现以上方法的装置。采用以上技术方案,使得共源区域边界下的侧向搀杂浓度显著增加,从而在源区尺寸持续减小的情况下,共源极的电阻始终能保持大尺寸共源极同样的水平,共源极阻值降低到符合要求的范围。
Description
技术领域
本发明一般涉及存储器的制造工艺,尤其涉及用于在存储器结构中形成自对准共源极的方法和装置。
背景技术
在诸如快闪存储器的存储器制造工艺中,采用了自对准共源极(SAS)的结构。如图2所示,示出了待形成SAS的典型闪存单元的局部剖视图,它是以图1中的A-A′平面所获得的截面图。通常在形成自对准共源极结构之前,如图3所示(图3是以图1中的B-B′平面所获得的截面图),在字线形成之前,通过有源区光刻和有源区蚀刻,会在基底表面会形成相互交替的有源区(AA)以及浅槽隔离区(STI)。在之后的工艺中,各个组件都在有源区的区域进行制造,这些组件之间用浅槽隔离区隔开以防止组件之间阴电学上的相互干扰而失效。图2是图1沿AA’线的剖面图,参考图2,在基底10生成氧化层12,随后在其上依次生成第一多晶层14、介电层16和第二多晶层18而形成多层结构,然后通过对多层结构图案化等步骤而在基底形成源极区域20和漏极区域22,而源漏之间的多层结构就形成了字线。这样就可以在源极区域20开始形成自对准共源极的工艺。
如图4所示,示出了现有技术中形成自对准共源极的方法的流程图。首先进行第一次光刻以覆盖漏极区域22(步骤401),这可以通过在具有字线的基底10以及部分字线上涂覆光刻胶以形成光阻层并对光阻层进行显影而形成源区图形而实现,之后对源极区域20进行杂质离子注入(步骤402)。随后,将光阻层去除后对整个结构进行退火(步骤403),退火后进行第二次光刻(步骤404),该过程类似于第一次光刻,从而形成由光阻层组成的共源区图形。然后对光阻层未覆盖的源极区域进行蚀刻(步骤405),之后进行第二次杂质离子注入(步骤406),最后在将光阻层去除后对整个结构进行退火(步骤407)以在源极区域20形成自对准共源极。
在上述过程中,由于传统共源区离子注入剂量很高,注入离子束是垂直于基底。为了获得稳定均匀的共源极阻值,源区离子注入需要分两次进行,这样就需要两次光刻,第一次主要针对水平有源区进行一次离子注入,所以光刻后没有蚀刻过程直接进行离子注入。第二次光刻后先对浅槽隔离区进行蚀刻以去除此区域的氧化物,然后进行离子注入使得各个源极区域连通以形成共源区域。这样在传统工艺中需要两次光刻和两次退火。这样的工艺过程只适合0.18微米或以上的技术制程,且成本较高。
此外,在快闪存储器中使用的SAS结构必须将其阻值保持在低于特定阈值(例如300ohm/sq)以下的水平以提高擦除性能。然而,在当前半导体产业中,一直有一种趋势,即追求更高的组件密度和更高的速度,以获得高性能高容量的快闪存储器。为了满足这些需求,芯片中器件的特征尺寸也将不断地按比例缩小。所谓的按比例缩小即按比例缩小组件结构和电路尺寸以制造更小的组件,而这些缩小的参数系根据其原来较大而为缩小的组件而来。当制造技术达到0.18μm或更高要求时,SAS的关键尺寸(CD)就必须随着工艺要求而减小。而如果仍然采用以上形成SAS的离子注入方案,即离子束以竖直方向(垂直于基底表面的方向)进入源极区域20(如图5所示),这就会导致源极线电阻的突然增加。通常在SAS CD从0.24μm减小到0.20μm(或更小)时,SAS电阻就会从低值(比如300ohm/sq)升高到一个较高的值(比如大于1000ohm/sq)。这就使得在减小组件尺寸的同时无法保持原有的擦除性能。
发明内容
本发明致力于解决以上现有技术中存在的问题而提供一种新颖的用于在存储器结构中形成自对准共源极的方法和装置。
根据本发明,提供一种用于在存储器结构中形成自对准共源极的方法,包括以下步骤:在基底上形成多条字线,其中每条字线的两侧分别为源极区域和漏极区域;在所述源极区域进行光刻以形成光阻层,其中所述光阻层覆盖所述漏极区域;对所述光阻层未覆盖的源极区域进行蚀刻以将所有源极区域连通为共源区域;以及通过离子束对所述共源区域进行离子注入以形成所述自对准共源极,所述离子束的入射方向与基底表面的法线相隔一倾斜角。
在以上用于在存储器结构中形成自对准共源极的方法中,较佳地,还包括以下步骤:在所述进行离子注入的步骤后去除所述光阻层;以及对所述基底进行退火。
在以上用于在存储器结构中形成自对准共源极的方法中,较佳地,所述进行离子注入的步骤包括以下步骤:以第一入射方向和/或以第二入射方向进行离子注入,其中,所述第一入射方向和所述第二入射方向分别位于所述基底表面的法线的两侧,并分别与所述法线相隔第一倾斜角和第二倾斜角。
在以上用于在存储器结构中形成自对准共源极的方法中,较佳地,所述第一倾斜角与所述第二倾斜角相同。
在以上用于在存储器结构中形成自对准共源极的方法中,较佳地,所述第一倾斜角与所述第二倾斜角不同。
在以上用于在存储器结构中形成自对准共源极的方法中,较佳地,所述倾斜角为10-30度。
在以上用于在存储器结构中形成自对准共源极的方法中,较佳地,所述倾斜角为15度。
在以上用于在存储器结构中形成自对准共源极的方法中,较佳地,所述离子束为砷离子束。
根据本发明,还提供一种一种用于在存储器结构中形成自对准共源极的设备,包括:字线形成装置,用于在基底上形成多条字线,其中每条字线的两侧分别为源极区域和漏极区域;光刻装置,用于在所述源极区域进行光刻以形成光阻层,其中所述光阻层覆盖所述漏极区域和部分字线;蚀刻装置,用于对所述光阻层未覆盖的源极区域进行蚀刻以将所有源极区域连通为共源区域;以及离子注入装置,用于通过离子束对所述共源区域进行离子注入以形成所述自对准共源极,所述离子束的入射方向与基底表面的法线相隔一倾斜角。
在以上用于在存储器结构中形成自对准共源极的装置中,较佳地,还包括退火装置,用于对去除所述光阻层的所述基底进行退火。
随着微电子技术的不断发展,存储器也正在向高容量、高速度、便携式(小体积)、低能耗的方向发展,但是当器件的特征尺寸降低到0.18微米以下时,用传统的共源区离子束注入形成的快闪存储器的共源区阻值将会急速上升,这必将增加器件的能耗。采用以上本发明新颖的技术方案,在综合考虑了芯片结构和离子束注入的工艺细节之后,对传统的共源区离子注入做了改进,巧妙地将离子束的入射方向与基底表面的法线相隔一倾斜角,使得共源区域边界下的侧向搀杂浓度显著增加,从而在源区尺寸持续减小(0.13微米及以下)的情况下,共源极的电阻始终能保持大尺寸(0.18微米以上)共源极同样的水平,共源极阻值降低到符合要求的范围。这样,在减小组件尺寸的同时还能够保持原有的高擦除性能。另外,采用以上与传统的技术方案相比,本发明还减少了光刻和高温退火步骤,从而简化了工艺并大大减少了制造成本。
附图说明
图1是待形成自对准共源极的基底的顶视图;
图2是以图1中的A-A’平面所获得的截面图;
图3是以图1中的B-B’平面所获得的截面图;
图4是根据现有技术中形成自对准共源极的方法的流程图;
图5是根据现有技术的形成自对准共源极的方法中进行离子注入步骤的示意图;
图6是根据本发明的实施例形成自对准共源极的方法的流程图;
图7是根据本发明的实施例形成自对准共源极的方法中进行离子注入步骤的示意图;
图8是根据本发明的实施例形成自对准共源极的装置的结构框图。
具体实施方式
下面结合附图,对本发明的优选实施方式进行详细的说明,附图中类似的结构采用相同的标号。
用于在存储器结构中形成自对准共源极的方法
以下参照图6描述根据本发明的实施例形成自对准共源极的方法。
在形成自对准共源极之前,如图3所示,在基底表面会形成相互交替的有源区域(AA)以及浅槽隔离区(STI)。之后,参考图2,在基底10生成氧化层12,随后在其上依次生成第一多晶层14、介电层16和第二多晶层18而形成多层结构,然后通过对多层结构图案化等步骤而在基底形成源极区域20和漏极区域22,而源漏之间的多层结构就形成了字线。这样就可以在源极区域20开始形成自对准共源极的工艺。
图6是根据本发明的实施例形成自对准共源极的方法的流程图,该方法包括以下步骤:
步骤602:在源极区域20进行光刻以形成光阻层24,其中所述光阻层24覆盖所述漏极区域22以及部分字线。在该步骤中,通过在多层结构上涂覆光刻胶已形成光阻层并对光阻层进行显影而实现。当然,还可以使用本领域其他熟知的光刻材料。
步骤604:对光阻层24未覆盖的源极区域20进行蚀刻以将所有源极区域20连通为共源区域。根据本发明的一个实施例,可以使用氯气、氧气等化学气体与光阻未覆盖的源极区域发生化学反应继而形成挥发气体而进行蚀刻。本领域已知的其他蚀刻方式和蚀刻材料也可应用于本发明,其对本发明的实现没有任何影响。该蚀刻步骤的主要目的是实现所有源极区域的连通,以利于后续离子注入时形成阻值均匀的共源极。
步骤606:通过离子束对所述共源区域进行离子注入。在该步骤中,与现有技术中的不同,杂质离子束并不是垂直于基底表面入射,而是以与基底表面的法线相隔一倾斜角的方向入射到基底表面,如图7所示。具体工艺可采用机械装置将基底旋转对应角度来达到离子束入射方向与基底表面的法线相隔一倾斜角的效果。当然,还可以采用其他本领域的已知的方向来使离子束的入射方向倾斜,比如直接旋转离子束发生器的角度等。由于在离子注入过程中引入倾斜角,使得共源区域边界下(即AA区域两侧)的侧向搀杂浓度显著增加,从而在源区尺寸持续减小(0.13微米及以下)的情况下,共源极的电阻始终能保持大尺寸(0.18微米以上)共源极同样的水平,共源极阻值降低到符合要求的范围。
关于倾斜的角度,只要能够达到AA区域两侧的侧向搀杂浓度增加的效果,可采用任何的倾斜角的角度,这都包含在本发明的范围之内。当然,由于设备和环境的限制以及根据所达到效果的显著性,本申请的发明人发现该倾斜角角度在10-30度之间能够达到较佳的技术效果,尤其是15度的倾斜角能够获得最佳的技术效果。以下表1示出了现有技术以及本发明一实施例所获得的共源极电阻的数值:
表1
另外,根据本发明的另一实施例还可以以下方式实现离子注入的步骤:以第一入射方向和/或以第二入射方向进行离子注入,其中,第一入射方向和第二入射方向分别位于基底表面的法线的两侧,并分别与该法线相隔第一倾斜角和第二倾斜角。具体说来,如图7所示的入射方向位于法线的右侧,同样可以交替采用位于法线左侧的入射方向。在一个实施例中,第一倾斜角和第二倾斜角采用相同的倾斜角;在另一实施例中,根据所应用的环境,可使第一倾斜角和第二倾斜角采用不同的倾斜角。
对于离子束的类型、能量和剂量,可以采用本领域已知的任何方式,比如砷离子、磷离子或各种混合类型离子束。例如,在注入砷离子时,能量可用40千电子伏特,剂量为1015厘米-2,等等。
最后,可选的,在将光阻层24去除后对基底10进行退火(步骤608)。在该步骤中,可以采用氮气等惰性气体环境进行退火以使所注入的离子层能够充分活化以更有效地获得符合要求的源极区域阻值。当然,可以采用本领域已知的其他退火方式。
用于在存储器结构中形成自对准共源极的装置
以下参照图8描述根据本发明的实施例形成自对准共源极的装置。
图6是根据本发明的实施例形成自对准共源极的装置的结构框图。如图8所示,在字线形成装置802中,在基底上形成多条字线,其中每条字线的两侧分别为源极区域和漏极区域,其具体操作如上所述,在此不再赘述。
在光刻装置804中,在源极区域进行光刻以形成光阻层,其中光阻层覆盖漏极区域和部分字线。光刻装置804可通过在多层结构上涂覆光刻胶以形成光阻层并对光阻层进行显影而实现。当然,还可以使用本领域其他熟知的光刻材料。
在蚀刻装置806中,对光阻层未覆盖的源极区域进行蚀刻以将所有源极区域连通为共源区域,氯气、氧气等化学气体与光阻未覆盖的源极区域发生化学反应继而形成挥发气体而进行蚀刻。
随后在离子注入装置808中,通过离子束对所述共源极区域进行离子注入,其中,杂质离子束并不是垂直于基底表面入射,而是以与基底表面的法线相隔一倾斜角的方向入射到基底表面。具体说来,可在离子注入装置808设置机械装置将基底旋转对应角度来达到离子束入射方向与基底表面的法线相隔一倾斜角的效果。当然,还可以采用其他本领域的已知的方向来使离子束的入射方向倾斜,比如在离子注入装置808中直接旋转离子束发生器的角度等。由于在离子注入过程中引入倾斜角,使得共源区域边界下(即AA区域两侧)的侧向搀杂浓度显著增加,从而在源区尺寸持续减小(0.13微米及以下)的情况下,共源极的电阻始终能保持大尺寸(0.18微米以上)共源极同样的水平,共源极阻值降低到符合要求的范围。
最后,可选的,在退火装置810中对去除光阻层的基底进行退火以在源极区域形成自对准共源极,其中可以采用氮气环境进行退火以使所注入的离子层能够充分活化。当然,可以采用本领域已知的其他退火方式。
以上结合快闪存储器描述了本发明的较佳实施例,然而本领域的技术人员可以理解,本发明还可应用于其他存储器制造工艺中,比如EEPROM等。
采用以上本发明新颖的技术方案,在综合考虑了芯片结构和离子束注入的工艺细节之后,对传统的共源区离子注入做了改进,巧妙地将离子束的入射方向与基底表面的法线相隔一倾斜角,使得共源区域边界下的侧向搀杂浓度显著增加,从而在源区尺寸持续减小(0.13微米及以下)的情况下,共源极的电阻始终能保持大尺寸(0.18微米以上)共源极同样的水平,共源极阻值降低到符合要求的范围。这样,在减小组件尺寸的同时还能够保持原有的高擦除性能。另外,采用以上与传统的技术方案相比,本发明还减少了光刻和高温退火步骤,从而简化了工艺并大大减少了制造成本。
虽然本发明已参照当前的具体实例进行了描述,但是本技术领域的普通技术人员应该认识到,以上的实例仅是用来说明本发明,在没有脱离本发明精神的情况下还可作出各种等效的变化和修改。因此,只要在本发明的实质精神范围内对上述实例的变化,变型都将落在本发明的权利要求书的范围内。
Claims (10)
1.一种用于在存储器结构中形成自对准共源极的方法,包括以下步骤:
在基底上形成多条字线,其中每条字线的两侧分别为源极区域和漏极区域;
在所述源极区域进行光刻以形成光阻层,其中所述光阻层覆盖所述漏极区域;
对所述光阻层未覆盖的源极区域进行蚀刻以将所有源极区域连通为共源区域;以及
通过离子束对所述共源区域进行离子注入以形成所述自对准共源极,所述离子束的入射方向与基底表面的法线相隔一倾斜角。
2.如权利要求1所述的方法,其特征在于,还包括以下步骤:
在所述进行离子注入的步骤后去除所述光阻层;以及
对所述基底进行退火。
3.如权利要求1所述的方法,其特征在于,所述进行离子注入的步骤包括以下步骤:
以第一入射方向和/或以第二入射方向进行离子注入,
其中,所述第一入射方向和所述第二入射方向分别位于所述基底表面的法线的两侧,并分别与所述法线相隔第一倾斜角和第二倾斜角。
4.如权利要求3所述的方法,其特征在于,所述第一倾斜角与所述第二倾斜角相同。
5.如权利要求3所述的方法,其特征在于,所述第一倾斜角与所述第二倾斜角不同。
6.如权利要求1或3所述的方法,其特征在于,所述倾斜角为10-30度。
7.如权利要求1或3所述的方法,其特征在于,所述倾斜角为15度。
8.如权利要求1所述的方法,其特征在于,所述离子束为砷离子束。
9.一种用于在存储器结构中形成自对准共源极的设备,包括:
字线形成装置,用于在基底上形成多条字线,其中每条字线的两侧分别为源极区域和漏极区域;
光刻装置,用于在所述源极区域进行光刻以形成光阻层,其中所述光阻层覆盖所述漏极区域和部分字线;
蚀刻装置,用于对所述光阻层未覆盖的源极区域进行蚀刻以将所有源极区域连通为共源区域;以及
离子注入装置,用于通过离子束对所述共源区域进行离子注入以形成所述自对准共源极,所述离子束的入射方向与基底表面的法线相隔一倾斜角。
10.如权利要求9所述的装置,其特征在于,还包括:
退火装置,用于对去除所述光阻层的所述基底进行退火。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710042205A CN101330056B (zh) | 2007-06-19 | 2007-06-19 | 用于在存储器结构中形成自对准共源极的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710042205A CN101330056B (zh) | 2007-06-19 | 2007-06-19 | 用于在存储器结构中形成自对准共源极的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101330056A true CN101330056A (zh) | 2008-12-24 |
CN101330056B CN101330056B (zh) | 2010-05-19 |
Family
ID=40205770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710042205A Active CN101330056B (zh) | 2007-06-19 | 2007-06-19 | 用于在存储器结构中形成自对准共源极的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101330056B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034757B (zh) * | 2009-09-28 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 用于制造包含公共源极晶体管的半导体器件的方法 |
CN104170062A (zh) * | 2012-03-05 | 2014-11-26 | 罗伯特·博世有限公司 | 用于在半导体衬底上构造接触部的方法和半导体装置 |
CN104241290A (zh) * | 2013-06-21 | 2014-12-24 | 上海华虹宏力半导体制造有限公司 | 非挥发性嵌入存储器抗干扰的改善方法 |
CN106449387A (zh) * | 2016-11-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种通过结形貌改善闪存耐久性的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103715145B (zh) * | 2012-09-29 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | Nor快闪存储器的形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2973955B2 (ja) * | 1996-12-26 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3713020B2 (ja) * | 2003-02-17 | 2005-11-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2007
- 2007-06-19 CN CN200710042205A patent/CN101330056B/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034757B (zh) * | 2009-09-28 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 用于制造包含公共源极晶体管的半导体器件的方法 |
CN104170062A (zh) * | 2012-03-05 | 2014-11-26 | 罗伯特·博世有限公司 | 用于在半导体衬底上构造接触部的方法和半导体装置 |
CN104241290A (zh) * | 2013-06-21 | 2014-12-24 | 上海华虹宏力半导体制造有限公司 | 非挥发性嵌入存储器抗干扰的改善方法 |
CN106449387A (zh) * | 2016-11-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种通过结形貌改善闪存耐久性的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101330056B (zh) | 2010-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101330056B (zh) | 用于在存储器结构中形成自对准共源极的方法和装置 | |
CN1037923C (zh) | 半导体器件及其制造方法 | |
CN101325200A (zh) | 存储单元及其制造方法 | |
US6410377B1 (en) | Method for integrating CMOS sensor and high voltage device | |
CN102496568A (zh) | 沟槽功率器件结构的制造方法 | |
CN100552897C (zh) | 位于衬底上的浮动栅极存储单元及其制造方法 | |
US6277693B1 (en) | Self-aligned process for forming source line of ETOX flash memory | |
KR20040076300A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN102194752B (zh) | 一种互补金属氧化物半导体器件结构的制作方法 | |
KR100407981B1 (ko) | 반도체소자의구조및제조방법 | |
CN102479713A (zh) | Mosfet制造方法及mosfet | |
US6472696B1 (en) | Memory cell configuration and corresponding production process | |
KR20050002258A (ko) | 반도체소자의 제조방법 | |
CN102034762A (zh) | Nor型闪存的制作方法 | |
CN102194823B (zh) | 记忆体元件及其制造方法 | |
CN1209813C (zh) | 闪存的制造方法 | |
CN108269763A (zh) | 半导体元件的制作方法 | |
CN100464423C (zh) | 内存元件及其制造方法与操作方法 | |
KR100713904B1 (ko) | 반도체소자의 제조방법 | |
US20040065928A1 (en) | UV-programmed P-type mask ROM and fabrication thereof | |
CN1855499A (zh) | 非挥发性存储器及其制造方法以及其操作方法 | |
KR100702131B1 (ko) | 반도체 소자의 제조방법 | |
CN100388442C (zh) | 可改善组件特性的高压组件的制造方法 | |
KR100575617B1 (ko) | 반도체소자의 드레인 형성방법 | |
KR950002184B1 (ko) | 반도체 메모리장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |