KR100702131B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100702131B1
KR100702131B1 KR1020050113728A KR20050113728A KR100702131B1 KR 100702131 B1 KR100702131 B1 KR 100702131B1 KR 1020050113728 A KR1020050113728 A KR 1020050113728A KR 20050113728 A KR20050113728 A KR 20050113728A KR 100702131 B1 KR100702131 B1 KR 100702131B1
Authority
KR
South Korea
Prior art keywords
heat treatment
semiconductor device
manufacturing
indium
ion implantation
Prior art date
Application number
KR1020050113728A
Other languages
English (en)
Inventor
진승우
이민용
노경봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050113728A priority Critical patent/KR100702131B1/ko
Application granted granted Critical
Publication of KR100702131B1 publication Critical patent/KR100702131B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 반도체 소자의 제조방법은, 반도체 기판 상에 인듐을 주입하여 문턱전압조절 이온주입층을 형성하는 단계; 및 반도체 기판 상에 1100-1300℃의 온도에서 1msec-3sec 동안 열처리를 실시하는 단계를 포함한다.
인듐, 플래시 열처리, 레이저 열처리

Description

반도체 소자의 제조방법{Method for manufacturing semiconductor device}
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 7 내지 도 9는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 10은 본 발명에 따른 반도체 소자의 제조방법에서 이온주입 후 열처리 공정을 설명하기 위해 나타내보인 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
300 : 반도체 기판 340 : 문턱전압 조절을 위한 이온주입층
380 : 게이트 스택 735 : 할로이온주입층
740 : 플래시 열처리 750 : 레이저 열처리
760 : 레이저 스파이크 열처리
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자 제조공정 중에서 이온주입 및 열처리를 통해 단채널 효과를 개선할 수 있는 반도체 소자의 제조방법에 관한 것이다.
최근 반도체소자의 집적도가 급속도로 증가함에 따라, 소자를 구성하는 트랜지스터의 채널길이도 급격하게 짧아지고 있다. 채널길이가 짧아짐에 따라 단채널효과(short channel effect)에 의한 여러 가지 문제점들이 소자의 동작특성을 열화시키고 있다. 일 예로서, 채널길이가 짧아짐에 따라 드레인영역 근처에서의 전계의 세기가 증대되고, 이 증대된 전계의 세기에 의해 핫캐리어(hot carrier)가 발생하여 소자의 동작특성과 안정성이 저하된다. 또 다른 예로서, 디램(DRAM; Dynamic Random Access Memory)과 같은 반도체메모리소자의 경우, 셀영역에서의 전계의 세기가 증가함에 따라 누설전류가 발생하고, 이 누설전류는 소자의 리플래시(refresh) 특성을 열악하게 한다. 이를 해결하기 위하여 채널의 도펀트(dopant) 농도를 증가시키는 방법을 사용하는 경우도 있다. 그러나 채널의 도펀트 농도를 증가시키면 핫캐리어효과(hot carrier effect)를 증대시켜 소자의 신뢰성이 떨어진다. 따라서 적절한 농도로 이온주입 하여야 하는데, 문제는 주입된 도펀트 농도가 후속의 열공정에 의해 크게 영향을 받는다는 점이다. 이에 따라 채널 구조를 입체적 구조, 예를 들어 리세스(recess)된 채널 또는 스텝(step)구조의 채널 형태로 형성하여 채널 길이를 증가시키는 방법이 제안되어 있다. 그러나 채널 길이가 증가할 경우 구동전류의 손실이 발생하여 속도저하가 발생하는 문제가 있다.
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 1 및 도 2를 참조하면, 먼저 반도체 기판(100)의 활성영역(120)을 한정하는 소자분리막(110)을 형성한다. 다음에 화살표로 나타낸 바와 같이, 웰 영역(미도시)에 대한 이온주입을 수행한다. 다음에 웰 영역의 소정 깊이에 문턱전압 조절을 위한 이온주입층(125)을 형성하고, 상기 이온주입층(125)의 활성화를 위한 열처리 공정을 진행한다. 여기서 열처리 공정은 급속열처리(RTA; Rapid thermal annealing)를 이용한다.
다음에, 상기 문턱전압 조절을 위한 이온주입층(125)이 형성된 반도체 기판(100) 위에 게이트절연막패턴(130) 및 게이트도전막패턴(140)이 순차적으로 적층되는 게이트스택(150)을 형성한다. 이어서 게이트스택(150)의 측면에 게이트스페이서(160)를 형성하고, 정션이온주입을 수행한다. 그러면 게이트스택(150) 하부에 소스/드레인영역(170)이 만들어진다.
한편, 상술한 종래기술에서는, 상기 문턱전압 조절을 위한 이온주입층(125)을 형성하기 위해 일반적으로 원자량이 작은 불순물인 붕소(11B+)또는 분자성 이온인 불화붕소(49BF2 +)와 같은 불순물 이온을 주입하고 있다. 그러나 이러한 물질을 이용하여 문턱전압 조절을 위한 이온주입층(125)을 형성할 경우, 붕소(11B+)의 경우 원자량이 작아 확산도(diffusivity)가 매우 큰 관계로 후속공정에서 급속열처리(RTA)공정을 진행하면 불순물이 과도하게 확산하여 문턱전압이 변하게 된다. 또한, 불화붕소(49BF2 +)의 경우 후속 급속열처리(RTA)공정에 의한 외부 유출로 인해 불순물 이온의 손실이 일어나고 이로 인해 게이트절연막패턴(130)의 막질이 저하되는 문제점이 발생하게 된다. 이러한 불순물 확산 및 손실이 발생함에 따라 스팁(steep)한 프로파일을 확보할 수 없게 되고 단채널 효과를 억제하는 것이 어려워진다.
이에 따라 불순물 이온으로 인듐(115In+)을 이용하는 방법이 제안된 바 있다. 인듐(115In+)은 확산속도가 느려 고농도의 불순물 이온주입을 할 수 있는 장점이 있다. 그러나 인듐(115In+)으로 불순물 이온을 주입할 경우, 인듐(115In+)의 중량(mass)이 커 이온주입을 진행하는 동안 표면이 손상되는 결함이 발생한다. 그리고 이렇게 발생한 결함으로 인해 야기되는 정션 누설전류 문제를 해결하지 못하고 있다. 이러한 누설전류는 로직소자(logic device)의 경우 약간의 누설전류가 발생하더라도 소자의 특성에 큰 문제가 발생하지 않으나 디램(DRAM) 소자의 경우 누설전류로 인해 문턱전압 특성이 열화되는 등의 중요한(critical) 문제가 되고 있다.
또한, 종래 붕소(11B+)또는 불화붕소(49BF2 +)의 경우 열공정이 800-900℃의 온도에서 5-50sec 동안 진행되었던 반면, 인듐(115In+)의 경우 활성화 에너지가 높아서 1000℃ 이상의 온도에서 열공정을 진행할 필요가 있다. 그러나 소자의 고집적화에 따른 축소(shrink)로 인해 온도를 1000℃ 이상 올리게 되면 웨이퍼에 손상이 가해 지게 된다. 따라서 이온주입 공정 후 열처리 조건의 한계로 인한 활성도가 낮아 문턱전압 조절이 어렵다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 소자의 제조공정 중에서 이온주입 후 열처리시, 열처리 방법을 개선하여 플래너 구조에서 단채널 효과를 개선할 수 있는 반도체 소자의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판 상에 인듐을 주입하여 문턱전압조절 이온주입층을 형성하는 단계; 및 상기 반도체 기판 상에 1100-1300℃의 온도에서 1msec-3sec 동안 열처리를 실시하는 단계를 포함한다.
본 발명에 있어서, 상기 열처리는 플래시 열처리 또는 레이저 열처리 가운데 하나를 이용하는 것이 바람직하다.
상기 플래시 열처리는 1msec-3sec 동안 진행하는 것이 바람직하다.
상기 레이저 열처리는 1msec-2sec 동안 진행하는 것이 바람직하다.
상기 열처리를 실시하는 단계는, 50℃/sec 이상의 온도 상승/하강 속도를 유지하는 것이 바람직하다.
상기 인듐은 11B, 49BF2, 30BF 가운데 하나 또는 둘 이상의 불순물이온을 더 혼합할 수 있다.
상기 열처리는 N2, O2, NH3, N2O, Ar을 포함하는 그룹 가운데 하나 또는 그 이상을 분위기 가스로 사용할 수 있다.
상기 열처리는 상기 인듐을 주입한 직후 실시할 수 있다.
상기 열처리는 게이트 형성 직전에 실시할 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판 상에 게이트 스택을 형성하는 단계; 상기 반도체 기판 상에 인듐을 주입하여 할로이온주입층을 형성하는 단계; 및 상기 반도체 기판 상에 1100-1300℃의 온도에서 1msec-3sec 동안 열처리를 실시하는 단계를 포함한다.
본 발명에 있어서, 상기 열처리는 플래시 열처리 또는 레이저 열처리 가운데 하나를 이용하는 것이 바람직하다.
상기 플래시 열처리는 1msec-3sec 동안 진행하는 것이 바람직하다.
상기 레이저 열처리는 1msec-2sec 동안 진행하는 것이 바람직하다.
상기 열처리를 실시하는 단계는, 50℃/sec의 온도 상승/하강 속도를 유지하는 것이 바람직하다.
상기 인듐은 11B, 49BF2, 30BF 가운데 하나 또는 그 이상을 포함하는 불순물이온을 더 혼합할 수 있다.
상기 열처리는 N2, O2, NH3, N2O, Ar을 포함하는 그룹 가운데 하나 또는 그 이상을 분위기 가스로 사용할 수 있다.
상기 열처리는 상기 인듐을 주입한 직후 실시할 수 있다.
상기 게이트 스택 형성 전에 인듐을 이용하여 문턱전압 조절용 이온주입층을 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 3을 참조하면, 먼저 반도체 기판(300)에 활성영역(310)을 한정하는 소자분리막(320)을 형성한다. 상기 소자분리막(320)은 트렌치 소자분리막을 예로 들었지만, 경우에 따라서 로코스(LOCOS; LOCal Oxidation of Silicon) 소자분리막 또는 다른 어떤 형태의 소자분리막일 수도 있다. 다음에 비록 도면에 도시하지는 않았지만, 반도체 기판(300) 상에 스크린 산화막을 형성한다. 스크린 산화막은 웰을 형성하기 위한 이온주입 공정시 발생하는 불순물들의 채널링(channeling)에 의한 확산을 억제하는 역할을 한다.
다음에 도 4를 참조하면, 웰 영역(미도시)에 대한 이온주입을 수행한다. 웰을 형성하기 위한 이온주입 후 반도체 기판(300) 상에 감광막을 도포하고, 이를 노 광 및 현상하여 후속 문턱전압 조절을 위한 이온주입 영역을 제외한 영역을 차단하는 감광막 패턴(330)을 형성한다. 그리고 상기 감광막 패턴(330)을 이온주입 마스크로 반도체 기판(300)에 불순물을 주입하여 웰 영역의 소정 깊이에 문턱전압 조절을 위한 이온주입층(340)을 형성한다. 여기서 이온주입층(340)은 종래에 통상적으로 사용하는 붕소(11B+)와 같은 원자량이 작은 불순물이나 불화붕소(49BF2 +)를 불순물로 이용하는 대신 원자량이 크고 단원자로 이루어진 불순물, 예를 들어 인듐(115In+)을 주입하여 형성할 수 있다. 한편, 인듐(115In+) 주입시 불순물 이온을 더 혼합(mixed)하여 문턱전압 조절을 위한 이온주입층을 형성할 수 있다. 여기서 혼합 소스 물질로서 11B, 49BF2, 30BF 가운데 하나 또는 둘 이상을 이용하여 형성할 수 있으며, 바람직하게는 11B+115In+, 49BF2+115In+ 또는 30BF+115In+ 을 이용할 수 있다. 다음에 감광막 패턴(330)을 제거한다. 여기서 감광막 패턴(330)은 통상의 O2 애슁 공정으로 제거할 수 있다.
다음에 도 5를 참조하면, 인듐(115In+)의 활성도 상승과 원자량이 큰 인듐(115In+)을 주입하면서 반도체 기판(300)의 표면에 발생한 결함을 회복시키기 위하여 고온, 예를 들어 1100-1300℃의 온도에서 1msec-3sec 동안 열처리 공정을 수행한 다. 여기서 열처리 공정은 플래시 열처리(flash annealing), 레이저 열처리(laser annealing) 또는 레이저 스파이크 열처리(laser spike annealing) 가운데 하나를 선택하여 진행할 수 있다. 이를 도 10을 참조하여 설명하기로 한다.
도 10은 본 발명에 따른 반도체 소자의 제조방법에서 이온주입 후 열처리 공정을 나타내보인 도면이다.
도 10을 참조하면, 플래시 열처리(740)는 1000-1300℃의 온도 범위에서 1msec-3sec 동안 수행하며, 분위기 가스로 N2, O2, NH3, N2O, Ar을 포함하는 그룹 가운데 하나 또는 그 이상을 사용할 수 있다. 또한, 온도 상승/하강 속도(ramp up/down rate)는 50℃/sec이상이 되는 것이 바람직하다. 여기서 플래시 열처리(740)는 종래의 급속열처리(RTA) 공정과 유사하나 장치의 구조가 고온에서 견딜 수 있게 내부 구조가 형성되어 있다. 이때, 1300℃ 이상이 되면 웨이퍼가 손상을 받을 수 있으므로 열처리 공정시 1300℃는 넘지 않는 것이 바람직하다.
다음에 레이저 열처리(750)는 1000-1300℃의 온도 범위에서 1msec-2sec 동안수행하며, 분위기 가스로 N2, O2, NH3, N2O, Ar을 포함하는 그룹 가운데 하나 또는 그 이상을 사용할 수 있다. 또한, 온도 상승/하강 속도(ramp up/down rate)는 50℃/sec이상이 되는 것이 바람직하다. 여기서 레이저 열처리(750)는 레이저 광을 소정의 주파수로 수평, 수직방향으로 조사하여 이온주입층을 활성화시키는 것으로서 상온에서 목표온도, 예를 들어 1000-1300℃의 온도까지 급격히 올라가지는 않지만 일단 목표온도에 도달하면 상기 목표온도에서의 지연시간은 대략 1-2초 동안인 것이 바람직하다. 한편, 레이저 열처리(750) 외에 레이저 스파이크 열처리(760)로 진행할 수도 있다.
레이저 스파이크 열처리(760)는 짧은 시간 내에 상온에서 목표온도까지 온도를 증가시킨 후, 목표온도에서 지연 없이 곧바로 상온으로 온도를 내리는 어닐 공정으로서 온도 상승/하강 속도(ramp up/down rate)는 50℃/sec이상이 되도록 하고, 목표온도에서의 지연시간은 1초 이하인 것이 바람직하다. 이때, 레이저 열처리(750) 및 레이저 스파이크 열처리(760)는 1300℃ 이상이 되면 웨이퍼가 손상을 받을 수 있으므로 열처리 공정시 1300℃는 넘지 않는 것이 바람직하다. 또한 분위기 가스로 N2, O2, NH3, N2O, Ar을 포함하는 그룹 가운데 하나 또는 그 이상을 사용할 수 있다.
한편, 본 발명에 의한 열처리는 인듐(115In+)이온을 주입하여 문턱전압 조절을 위한 이온주입층(340)을 형성한 직후 실시하거나 문턱전압 조절을 위한 이온주입 후, 게이트 형성 전에 채널이온주입 등의 이온주입공정을 실시한 후 실시할 수도 있다. 상술한 바와 같이, 인듐(115In+)이온을 주입한 후, 본 발명에 따른 열처리 공정을 진행하면 인듐(115In+)이온에 의해 발생하는 손상에 의한 결함도 회복시킬 수 있고, 상기 결함에 의한 누설전류 문제도 개선할 수 있다. 또한, 1000℃ 이상에서 활성화하는 인듐(115In+)의 낮은 활성화 문제도 개선할 수 있다. 더욱이 플래시 열처 리 또는 레이저 열처리 등을 통해 1msec-3sec간의 단시간 동안 1000℃ 이상의 열처리가 가능하며, 1msec-3sec간의 단시간동안 고온에서 열처리를 수행함으로써 웨이퍼에 가해지는 손상을 방지할 수 있다.
다음에 도 6을 참조하면, 반도체 기판(300) 위에 게이트 스택(380)을 형성하고, 게이트 스택(380)의 측면에 게이트스페이서(370)를 형성한다. 상기 게이트 스택(380)은 게이트절연막패턴(350) 및 게이트도전막패턴(360)이 순차적으로 적층되는 구조로 형성된다. 이를 위하여 먼저 게이트절연막 및 게이트도전막을 순차적으로 적층한다. 다음에 소정의 마스크막패턴(미도시), 예컨대 감광막 패턴을 식각마스크로 게이트도전막 및 게이트절연막의 노출부분을 순차적으로 제거한 후에 마스크막패턴을 제거한다. 다음에 상기 게이트 스택(380)을 포함하는 반도체 기판(300) 상에 할로이온주입을 실시한다. 여기서 할로이온주입을 위한 불순물 이온으로 붕소(11B+), 불화붕소(49BF2 +) 또는 인듐(115In+) 가운데 하나를 선택하여 이용할 수 있다.
도 7 내지 도 9는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
먼저 도 3에 도시한 바와 같이, 반도체 기판(300)에 활성영역(310)을 한정하는 소자분리막(320)을 형성한다. 다음에 비록 도면에 도시하지는 않았지만, 반도체 기판(300) 상에 스크린 산화막을 형성한다. 스크린 산화막은 웰을 형성하기 위한 이온주입 공정시 발생하는 불순물들의 채널링에 의한 확산을 억제하는 역할을 한 다. 다음에 웰 영역을 형성하고 상기 웰 영역의 소정 깊이에 문턱전압 조절을 위한 이온주입층을 형성한다. 다음에 채널영역 형성을 위한 이온주입을 실시한다. 이때, 상기 이온주입층은 통상의 이온주입방법을 이용하여 형성할 수 있고, 다만 상술한 본 발명의 일 실시예와 같이 인듐(115In+)과 인듐(115In+)과 불순물을 포함한 혼합 소스물질을 이용하여 형성하는 것이 바람직하다.
다음에 도 7을 참조하면, 반도체 기판(300) 위에 게이트 스택(720)을 형성하고, 게이트 스택(720)의 측면에 게이트스페이서(730)를 형성한다. 상기 게이트 스택(720)은 게이트절연막패턴(700) 및 게이트도전막패턴(710)이 순차적으로 적층되는 구조로 형성된다. 이를 위하여 먼저 게이트절연막(미도시) 및 게이트도전막(미도시)을 순차적으로 적층한다. 다음에 소정의 마스크막패턴(미도시), 예컨대 감광막 패턴을 식각마스크로 게이트도전막 및 게이트절연막의 노출부분을 순차적으로 제거한 후에 마스크막패턴을 제거한다.
다음에 도 8을 참조하면, 게이트 스택(720)을 포함하는 반도체 기판(300) 상에 소정의 각도로 이온주입을 실시하여 할로이온주입층(735)을 형성한다. 여기서 할로이온주입층(735)은 붕소(11B+)나 불화붕소(49BF2 +)를 불순물로 이용하는 대신 원자량이 크고 단원자로 이루어진 불순물, 예를 들어 인듐(115In+)을 주입하여 형성할 수 있다. 한편, 인듐(115In+)과 불순물 이온을 더 혼합한 혼합 소스 물질을 주입하여 할로이온주입층(735)을 형성할 수 있다. 여기서 혼합 소스 물질로서 11B, 49BF2, 30BF 가운데 하나 또는 둘 이상을 이용하여 형성할 수 있으며, 바람직하게는 11B+115In+, 49BF2+115In+ 또는 30BF+115In+ 을 이용할 수 있다.
다음에 도 9를 참조하면, 인듐(115In+)의 활성도 상승과 원자량이 큰 인듐(115In+)을 주입하면서 반도체 기판(300)의 표면에 발생한 결함을 회복시키기 위하여 고온, 예를 들어 1100-1300℃의 온도에서 1msec-3sec 동안 열처리 공정을 수행한다. 여기서 열처리 공정은 플래시 열처리(flash annealing)(740, 도 10참조), 레이저 열처리(laser annealing)(750, 도 10참조) 또는 레이저 스파이크 열처리(laser spike annealing)(760, 도 10참조) 가운데 하나를 선택하여 진행할 수 있다. 이에 대한 설명은 상술한 바와 같으며, 이를 간략히 설명하면, 플래시 열처리(740)는 1000-1300℃의 온도 범위에서 1msec-3sec 동안 수행하며, 또한, 레이저 열처리(750)는 1000-1300℃의 온도 범위에서 1msec-2sec 동안 수행하며, 레이저 스파이크 열처리(760)는 1000-1300℃의 온도 범위에서 1초 이하로 진행하는 것이 바람직하다. 여기서 상기 플래시 열처리(740), 레이저 열처리(750) 및 레이저 스파이크 열처리(760)를 수행하는 동안 분위기 가스로 N2, O2, NH3, N2O, Ar을 포함하는 그룹 가운데 하나 또는 그 이상을 사용할 수 있다. 또한, 온도 상승/하강 속도(ramp up/down rate)는 50℃/sec이상이 되는 것이 바람직하다.
한편, 본 발명에 의한 열처리는 인듐(115In+)이온을 주입하여 할로이온주입층(735)을 형성한 직후 수행하는 것이 바람직하다.
본 발명에 따른 반도체 소자의 제조방법에서 문턱전압 조절을 위한 이온주입층(340, 도 4참조)을 형성하거나 또는 할로이온주입층(735, 도 8참조)을 형성할 경우, 종래에는 붕소(11B+)또는 불화붕소(49BF2 +)를 주입하고, 열처리 공정을 수행하였다. 이 경우, 불순물이 과도하게 확산하거나 외부 유출로 인해 불순물 이온의 손실이 일어나고 이로 인해 산화막의 막질이 저하되며, 문턱전압이 변화하는 문제점이 발생하였다. 또한, 상기 붕소(11B+) 및 불화붕소(49BF2 +) 대신에 인듐(115In+)을 주입할 경우, 이온주입을 진행하는 동안 표면이 손상되는 결함이 발생하고, 이온주입 공정 후 열처리 조건의 한계로 인한 활성도가 낮아 문턱전압 조절이 어렵고, 누설전류가 발생하는 문제가 있었다. 이에 반해 본 발명에 따른 반도체 제조방법은 불순물로서 인듐(115In+) 또는 인듐(115In+)과 불순물 이온을 혼합한 혼합 소스 물질을 주입 후, 열처리 공정을 플래시 열처리, 레이저 열처리 또는 레이저 스파이크 열처리 가운데 하나를 선택하여 진행한다. 그러면 짧은 시간, 예를 들어 1msec-3sec 동안 높은 온도, 예컨대 1100-1300℃에서 열처리 공정을 수행함으로서 표면에 발생한 결함을 회복시키면서 인듐(115In+)의 활성화 온도인 1000℃까지 온도를 올릴 수 있어 인듐(115In+)을 활성화시킬 수 있다. 더욱이 플래시 열처리 또는 레이저 열처리 등을 통해 1msec-3sec간의 단시간 동안 1000℃ 이상의 열처리가 가능하며, 1msec-3sec간의 단시간동안 고온에서 열처리를 수행함으로써 웨이퍼에 가해지는 손상을 방지할 수 있다.이에 따라 반도체 소자가 고집적화됨에 따라 소자의 크기가 감소하더라도 스팁(steep)한 프로파일을 확보할 수 있어 채널의 구조를 입체적 구조, 예를 들어 리세스 채널 및 스텝 채널 구조로 전환하지 않고, 플래너(planar) 채널 구조에서 단채널 효과를 효과적으로 개선할 수 있다. 또한, 채널의 구조를 입체적 구조로 전환하지 않으므로 채널 증가 효과가 없어 구동전류가 증가하여 속도가 저하되는 문제도 방지할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법에 의하면, 소자의 크기가 감소하더라도 플래너 채널을 가진 구조에서 단채널 효과를 효과적으로 개선할 수 있고, 3차원 구조로 전환하지 않아 채널이 증가하지 않으므로 구동전류의 손실을 방지할 수 있어 속도저하 문제가 발생하지 않는다.
또한, 이온주입에서 불순물을 인듐을 이용하고 열처리조건을 개선함으로써 누설전류의 발생과 활성이 낮은 문제를 개선할 수 있다. 더욱이 고온에서 단시간동안 열처리를 진행하여 웨이퍼가 손상되는 것을 방지할 수 있어 반도체 소자의 고집적화에 따라 소자의 축소하는 것에 대응이 가능해진다.

Claims (18)

  1. 반도체 기판 상에 인듐을 주입하여 문턱전압조절 이온주입층을 형성하는 단계; 및
    상기 반도체 기판 상에 1100-1300℃의 온도에서 1msec-3sec 동안 열처리를 실시하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 열처리는 플래시 열처리 또는 레이저 열처리 가운데 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 플래시 열처리는 1msec-3sec 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제2항에 있어서,
    상기 레이저 열처리는 1msec-2sec 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 열처리를 실시하는 단계는, 50℃/sec 이상의 온도 상승/하강 속도를 유지하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 인듐은 11B, 49BF2, 30BF 가운데 하나 또는 둘 이상의 불순물이온을 더 혼합하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서,
    상기 열처리는 N2, O2, NH3, N2O, Ar을 포함하는 그룹 가운데 하나 또는 그 이상을 분위기 가스로 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제1항에 있어서,
    상기 열처리는 상기 인듐을 주입한 직후 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제1항에 있어서,
    상기 열처리는 게이트 형성 직전에 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 반도체 기판 상에 게이트 스택을 형성하는 단계;
    상기 반도체 기판 상에 인듐을 주입하여 할로이온주입층을 형성하는 단계; 및
    상기 반도체 기판 상에 1100-1300℃의 온도에서 1msec-3sec 동안 열처리를 실시하는 단계를 포함하는 반도체 소자의 제조방법.
  11. 제10항에 있어서,
    상기 열처리는 플래시 열처리 또는 레이저 열처리 가운데 하나를 이용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제11항에 있어서,
    상기 플래시 열처리는 1msec-3sec 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제11항에 있어서,
    상기 레이저 열처리는 1msec-2sec 동안 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제10항에 있어서,
    상기 열처리를 실시하는 단계는, 50℃℃ec의 온도 상승률을 유지하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제10항에 있어서,
    상기 인듐은 11B, 49BF2, 30BF 가운데 하나 또는 그 이상을 포함하는 불순물이온을 더 혼합하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제10항에 있어서,
    상기 열처리는 N2, O2, NH3, N2O, Ar을 포함하는 그룹 가운데 하나 또는 그 이상을 분위기 가스로 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제10항에 있어서,
    상기 열처리는 상기 인듐을 주입한 직후 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제10항에 있어서,
    상기 게이트 스택 형성 전에 인듐을 이용하여 문턱전압 조절용 이온주입층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050113728A 2005-11-25 2005-11-25 반도체 소자의 제조방법 KR100702131B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050113728A KR100702131B1 (ko) 2005-11-25 2005-11-25 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113728A KR100702131B1 (ko) 2005-11-25 2005-11-25 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100702131B1 true KR100702131B1 (ko) 2007-03-30

Family

ID=41565372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113728A KR100702131B1 (ko) 2005-11-25 2005-11-25 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100702131B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065303A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 트랜지스터 제조방법
JP2003086791A (ja) 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20040058754A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 시모스 이미지센서 및 그 제조방법
KR20050002247A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010065303A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 트랜지스터 제조방법
JP2003086791A (ja) 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20040058754A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 시모스 이미지센서 및 그 제조방법
KR20050002247A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR20030056604A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100810411B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100425582B1 (ko) 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
KR100397370B1 (ko) 얕은 접합을 갖는 집적회로의 제조 방법
KR100574172B1 (ko) 반도체 소자의 제조방법
US7737012B2 (en) Manufacturing method of a semiconductor device
KR100580796B1 (ko) 반도체 소자의 제조 방법
KR100524465B1 (ko) 반도체소자의 제조방법
KR100702131B1 (ko) 반도체 소자의 제조방법
KR100429556B1 (ko) 채널 특성을 개선시킨 반도체소자의 제조 방법
KR100799020B1 (ko) 반도체 메모리 소자의 제조방법
KR100674715B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100338820B1 (ko) 모스형 트랜지스터의 소오스/드레인 형성 방법
KR100608352B1 (ko) 반도체소자의 제조방법
KR100520216B1 (ko) 반도체소자제조방법
KR101017042B1 (ko) 반도체 소자의 제조 방법
KR20080087282A (ko) 반도체 소자의 듀얼 폴리게이트 형성방법
KR100561977B1 (ko) 반도체 소자 제조 방법
KR100600253B1 (ko) 반도체 소자 제조 방법
KR100588785B1 (ko) 반도체 소자 제조 방법
KR20100074625A (ko) 반도체 소자의 채널 정션 형성 방법
KR100572212B1 (ko) 반도체 소자 제조 방법
KR100313090B1 (ko) 반도체장치의 소오스/드레인 형성방법
KR100949665B1 (ko) 반도체소자의 제조방법
KR20060006545A (ko) 반도체 소자의 트랜지스터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee