KR20010065303A - 반도체 소자의 트랜지스터 제조방법 - Google Patents
반도체 소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20010065303A KR20010065303A KR1019990065176A KR19990065176A KR20010065303A KR 20010065303 A KR20010065303 A KR 20010065303A KR 1019990065176 A KR1019990065176 A KR 1019990065176A KR 19990065176 A KR19990065176 A KR 19990065176A KR 20010065303 A KR20010065303 A KR 20010065303A
- Authority
- KR
- South Korea
- Prior art keywords
- indium
- gate electrode
- boron
- silicon substrate
- ion implantation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910052796 boron Inorganic materials 0.000 claims abstract description 18
- 229910052738 indium Inorganic materials 0.000 claims abstract description 16
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 10
- -1 boron ions Chemical class 0.000 claims abstract description 8
- 229910001449 indium ion Inorganic materials 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims abstract description 4
- 125000006850 spacer group Chemical group 0.000 claims abstract description 4
- 238000002513 implantation Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 239000007943 implant Substances 0.000 abstract 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한것으로, 반도체 소자가 고집적화 됨에 따라 펀치쓰루 등의 누설전류 증가와 문턱전압 감소 등의 단채널효과로 인한 소자 형성 마진이 감소 되는 문제점을 해소하도록 본 발명은 트랜지스터의 소오스/드레인 확장영역에 주입하는 붕소이온주입 공정과 TED(Transient Enhanced Diffusion)에 의한 측방확산을 인듐의 선행이온주입 공정을 통하여 제어하여 소자의 공정 마진을 확보할 수 있다.
Description
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 특히 단채널 효과(Short Channel Effect)를 억제하기 위하여 PMOS트랜지스터의 소오스/드레인 접합부를 효과적으로 형성하는 반도체 소자의 트랜지스터 제조방법.
일반적으로, 반도체 소자가 고집적화되면서 펀치쓰루(Punchthrough) 등의 누설전류 증가와 문턱전위 감소 등의 단채널 효과가 소자제조에 어려움이 되고 있다.
단채널 효과(Short Channel Effect)는 MOS FET 등에서 게이트의 길이(소오스, 드레인 간의 거리)가 짧아져서 발생되는 효과인데, 드레인 전압을 일정하게 하고 채널 길이를 짧게 하면 드레인과 소오스로 부터 공핍층이 게이트 및의 기판 영역으로 삐어져 나오기 때문에 채널부분의 전위 장벽이 저하하여 드레인 전압의 약간의 증가에 의해 드레인 전류가 급증하고, 이것이 진행하면 공핍층의 접촉에 의한 펀치쓰루(punchthrough)가 발생한다.
즉, 펀치쓰루는 드레인에 걸리는 역전압이 증가하여 드레인의 공핍층이 넓어져서 일어나는 현상이며, 드레인에 걸리는 바이어스에 의해 전기장이 증가하여 소오스 지역까지 침투하여 소오스와 기판간의 표면 전위장벽을 낮추고, 소오스 지역의 다수 케리어가 베리어(Barrier)를 넘어설수 있게 되면 소오스에서 드레인으로 흐르는 전류가 급격히 증가하는 현상이다.
펀치쓰루 발생을 방지하기 위해 드레인의 채널측에 n- 층을 두고 공핍층의 전계를 억제하여 드레인전류의 급증을 방지하도록 LDD구조를 형성한다.
이와 같이 종래 소자의 특성과 집적도 향상을 위하여 트랜지스터의 게이트 길이를 감소 시킴에 따라 펀치쓰루, 문턱전압 감소 등의 단채널 효과는 소자 형성마진을 감소시킨다. 또한, 소오스/드레인 접합영역을 붕소 또는 불화붕소를 이온주입하여 형성한는 PMOS는 소오스/드레인 확장영역(LDD영역)에 주입하는 붕소이온이 이온주입 및 후속 열처리 공정에서의 측방확산으로 인하여 단채널 효과를 더욱 심화시킨다.
따라서, 본 발명은 트랜지스터의 소오스/드레인 확장영역(LDD영역)에 이온주입된 붕소이온의 측방 확산을 방지하고, TED현상에 의한 측방 확산을 제어하여 단채널 효과에 대하여 소자 형성 마진을 충분히 확보할 수 있는 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 트랜지스터 제조방법은 실리콘 기판 상에 게이트 전극을 형성한 후 인듐이온 주입공정을 실시하여 게이트 전극 측부의 상기 실리콘 기판 상에 인듐 주입영역을 형성하는 단계; 상기 인듐 주입영역에 붕소 이온주입 공정을 실시한 후 1차 열공정을 실시하는 단계; 및 게이트 전극 스페이서 및 소오스/드레인 이온주입공정을 실시한 후 2차 열공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 및 도 1b는 본 발명에 따른 반도체 소자의 트랜지스터 제조방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 실리콘 기판 2 : 게이트 산화막
3 : 폴리실리콘막 4 : 게이트전극
5 : 인듐주입영역 6 : 붕소주입영역
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a를 참조하면, 실리콘 기판(10) 상에 게이트 산화막(2) 및 폴리실리콘막 (3)을 증착한 후 패터닝하여 게이트 전극(4)을 형성한다. 게이트 전극(4) 측부의 LDD 영역에 인듐(In)이온을 주입공정으로 인듐 주입영역(5)을 형성한다.
상기에서, 실리콘 기판(10)은 P 형 불순물이 주입되고, 인듐이온은 30KeV 내지 100KeV 의 에너지로 5×1013ions/cm2량으로 주입하는데, 인듐이온의 높은 질량으로 인하여 낮은 주입량으로도 실리콘기판(10)이 비정질화되고, 실리콘 침입형 결함이 나타난다.
도 1b를 참조하면, 인듐 주입영역(5)에 붕소 이온주입 공정을 실시하여 인듐 주입영역(5)이 붕소 주입영역(6)을 감싸도록 형성한다.
상기에서, 인듐 주입영역(5)인 비정질 영역에 주입되는 붕소이온은 인듐의 낮은 접촉저항을 유지하도록 인듐의 고용도를 초과하는 정도의 붕소이온을 주입한다.
붕소이온 주입공정을 실시한 후 후속 낮은 온도의 열공정을 실시하는데, 이때, 붕소 이온이 기판인 불순물 영역으로 측방확산이 억제되어 소오스/드레인 이온주입시 발생하는 결함등에 의한 TED(Transient Enhanced Diffussion) 현상을 억제할 수 있다.
낮은 온도의 열공정을 실시한 후 게이트 전극 스페이서 및 소오스/드레인 이온주입공정을 실시하고 높은 온도의 열공정을 실시하여 P형 MOS트랜지스터를 완성한다.
상술한 바와같이, 본 발명은 트랜지스터의 소오스/드레인 확장영역(LDD영역)에 이온주입된 붕소이온의 측방 확산을 방지하고, TED현상에 의한 측방 확산을 제어하여 단채널 효과에 대하여 소자 형성 마진을 충분히 확보할 수 있는 트랜지스터를 제조할 수 있는 효과가 있다.
Claims (5)
- 실리콘 기판 상에 게이트 전극을 형성한 후 인듐이온 주입공정을 실시하여 게이트 전극 측부의 상기 실리콘 기판 상에 인듐 주입영역을 형성하는 단계;상기 인듐 주입영역에 붕소 이온주입 공정을 실시한 후 1차 열공정을 실시하는 단계; 및게이트 전극 스페이서 및 소오스/드레인 이온주입공정을 실시한 후 2차 열공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 실리콘 기판은 P형 불순물이 주입된 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 인듐이온은 5×1013ions/cm2량으로 주입하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 인듐 주입영역이 붕소 주입영역을 감싸도록 붕소이온을 주입하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 게이트전극은 게이트 산화막 및 폴리실리콘막으로 이루어 지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065176A KR20010065303A (ko) | 1999-12-29 | 1999-12-29 | 반도체 소자의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065176A KR20010065303A (ko) | 1999-12-29 | 1999-12-29 | 반도체 소자의 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010065303A true KR20010065303A (ko) | 2001-07-11 |
Family
ID=19632380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065176A KR20010065303A (ko) | 1999-12-29 | 1999-12-29 | 반도체 소자의 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010065303A (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6647702B1 (en) | 2001-10-23 | 2003-11-18 | Jun Ho Kim | Automatic tablet dispensing and packaging system |
| KR100496551B1 (ko) * | 2002-11-20 | 2005-06-22 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100702131B1 (ko) * | 2005-11-25 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100720507B1 (ko) * | 2004-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 트랜지스터 및 그의 제조방법 |
| KR100725437B1 (ko) * | 2004-04-06 | 2007-06-07 | 엘피다 메모리 가부시키가이샤 | 반도체 장치 및 그의 제조 방법 |
| KR100815964B1 (ko) * | 2006-10-11 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100852973B1 (ko) * | 2005-09-28 | 2008-08-19 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
-
1999
- 1999-12-29 KR KR1019990065176A patent/KR20010065303A/ko not_active Application Discontinuation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6647702B1 (en) | 2001-10-23 | 2003-11-18 | Jun Ho Kim | Automatic tablet dispensing and packaging system |
| KR100496551B1 (ko) * | 2002-11-20 | 2005-06-22 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| DE10346608B4 (de) * | 2002-11-20 | 2013-01-31 | Hynix Semiconductor Inc. | Herstellverfahren für ein Halbleiterbauteil |
| KR100725437B1 (ko) * | 2004-04-06 | 2007-06-07 | 엘피다 메모리 가부시키가이샤 | 반도체 장치 및 그의 제조 방법 |
| KR100720507B1 (ko) * | 2004-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 트랜지스터 및 그의 제조방법 |
| KR100852973B1 (ko) * | 2005-09-28 | 2008-08-19 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| US7598162B2 (en) | 2005-09-28 | 2009-10-06 | Fujitsu Microelectronics Limited | Method of manufacturing semiconductor device |
| KR100702131B1 (ko) * | 2005-11-25 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100815964B1 (ko) * | 2006-10-11 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100226758B1 (ko) | 씨모스펫 제조방법 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| KR20060053174A (ko) | 고성능 ０．１ 서브마이크론 트랜지스터를 위한소스/드레인 구조물 | |
| KR19980050121A (ko) | 트랜지스터 및 그 제조방법 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010065303A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20010016838A (ko) | 모스 트랜지스터의 불순물 주입영역 형성 방법 | |
| JP4615755B2 (ja) | 半導体装置の製造方法 | |
| KR0167606B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100269280B1 (ko) | 엘디디(ldd)형모스트랜지스터제조방법 | |
| KR100219063B1 (ko) | 반도체 소자 제조방법 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20010065154A (ko) | 이중게이트 구조의 트랜지스터 제조방법 | |
| KR100251989B1 (ko) | 반도체 소자 제조방법 | |
| KR100588787B1 (ko) | 반도체 소자 제조방법 | |
| KR100271801B1 (ko) | 반도체장치의 제조방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR0167664B1 (ko) | 반도체소자 제조방법 | |
| KR0156154B1 (ko) | 모스트랜지스터의 제조방법 | |
| US20020089021A1 (en) | Semiconductor device with an anti-doped region | |
| KR100265851B1 (ko) | 반도체장치의전계효과트랜지스터제조방법 | |
| KR20050069594A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR0129976B1 (ko) | 반도체 장치의 제조방법 및 그 장치 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR20000003628A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |