DE10346608B4 - Herstellverfahren für ein Halbleiterbauteil - Google Patents

Herstellverfahren für ein Halbleiterbauteil Download PDF

Info

Publication number
DE10346608B4
DE10346608B4 DE10346608A DE10346608A DE10346608B4 DE 10346608 B4 DE10346608 B4 DE 10346608B4 DE 10346608 A DE10346608 A DE 10346608A DE 10346608 A DE10346608 A DE 10346608A DE 10346608 B4 DE10346608 B4 DE 10346608B4
Authority
DE
Germany
Prior art keywords
ion implantation
semiconductor substrate
well
layer
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10346608A
Other languages
English (en)
Other versions
DE10346608A1 (de
Inventor
Noh Yeal Kwak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10346608A1 publication Critical patent/DE10346608A1/de
Application granted granted Critical
Publication of DE10346608B4 publication Critical patent/DE10346608B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

Herstellverfahren für ein Halbleiterbauteil, mit den folgenden Schritten:
– Herstellen einer Abschirm-Oxidschicht (102) auf einem Halbleitersubstrat (101);
– Bilden einer p-Wanne (104) mit flacherer Tiefe in einer n-Wanne (103) in dem Halbleitersubstrat (101);
– Implantieren von Indium bestehend aus einzelnen Atomen in einer vorgegebenen Tiefe der p-Wanne (104) mittels eines Ionenimplantationsprozesses unter einem Kippwinkel von 3–13° gegenüber der senkrechten Einfallsachse zur Oberfläche des Halbleitersubstrats (101);
– Ausführen eines schnellen thermischen Prozesses; und
– Nach dem Entfernen der Abschirm-Oxidschicht (102) sequentielles Herstellen eines Gateoxidfilms (106), einer Schicht (107) aus leitendem Material und eines Unterlage-Nitridfilms (108), wobei das leitende Material dotiertes Polysilicium ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Herstellverfahren für ein Halbleiterbauteil, und spezieller betrifft sie ein Herstellverfahren für ein Halbleiterbauteil, das die Erzeugung eines TED(Transient Enhanced Diffusion = vorübergehende verstärkte Diffusion)-Effekt eines in die untere Struktur implantierten Dotierstoffs verhindern kann und eine Beeinträchtigung der Filmqualität an der Oberseite durch Ausgasen in einem anschließenden Temperungsprozess nach Ausführung eines Ionenimplantationsprozesses vermeiden kann.
  • Hintergrund gemäß der einschlägigen Technik
  • Um ein Halbleiterbauteil herzustellen, ist es erforderlich, dass ein Ionenimplantationsprozess und auch ein Abscheidungsprozess und ein Ätzprozess ausgeführt werden.
  • Im Allgemeinen wird, um einen Flashspeicher oder einen Transistor herzustellen, ein Wannenbereich durch einen Ionenimplantationsprozess hergestellt. Dann wird eine Ionenimplantationsschicht zum Kontrollieren der Schwellenspannung in einer vorgegebenen Tiefe der Wanne ausgebildet. Als Nächstes werden, bevor ein Unterlage-Nitridfilm hergestellt wird, ein Tunneloxidfilm und eine erste Polysiliciumschicht zum Ausbilden eines potenzialfreien Gates hergestellt und dann strukturiert.
  • Danach wird ein Halbleitersubstrat zwischen den ersten Polysiliciumschichten geätzt, um einen Graben auszubilden. Dann werden ein Wand-Opferoxidationsprozess und ein Wannenoxidationsprozess sequenziell ausgeführt, um durch ein SA-ST(-Self-Aligned Shallow Trench Isolation = Isolation durch einen selbstausgerichteten flachen Graben)-Verfahren zum elektrischen Isolieren der Bauteile ausgeführt.
  • Dabei wird im Fall eines Daten-Flashspeichers unter Verwendung eines NMOS-Transistors als Zelle bor(B)implantiert, um eine Ionenimplantationsschicht zum Einstellen der Schwellenspannung herzustellen. Dabei ist es erforderlich, da die Zellen in einem Sektor-Programmier/Lösch-Modus mit einer Einheit von 512 Bytes innerhalb eines Daten-Flashspeichers programmiert und gelöscht werden, erforderlich, dass die Schwellenspannungen der Zellen innerhalb des Zellen-Einheitsblocks gleichmäßig sind.
  • Dabei wird, da ein Daten-Flashspeicher unter Flashspeichern einen Modus unter Verwendung von FN-Tunneln und nicht des HCE (Hot Carrier Effekt = Effekt heißer Ladungsträger) als Programmiermodus verwendet, die Verteilung eines zum Kontrollieren der Schwellenspannung implantierten Dotierstoffs ein wichtiger Parameter, abweichend von einem Code-Flashspeicher, bei dem die Ausbildung des Verarmungsbereichs wesentlich ist. Aus diesem Grund ist es erforderlich, dass sich die Verteilung der Ionenimplantationsschicht selbst bei einem anschließenden Temperungsprozess innerhalb der effektiven Kanallänge nicht ändert, wobei die von der Ansteuerspannung abhängige Betriebsgeschwindigkeit durch die Ionenimplantationsschicht zum Kontrollieren der Schwellenspannung erhöht wird.
  • Wenn der Isolierfilm durch das SA-STI-Verfahren hergestellt wird, tritt jedoch im Hochtemperatur-Oxidationsprozess eine vorübergehende verstärkte Diffusion (TED) des Dotierstoffs auf, wodurch sich die Schwellenspannung des Bauteils ändert. Ferner kann, wenn ein Dotierstoff großer Masse implantiert wird, um die Schwellenspannung des Bauteils einzustellen, durch RDG (Remained Dopant Gettering = Gettern eines Rest-Dotierstoffs), wie es aufgrund eines Dotierstoffs großer Masse erfolgen kann, auftreten. Daher muss, um durch Ionenimplantation verursachte Schäden zu minimieren, als Folgeprozess eine Hochtemperaturtemperung ausgeführt werden. Aus diesem Grund konnte ein Dotierstoff großer Masse nicht als Ion zum Kontrollieren der Schwellenspannung verwendet werden.
  • Außerdem tritt im Fall von BF2 als Dotierstoff, wie er in weitem Umfang verwendet wurde, um einen flachen effektiven Kanalbereich eines Oberflächenkanals auszubilden, aufgrund eines Ausgasens in einem anschließenden Temperungsprozess ein Dotierstoffverlust auf. Insbesondere ist bei einer Zelle, die notwendigerweise einen Hochtemperaturprozess benötigt, F-induziertes Ausgasen aufgrund maximierten Ausgasens von F unvermeidlich. Daher besteht ein Problem dahingehend, dass die Filmqualität des Oxidfilms beeinträchtigt ist.
  • Die US 5,767,557 A beschreibt P-MOSFETs mit einem Indium- oder Galliumdotierten vergrabenen Kanal. Hierbei wird zunächst in einem Siliciumsubstrat eine n-Wanne durch Implantation mit Phosphor- und/oder Arsenionen erzeugt. Nach dem Bilden einer Schirm-Oxidschicht zum Schutz der Substratoberfläche werden Indium- oder Galliumionen durch die Schirm-Oxidschicht in die n-Wanne des Substrats implantiert, um einen p-artigen vergrabenen Kanalbereich zu bilden. Die Implantationsdosis ist dabei vorzugsweise zwischen 1·1011 cm–2 bis 1·1014 cm–2 und die Implantationsenergie ist etwa 100 keV. Um schmale vergrabene Kanäle zu erhalten, kann die Implantationsenergie zwischen 30 keV bis etwa 50 keV liegen. Nach dem Entfernen der Schirmschicht wird eine Gateisolationsschicht auf die Hauptoberfläche des Substrats aufgebracht.
  • Die US 6,391,728 B1 beschreibt ein Verfahren zum Herstellen eines stark lokalisierten Halo-Profils. Hierbei werden zur Anpassung der Schwellspannung in einem MOSFET Indium oder Bordiflouride unter dem Kanalbereich implantiert. Jedoch können während einem darauffolgenden Temperprozess die Dotierstoffe in Richtung der Oberfläche diffundieren und die Dotierkonzentration im Kanal erhöhen, was zu einer geringeren Ladungsträgerbeweglichkeit aufgrund der erhöhten Störstellenstreuung führt. Des Weiteren wird die Implantation von Indium für einen Vor-Amorphisierungsschritt zur Bildung von amorphen Bereichen vorgeschlagen.
  • Die US 6,331,458 B1 beschreibt ein Verfahren zur Implantation des aktiven Bereichs mittels Indium zur Verbesserung der Kurzkanaleigenschaften einer Oberflächenkanal-PMOS-Vorrichtung. Hierbei wird nach dem Bilden einer p-Wanne in einem Halbleitersubstrat Indium in aktive Bereiche implantiert. Hierbei kann Indium entweder in die freiliegende Substratoberfläche oder durch in einem vorhergehenden Schritt gebildetes Gateoxid implantiert werden. Hierbei wird die Indiumimplantation verwendet, um die Schwellspannungen der in den aktiven Bereichen gebildeten Vorrichtungen einzustellen, wobei der Bereich eine dünne Oxidschicht umfasst, um das Indiumimplantat aufzunehmen. Die Implantationsdosis liegt im Bereich zwischen 1·1012 cm–2 bis 1·1013 cm–2. Nach dem Bilden des Indium-Implantationsbereichs wird ein Gateoxid auf dem Substrat aufgebracht und strukturiert, um entsprechende Feldeffekttransistorstrukturen herzustellen.
  • Die KR 1020010065303 A beschreibt ein Verfahren zum Herstellen eines Transistors in einer Halbleitervorrichtung. Hierbei wird eine Gateelektrode auf einem Siliciumsubstrat gebildet, wobei nachfolgend ein Indium-Implantationsprozess durchgeführt wird, um einen Indium-Implantationsbereich im Siliciumsubstrat zu bilden. Danach wird Bor in den Indium-Implantationsbereich eingebracht und ein erster Temperprozess wird durchgeführt. Ein Gateelektrodenabstandshalter und ein Source-/Drain-Ionenimplantationsprozess werden durchgeführt, verbunden mit einem zweiten Temperprozess. Der Indium-Implantationsbereich bedeckt den Bor-Implantationsbereich. Die Gateelektrode wird zusammen mit einer Gateisolierschicht und einer Polysiliciumschicht gebildet.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß wurde die Erfindung dazu erdacht, eines oder mehrere Probleme aufgrund von Einschränkungen und Nachteilen im Stand der Technik im Wesentlichen zu lindern.
  • Eine Aufgabe der Erfindung ist es, ein Herstellverfahren für Halbleiterbauteile zu schaffen, mit dem maximal die Erzeugung eines TED(Transient Enhanced Diffusion)-Effekts eines Dotierstoffs verhindert werden kann und eine Beeinträchtigung der Filmqualität durch Ausgasen in einem Temperungsprozess zum Lindern von durch Ionenimplantation hervorgerufenen Schäden verhindert werden kann.
  • Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Erfindungsgemäß wird dies insbesondere dadurch gelöst, dass ein atomarer Dotierstoff mit großem Atomgewicht aus einzelnen Atomen zum Erzeugen einer Ionenimplantationsschicht implantiert wird, anstatt dass ein Dotierstoff kleinen Atomgewichts wie B oder ein Molekülion wie BF2, das herkömmlicherweise verwendet wurde, verwendet würde, wenn die Ionenimplantationsschicht hergestellt wird, um die Schwellenspannung des Halbleiterbauteils zu kontrollieren.
  • Ein Herstellverfahren für Halbleiterbauteile umfasst die Schritte des Bereitstellens eines Halbleitersubstrats, für das vorgegebene Prozesse zum Herstellen des Halbleiterbauteils ausgeführt werden, und des Implantierens eines Dotierstoffs der Wertigkeit 3 mit höherem Atomgewicht als dem von Bor aus einzelnen Atomen in einer vorgegebenen Tiefe des Halbleitersubstrats mittels eines Ionenimplantationsprozesses, um so eine Ionenimplantationsschicht auszubilden.
  • Dabei kann der Dotierstoff mittels eines hergestellten Abschirm-Oxidfilms implantiert werden.
  • Zum Ionenimplantationsprozess gehört es, einen Dotierstoff mit 5·1011–1·1013 Ionen/cm2 mit einer Energie von 10–50 keV zu implantieren. Der Dotierstoff ist erfindungsgemäß Indium. Ferner wird Indium unter einem Kippwinkel von 3–13° implantiert.
  • Ferner wird ein schneller thermischer Prozess ausgeführt, um den Dotierstoff zu aktivieren, nachdem die Ionenimplantationsschicht hergestellt wurde. Dabei kann der schnelle thermische Prozess bei einer Temperatur von 800–1.100°C mit einer Rate von 20–50°C/s für 5–30 Sekunden ausgeführt werden. Auch kann der schnelle thermische Prozess unter Stickstoffatmosphäre ausgeführt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obige und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen der Erfindung in Verbindung mit den beigefügten Zeichnungen ersichtlich werden.
  • 1A–1E sind Schnittansichten von Halbleiterbauteilen zum Erläutern eines Herstellverfahrens für das Bauteil gemäß einer bevorzugten Ausführungsform der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Nun wird detailliert auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen Beispiele in den beigefügten Zeichnungen veranschaulicht sind, in denen dieselben Bezugszahlen dazu verwendet sind, dieselben oder ähnliche Teile zu kennzeichnen.
  • Die 1A–1E sind Schnittansichten von Halbleiterbauteilen zum Erläutern eines Herstellverfahrens für das Bauteil gemäß einer bevorzugten Ausführungsform der Erfindung.
  • Gemäß der 1A wird auf einem Halbleitersubstrat 101 ein Abschirm-Oxidfilm 102 als Opferoxidfilm zum Verhindern von Kristalldefekten oder für eine Oberflächenbehandlung der Oberfläche des Halbleitersubstrats 101 ausgeführt. Der Abschirm-Oxidfilm 102 dient auch dazu, Interdiffusion durch Kanalbildung des Dotierstoffs zu verhindern, wie sie im Ionenimplantationsprozess zum Ausbilden der Wanne auftritt. Dabei wird der Abschirm-Oxidfilm 102 in einem Trocken- oder Nassoxidationsmodus bei einer Temperatur von 750–800°C mit einer Dicke von 70–100 Å–(7–10 nm) hergestellt.
  • Indessen kann vor dem Herstellen des Abschirm-Oxidfilms 102 ein Reinigungsprozess ausgeführt werden. Dabei kann der Reinigungsprozess dadurch ausgeführt werden, dass sequenziell Fluorwasserstoffsäure (DHF), bei der H2O:HF im Verhältnis 50:1–100:1 gemischt sind, und eine SC-1(NH4OH/H2O2/H2O)-Lösung verwendet wird, oder sequenziell BOE (Buffered Oxide Etchant = gepuffertes Oxidätzmittel), bei dem eine Lösung, bei der NH4F:HF mit dem Mischungsverhältnis 4:1–7:1 mit H2O im Verhältnis 1:100–1:300 verdünnt ist, und die SC-1(NH4OH/H2O2/H2O)-Lösung verwendet werden.
  • Gemäß der 1B wird in einem Bereich, in dem ein n-Kanal auszubilden ist, eine dreifache n-Wanne 103 durch den Ionenimplantationsprozess ausgebildet. Anschließend wird mit flacherer Tiefe als der der dreifachen n-Wanne 103 eine p-Wanne 104 ausgebildet. Dabei kann die dreifache n-Wanne 103 durch Implantieren von P mit 5·1012–5·1013 Ionen cm3 mit einer Energie von 500–2.000 keV ausgebildet werden. Die p-Wanne 104 kann dadurch ausgebildet werden, dass B mit 1·1012–5·1013 Ionen/cm3 mit einer Energie von 200–1.000 keV implantiert wird. Indessen wird eine n-Wanne (nicht dargestellt) in einem anderen Bereich ausgebildet, in dem ein p-Kanalbauteil herzustellen ist. Die n-Wanne kann dadurch ausgebildet werden mit P 1·1012–5·1013 Ionen/cm2 mit einer Energie von 200–1.000 keV implantiert wird. Dabei ist es bevorzugt, dass der Ionenimplantationsprozess zum Ausbilden der Wanne und einem Kippwinkel von 3–13° ausgeführt wird, um ein Kanalverhalten des Dotierstoffs zu verhindern.
  • Gemäß der 1C wird durch einen Ionenimplantationsprozess eine Ionenimplantationsschicht 105 zum Kontrollieren der Schwellenspannung in einer vorgegebenen Tiefe der p-Wanne 104 hergestellt, um die Schwellenspannung des Halbleiterbauteils zu kontrollieren, das in einem folgenden Prozess im Halbleitersubstrat 101 ausgebildet wird. Dabei wird die Ionenimplantationsschicht 105 durch Implantieren eines Atom-Dotierstoffs mit hohem Atomgewicht aus einzelnen Atomen hergestellt, anstatt dass ein Dotierstoff mit niedrigem Atomgewicht wie B und ein Molekülion wie BF2 als Dotierstoff verwendet würde, wie er herkömmlicherweise verwendet wurde. Die Ionenimplantationsschicht 105 wird dadurch hergestellt werden, dass ein Dotierstoff der Wertigkeit 3 mit höherem Atomgewicht als dem von Bor, bestehend aus einzelnen Atomen, erfindungsgemäß Indium, implantiert wird. Dabei kann der Ionenimplantationsprozess unter Verwendung eines Dotierstoffs von 5·1011–1·1013 Ionen/cm2 mit einer Energie von 10–50 keV ausgeführt werden. Indessen ist es, wie beim Ionenimplantationsprozess zum Ausbilden der Wanne, selbst dann, wenn der Ionenimplantationsprozess zum Kontrollieren der Schwellenspannung ausgeführt wird, erfindungsgemäß, dass er mit einem Kippwinkel von 3–13° ausgeführt wird, um einen Dotierstoff-Kanaleffekt im Kanalbereich in einem Daten-Flashspeicher unter Verwendung eines vergrabenen Kanals zu verhindern.
  • Unmittelbar nach dem Herstellen der Ionenimplantations-schicht 105 zum Kontrollieren der Schwellenspannung wird zum Maximieren der Dotierstoffaktivierung ein Temperungsprozess ausgeführt, durch den verhindert werden kann, dass das Bauteil hohem Temperaturen ausgesetzt wird, wie RTP (Rapid Thermal Process = schneller thermischer Prozess). Es kann nur die Aktivierung des Dotierstoffs maximiert werden, während eine unnötige Umdiffusion des Dotierstoffs vermieden wird. Dabei kann der Temperungsprozess bei einer Temperatur von 800–1.100°C für 5–30 Sekunden mit einer Rate von 20–50°C/s realisiert werden. Ferner kann der Temperungsprozess unter Stickstoffatmosphäre ausgeführt werden, um die Entstehung eines nativen Oxidfilms zu verhindern.
  • Gemäß der 1D werden nach dem Entfernen des Abschirm-Oxidfilms (102 in der 1C) ein Gateoxidfilm (Tunneloxidfilm 106 im Fall des Flashspeichers), eine Schicht 107 aus leitendem Material und ein Unterlage-Nitridfilm 108 sequenziell hergestellt.
  • Dabei wird der Abschirm-Oxidfilm (102 in der 1C) durch einen Reinigungsprozess mit sequenzieller Verwendung von Fluorwasserstoffsäure (DHF), bei der H2O:HF im Verhältnis 50:1–100:1 gemischt sind, und einer SC-1(NH4OH/H2O2/H2O)-Lösung entfernt.
  • Danach wird der Gateoxidfilm 106 durch einen Nassoxidationsprozess bei einer Temperatur von 750–800°C hergestellt. Dann wird der Gateoxidfilm 106 unter Stickstoffatmosphäre bei einer Temperatur von 900–910°C für 20–30 Minuten getempert, um Grenzflächendefekte des Halbleitersubstrats 101 und des Gateoxidfilms 106 zu minimieren.
  • Indessen kann die Schicht 107 aus leitendem Material dadurch hergestellt werden, dass eine dotierte Polysiliciumschicht mit minimaler Korngröße durch ein LP-CVD(Low Pressure Chemical Vapor Deposition = chemische Dampfabscheidung bei niedrigem Druck)-Verfahren unter Verwendung von SiH4 oder Si2H6 und PH3-Gas bei einer Temperatur von 580–620°C bei einem niedrigen Druck von 0,k1–3 Torr (0,1–3 hPa) abgeschieden wird. Dabei wird die Fremdstoff(P)konzentration der dotierten Polysiliciumschicht auf einen Wert von 1,5·1020–3,0·102 Atome/ccm kontrolliert, und die dotierte Polysiliciumschicht wird mit einer Dicke von 250–500 Å (25–50 nm) hergestellt.
  • Der auf der Schicht 107 aus leitendem Material hergestellte Unterlage-Nitridfilm 108 kann durch das LP-CVD-Verfahren mit einer Dicke von 900–2.000 Å (90–200 nm) hergestellt werden.
  • Gemäß der 1E werden der Unterlage-Nitridfilm 108, die Schicht 107 aus leitendem Material und der Gateoxidfilm 106 im Isolierbereich sequenziell durch einen Ätzprozess entfernt, um dadurch das Halbleitersubstrat 101 im Isolierbereich freizulegen. Als Nächstes wird das freigelegte Halbleitersubstrat 101 im Isolierbereich bis auf eine vorgegebene Tiefe geätzt, um einen Graben 109 auszubilden. Der Graben 109 wird dann mit einem isolierenden Material (nicht dargestellt) aufgefüllt, um einen Isolierfilm (nicht dargestellt) von STI(Shallow Trench Isolation = Isolation durch eine flachen Graben)-Struktur auszubilden. Dabei kann ein Oxidfilm aus einem Plasma hoher Dichte (HDP) als Isoliermaterial verwendet werden. Dabei wird der Oxidfilm aus einem Plasma hoher Dichte (HDP) auf der gesamten Struktur mit einer Dicke von 4.000–10.000 Å (400–1.000 nm) hergestellt, so dass der Graben 109 vollständig eingebettet ist, während die Erzeugung von Leerstellen vermieden ist.
  • Obwohl es in den Zeichnungen nicht dargestellt ist, wird kontinuierlich ein Prozess mit chemisch-mechanischem Polieren in einem Folgeprozess so ausgeführt, dass das Isoliermaterial nur bis auf eine Sollhöhe verbleibt, statt bis zur Oberfläche des Halbleitersubstrats 101, während das isolierende Material auf dem Unterlage-Nitridfilm 108 entfernt wird. Als Nächstes wird ein Nassreinigungsprozess unter Verwendung verdünnter HF ausgeführt, und das Material, das mit dem der Schicht 107 aus leitendem Material übereinstimmt, mit einer Dicke von 400–1.000 Å (40–100 nm) hergestellt. Zum Fertigstellen einer Flashspeicher-Zelle wird ein üblicher Prozess zum Herstellen einer solchen Zelle ausgeführt.
  • Wie oben beschrieben, zeigt die Erfindung aufgrund des Herstellverfahrens für ein Halbleiterbauteil die folgenden Effekte.
  • Erstens wird bei einer Speicherzelle für einen Daten-Flashspeicher, bei der ein Isolierfilm mit STI-Struktur, der häufige Hochtemperaturprozesse erfordert, hergestellt werden muss, ein atomarer Dotierstoff mit hohem Atomgewicht aus einzelnen Atomen implantiert, um eine Ionenimplantationsschicht zum Kontrollieren der Schwellenspannung herzustellen. Daher kann das Bauteil unter Minimierung des TED-Effekts hergestellt werden.
  • Ferner kann die Gleichmäßigkeit der Temperungsprozess innerhalb des Zielbereichs gewährleistet werden, während der TED-Effekt minimiert wird. Daher können die Programmier/Lösch-Betriebseigenschaften einer Zellenblockeinheit bei einem Flashspeicher verbessert werden.
  • Drittens existiert nach dem Herstellen der Ionenimplantationsschicht kein Ausgasen im Verlauf des Ausführens eines anschließenden Temperungsprozesses. So ist es möglich, eine Beeinträchtigung der Filmqualität des Gateoxidfilms zu verhindern.
  • Viertens ist es möglich, den Gateoxidfilm dadurch mit hoher Qualität herzustellen, dass eine Beeinträchtigung der Filmqualität desselben verhindert wird. Dadurch ist es möglich, die elektrischen Eigenschaften und die Zuverlässigkeit eines Daten-Flashspeichers unter Verwendung von FN-Tunneln zu verbessern.
  • Ferner ist es möglich, da Dotierstoffschäden aufgrund einer Herausdiffusion minimiert sind, die Schwellenspannung bei minimaler Ionenimplantation zu kontrollieren. Ferner ist es möglich, die Erzeugung eines Leckstroms zu minimieren, da die Erzeugung von Ionenimplantationsschäden innerhalb des Kanalbereichs verhindert ist.

Claims (4)

  1. Herstellverfahren für ein Halbleiterbauteil, mit den folgenden Schritten: – Herstellen einer Abschirm-Oxidschicht (102) auf einem Halbleitersubstrat (101); – Bilden einer p-Wanne (104) mit flacherer Tiefe in einer n-Wanne (103) in dem Halbleitersubstrat (101); – Implantieren von Indium bestehend aus einzelnen Atomen in einer vorgegebenen Tiefe der p-Wanne (104) mittels eines Ionenimplantationsprozesses unter einem Kippwinkel von 3–13° gegenüber der senkrechten Einfallsachse zur Oberfläche des Halbleitersubstrats (101); – Ausführen eines schnellen thermischen Prozesses; und – Nach dem Entfernen der Abschirm-Oxidschicht (102) sequentielles Herstellen eines Gateoxidfilms (106), einer Schicht (107) aus leitendem Material und eines Unterlage-Nitridfilms (108), wobei das leitende Material dotiertes Polysilicium ist.
  2. Verfahren nach Anspruch 1, bei dem es zum Ionenimplantationsprozess gehört, Indium mit 5·1011 bis 1·1013 Ionen/cm2 mit einer Energie von 10–50 keV zu implantieren.
  3. Verfahren nach Anspruch 1, bei dem der schnelle thermische Prozesses bei einer Temperatur von 800–1100°C mit einer Rate von 20–50°C/s für 5–30 Sekunden nach dem Ausführen des Ionenimplantationsprozesses ausgeführt wird.
  4. Verfahren nach Anspruch 1, wobei der schnelle thermische Prozess unter Stickstoffatmosphäre ausgeführt wird.
DE10346608A 2002-11-20 2003-10-07 Herstellverfahren für ein Halbleiterbauteil Expired - Fee Related DE10346608B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0072242A KR100496551B1 (ko) 2002-11-20 2002-11-20 반도체 소자의 제조 방법
KR2002-72242 2002-11-20

Publications (2)

Publication Number Publication Date
DE10346608A1 DE10346608A1 (de) 2004-06-09
DE10346608B4 true DE10346608B4 (de) 2013-01-31

Family

ID=32291797

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10346608A Expired - Fee Related DE10346608B4 (de) 2002-11-20 2003-10-07 Herstellverfahren für ein Halbleiterbauteil

Country Status (5)

Country Link
US (1) US6933214B2 (de)
JP (1) JP2004172566A (de)
KR (1) KR100496551B1 (de)
DE (1) DE10346608B4 (de)
TW (1) TWI326116B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670401B1 (ko) * 2003-12-27 2007-01-16 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성 방법
KR100607351B1 (ko) * 2005-03-10 2006-07-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US7743971B2 (en) * 2006-01-24 2010-06-29 Levy (Ip) Limited Partnership Food and beverage carrier and method
KR100764439B1 (ko) * 2006-04-25 2007-10-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100870297B1 (ko) * 2007-04-27 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7790535B2 (en) * 2008-09-16 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Depletion-free MOS using atomic-layer doping

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767557A (en) * 1994-12-01 1998-06-16 Lucent Technologies Inc. PMOSFETS having indium or gallium doped buried channels and n+polysilicon gates and CMOS devices fabricated therefrom
US6127222A (en) * 1997-12-16 2000-10-03 Advanced Micro Devices, Inc. Non-self-aligned side channel implants for flash memory cells
KR20010065303A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 트랜지스터 제조방법
US6331458B1 (en) * 1994-10-11 2001-12-18 Advanced Micro Devices, Inc. Active region implant methodology using indium to enhance short channel performance of a surface channel PMOS device
US6391728B1 (en) * 2001-03-12 2002-05-21 Advanced Micro Devices, Inc. Method of forming a highly localized halo profile to prevent punch-through

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605849A (en) * 1994-10-07 1997-02-25 National Semiconductor Corporation Use of oblique implantation in forming base of bipolar transistor
US6555484B1 (en) * 1997-06-19 2003-04-29 Cypress Semiconductor Corp. Method for controlling the oxidation of implanted silicon
US6245639B1 (en) * 1999-02-08 2001-06-12 Taiwan Semiconductor Manufacturing Company Method to reduce a reverse narrow channel effect for MOSFET devices
KR20000061772A (ko) * 1999-03-30 2000-10-25 윤종용 반도체 장치의 제조 방법
KR20000073363A (ko) * 1999-05-10 2000-12-05 윤종용 인듐 불순물의 이온주입 및 확산에 대한 시뮬레이션 방법
JP2001351987A (ja) * 2000-06-09 2001-12-21 Nec Corp 半導体装置の製造方法
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331458B1 (en) * 1994-10-11 2001-12-18 Advanced Micro Devices, Inc. Active region implant methodology using indium to enhance short channel performance of a surface channel PMOS device
US5767557A (en) * 1994-12-01 1998-06-16 Lucent Technologies Inc. PMOSFETS having indium or gallium doped buried channels and n+polysilicon gates and CMOS devices fabricated therefrom
US6127222A (en) * 1997-12-16 2000-10-03 Advanced Micro Devices, Inc. Non-self-aligned side channel implants for flash memory cells
KR20010065303A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 트랜지스터 제조방법
US6391728B1 (en) * 2001-03-12 2002-05-21 Advanced Micro Devices, Inc. Method of forming a highly localized halo profile to prevent punch-through

Also Published As

Publication number Publication date
US20040097059A1 (en) 2004-05-20
TW200421494A (en) 2004-10-16
KR20040043832A (ko) 2004-05-27
KR100496551B1 (ko) 2005-06-22
US6933214B2 (en) 2005-08-23
JP2004172566A (ja) 2004-06-17
TWI326116B (en) 2010-06-11
DE10346608A1 (de) 2004-06-09

Similar Documents

Publication Publication Date Title
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
KR100713680B1 (ko) 반도체 장치 및 그 제조 방법
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE102006035669B4 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
DE19940362A1 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE102006046363A1 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
KR101612610B1 (ko) 반도체 장치의 제조 방법
DE10261307B4 (de) Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
US20100237440A1 (en) Semiconductor device and method for manufacturing the same
JP2802263B2 (ja) 半導体素子の製造方法
DE10346608B4 (de) Herstellverfahren für ein Halbleiterbauteil
DE102010064287B4 (de) Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement
KR100447731B1 (ko) 반도체 소자의 고전압 접합 형성 방법
DE2523379A1 (de) Komplementaere feldeffekt-transistoranordnung
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100897821B1 (ko) 반도체 소자 제조 방법
KR100624697B1 (ko) 리세스 트랜지스터의 듀얼폴리게이트 제조방법
KR101068135B1 (ko) 반도체소자의 제조방법
KR100233294B1 (ko) 반도체 메모리소자 및 그 제조방법
KR100334965B1 (ko) 모스전계효과트랜지스터 소자의 제조방법
KR100468695B1 (ko) 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법
KR100439048B1 (ko) 반도체 소자의 제조 방법
KR100403956B1 (ko) 반도체 소자 제조방법
KR20040008634A (ko) 피모스트랜지스터의 제조 방법

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130501

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee