DE2523379A1 - Komplementaere feldeffekt-transistoranordnung - Google Patents

Komplementaere feldeffekt-transistoranordnung

Info

Publication number
DE2523379A1
DE2523379A1 DE19752523379 DE2523379A DE2523379A1 DE 2523379 A1 DE2523379 A1 DE 2523379A1 DE 19752523379 DE19752523379 DE 19752523379 DE 2523379 A DE2523379 A DE 2523379A DE 2523379 A1 DE2523379 A1 DE 2523379A1
Authority
DE
Germany
Prior art keywords
substrate
channel
pot
conductivity
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752523379
Other languages
English (en)
Other versions
DE2523379C2 (de
Inventor
Bruce Elmer Deal
Daniel Ching Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2523379A1 publication Critical patent/DE2523379A1/de
Application granted granted Critical
Publication of DE2523379C2 publication Critical patent/DE2523379C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Komplementäre Feldeffekt-Transistoranordnung
Die Erfindung bezieht sich auf komplementäre Feldeffekt-Transistoranordnungen mit isoliertem Gatter und auf Verfahren zur Herstellung solcher Anordnungen. Sie "bezieht sich insbesondere auf eine Feldeffekt-Transistoranordnung mit isoliertem Gatter und ein Verfahren zur Herstellung der Anordnung, bei dem
aktive Gebiete eine Oxydisolation erhalten, beispielsweise die isoplanare Oxydisolation, wie sie in der US-PS 3 648 125 (Peltzer) beschrieben ist,
der p-Potentialtopf mit Störstoffen entgegengesetzten Leitfähigkeitstyps gegendotiert wird, um ein zusammengesetztes Dotierungsprofil zu erhalten,
der Wert Q in dem Isoplanar-Oxyd herabgesetzt wird,
SS
509850/0893
— 2 —
ORIGINAL INSPECTED
das Gatter- und das Feldoxyd mit Chlor dotiert, und
die polykristallinen Siliziumgatter mit Phosphor dotiert werden.
Bei komplementären Feldeffekt-Schaltungsanordnungen werden ein η-Kanal- und ein p-Kanal-Feldeffekt-Transistor verwendet, welche so gekoppelt sind, dass die Quelle oder die Senke eines Elements mit der Quelle bzwo der Senke des anderen Elements verbunden sind. Dabei befindet sich eines der Elemente im Betriebszustand, während das andere abgeschaltet ist. Wenn die Arbeitsbedigungen der Schaltung verlangen, dass das arbeitende Element abschaltet, dann wird dasjenige Element, welches vorher abgeschaltet war, in den Betriebszustand versetzt, und zwar aufgrund der Verbindung der Quellen und/oder Senken der beiden Elemente. Dieses technische Konzept wurde erstmalig von Wanlass in der US-PS 3 356 858 beschrieben. Der besondere Vorteil ist, dass keine zusätzliche Leistung erforderlich ist, um die Elemente zu schalten. Das Schalten ist eine der Arbeitsweise der Schaltung innewohnende Eigenschaft.
Die normalerweise verwendeten komplementären Feldeffektelemente werden als Leiter-Isolator-Halbleiter-Strukturen hergestellt, wobei Verbindungen zwischen bestimmten Quellen oder Senken der η-Kanal- und p-Kanal-Elemente vorhanden sind. Die Leiter können aus Metall oder leitfähigem polykristallinen Silizium bestehen. Der überwiegend verwendete Isolator ist Siliziumdioxyd, und als Halbleitersubstrat wird überwiegend
■ - 3 6-0 9850/0893
Einkristallsilizium verwendet. Komplementäre Metall-Oxyd-Halbleiter-Strukturen (complementary metal oxide semiconductor - CMOS) werden auf einem Substrat mit n-Leitfähigkeit, und nicht auf einem Substrat mit p-Leitfähigkeit hergestellt, weil es leichter ist, die geforderten Sohwellenspannungen für die komplementären n-Kanal-Elemente und p-Kanal-Elemente zu erhalten. Den p-Potentialtopf, welcher für.das n-Kanal-Komplement erforderlich ist, erhält man durch Eindiffundieren eines leicht dotierten p-Gebietes in das η-Substrat«, Bei einigen Anordnungen werden alle n-Kanal-Elemente in einem gemeinsamen p-Topf hergestellt, und p-Kanal-Elemente werden in dem η-Substrat so hergestellt, dass ein grosser Teil des gesamten Bereiches von Zwischenverbindungen zwischen den η-Kanal- und den p-Kanal-Elementen eingenommen wird. Wenn einzelne p-Töpfe bei den n-Kanal-Elementen verwendet werden, wird die Isolation der p-Kanal-Feldeffekt-Transistoren in manchen Fällen durch stark dotierte Kanal-Stop -Gebiete gebildet. Diese Kanal-Stop-Gebiete beanspruchen einen grossen Teil des Oberflächenbereichs des Halbleiterplättchens, sie beeinträchtigen die Arbeitsgeschwindigkeit und begrenzen den Spannungsbereich. In neuerer Zeit ist polykristallines Silizium anstelle von Metall für die Gatter-Elektroden der Elemente verwendet worden, aber obwohl geringe Verbesserungen hinsichtlich der Ausgleichsvorgänge erreicht wurden, konnte man keine nennenswerte Herabsetzung des beanspruchten Flächenbereichs erzielen. Auch ist zu beachten, dass das übliche Dotierungsmittel, nämlich Bor, welches in das polykristalline Silizium eingebaut wird, um es leitfähig zu machen und einen niedrigen Schwellenwert zu erhalten, die Eigenschaft hat, dass es durch das Gatter-Oxyd bei Anwesenheit von Wasserstoff hindurch-
- 4 509850/0893
diffundieren und die Eigenschaften des Elements verschlechtern kann. Auch ist es bekannt, dass bei herkömmlichen CMOS-Elementen eine Störstoffwanderung sowohl durch das Gatter- als auch das Feldoxyd erfolgt, und dies führt zu einer Verschlechterung der Betriebseigenschaften der Elemente. Schliesslich werden durch die Anwesenheit unkontrollierter Beträge fester Oberflächenzustandsladungen, welche im Regelfall durch nicht-stöchiometrische Zusammensetzung des SiOp bedingt sind, die Betriebseigenschaften der Elemente ebenfalls beeinträchtigt„
Die Erfindung bezweckt, die bekannten Mangel herkömmlicher CMOS-Bauarten zu beheben. Auch sollen durch die Anordnung gemäss der Erfindung viele weitere wesentliche Vorteile gegenüber den bisherigen nicht-oxydisolierten CMOS-Schaltungen mit Metallgatter erreicht werden. Die noch zu beschreibende Anordnung gemäss. der Erfindung hat einen weiten Betriebsbereich von etwa 3 - 15 V, eine verbesserte Packungsdichte, eine grössere Stabilität des Elements, und sie erlaubt eine bessere Kontrolle der Schwellenwerte der entsprechenden Elemente.
Eine komplementäre Feldeffekt-Transistoranordnung mit isoliertem Gatter besitzt η-Kanal- und p-Kanal—Leiter-Isolator-Halbleiter-Elemente, welche in demselben Halbleitersubstrat ausgebildet sind, uns sie enthält gemäss der Erfindung
ein Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer grösseren Oberfläche,
509850/0893
einem in dem Substrat angeordneten Topf zusammengesetzter Leitfähigkeit, welcher einen Teil der grösseren Oberfläche einnimmt, wobei der Topf Störstoffe eines ersten Leitfähigkeitstyps und eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps enthält, so dass insgesamt eine Leitfähigkeit vom zweiten Typ hergestellt wird, welche nahe der grösseren Oberfläche niedrig ist, und einen niedrigen Schwellenwert für ein Element innerhalb des Topfes darstellt, und welche tief innerhalb des Topfes hoch ist und hohe Durchbruchsspannungen über dem Topf-Substrat-Übergang erzeugt,
ein erstes Leiter-Isolator-Halbleiter-Feldeffektelement mit einem ersten Kanal-Leitfähigkeitstyp und einem Paar Quellen/Senken-Gebieten vom ersten Leitfähigkeitstyp, welche voneinander getrennt in der Oberfläche des Topfes zusammengesetzter Leitfähigkeit an der grösseren Oberfläche angeordnet sind,
ein erstes Gatter-Isoliermaterial, welches sich über dem durch den Topf eingenommenen Teil der grösseren · Oberfläche befindet und sich über den Abstand zwischen dem Paar Quellen/Senken-Gebieten vom ersten Leitfähigkeitstyp erstreckt,
und eine erste Gatter-Elektrode, welche über dem ersten Gatter-Isoliermaterial angeordnet ist,
ein zweites Leiter-Isolator-Halbleiter-Feldeffektelement mit einem zweiten Kanal-Leitfähigkeitstyp und einem Paar Quellen/Senken-Gebieten vom zweiten Leitfähigkeitstyp, welche voneinander getrennt an der grösseren Ober-
509850/0V93
fläche des Halbleitersubstrats angeordnet'sind,
ein zweites Gatter-Isoliermaterial, welches sich über der gröaseren Oberfläche des Halbleitersubstrats befindet und sich über den Abstand zwischen dem Paar Quellen/Senken-Gebieten vom zweiten Leitfähigkeitstyp erstreckt ,
und eine zweite Gatter-Elektrode, welche über dem zweiten Gatter-Isoliermaterial angeordnet ist,
und Isoliergebiete, welche'an dem Halbleitersubstrat anliegen und um die ersten und zweiten Leiter-Isolator-Halbleiter-Elemente angeordnet sind»
Gemäss der Erfindung ist ausserdem ein Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gatter vorgesehen, welche n-Kanal- und p-Kanal-Elemente in dem gleichen Halbleitersubstrat aufweist, und welches die folgenden Verfahrensschritte enthält:
Ausbilden von Isoliergebieten in gewählten Teilen eines Halbleitersubstrats an einer grosseren Fläche des Substrats, welches einen ersten Leitfähigkeitstyp besitzt, wobei die Isoliergebiete die ersten und zweiten aktiven Element-Gebiete im wesentlichen umgeben und jedes der aktiven Element-Gebiete Teile der grösseren Oberfläche einnimmt.
Ausbilden eines Topfes zusammengesetzter Leitfähigkeit in dem ersten aktiven Element- Gebiet in dem Halbleitersubstrat durch Einführen von Störstoffen des ersten
5 0 9 8 5 0 7 078 9 3
Leitfähigkeitstyps und eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps zur Herstellung einer Gesamt-Leitfähigkeitskonzentration vom zweiten Leitfähigkeitstyp, welche niedrig in der Nähe der grösseren Fläche ist, um einen niedrigen Schwellenwert für ein Element innerhalb des Topfes zu erhalten, und tief innerhalb des Topfes hoch ist, um hohe Durchbruchsspannungen über dem Topf/Substrat-Übergang zu erhalten,
Ausbilden eines Leiter-Isolator-Halbleiter-Feldeffektelements mit einem ersten Kanal-Leitfähigkeitstyp innerhalb des zusammengesetzten Topfes in dem eräsen aktiven Element-Gebiet, und
Ausbilden eines Leiter-Isolator-Halbleiter-Feldeffektelements mit einem zweiten Kanal-Leitfähigkeitstyp in dem zweiten aktiven Element-Gebiet innerhalb des Substrats.
Gegenstand der vorliegenden Erfindung ist auch ein Verfahren zum Herstellen einer komplementären Feldeffekt-Transist or anordnung mit isoliertem Gatter, bei dem p-Kanal- und n-Kanal-Elemente innerhalb desselben Halbleitersubstrats angeordnet sind, und welches die folgenden Verfahrensschritte aufweist:
Aufbringen eines maskierenden Materials durch thermische Oxydation auf eine Schicht aus n-Silizium,
Abgrenzen des durch thermische Oxydation entstandenen Materials zur Ausbildung geschützter aktiver Element-
509850/0893
Gebiete und zur Öffnung isoplanarer Isoliergebiete,
Einbringen eines leicht dotierten n-Stö'rstoff s in das Substrat in den isoplanaren Isoliergebieten,
Erhitzen des Halbleitersubstrats in Anwesenheit eines oxydierenden Mittels zur Ausbildung von Isolierinseln aus Siliziumdioxyd,
Entfernen des durch thermische Oxydation entstandenen maskierenden Materials,
Voraufbringen von n- und p-Störstoffen in wenigstens ein aktives Element-Gebiet,
Erhitzen des Substrats, um die n- und p-Störstoffe -in das Substrat einzutreiben und einen Topf zusammengesetzter Leitfähigkeit zu bilden, bei dem die relative Konzentration der n- und p-Störstoffe eine niedrige Gesamtp-Konzentration nahe der Oberfläche des Topfes und eine hohe Gesamt-p-Konzentration tief innerhalb des Topfes erzeugt,
thermisches Aufwachsen einer dünnen Schicht aus Siliziumdioxyd in den aktiven Element-Gebieten,
Aufbringen einer leitfähigen Schicht aus polykristallinem Silizium,
Begrenzen der Schichten aus Siliziumdioxyd und polykristallinem Silizium zum Erzeugen isolierter Gatter-Elektroden für die p-Kanal- und n-Kanal-Elemente,
- 9 509850/08 93
Voraufbringen von Bor an beiden Seiten einer begrenzten Gatter-Elektrode in einem aktiven Element-Gebiet, welches in der Schicht aus η-Silizium angeordnet ist, um die Quellen/Senken-Gebiete eines p-Kanal-Feldeffektelements zu bilden,
Voraufbringen von Phosphor an beiden Seiten einer begrenzten Gatter-Elektrode in einem aktiven Element-Gebiet, welches in dem zusammengesetzten Topf angeordnet ist, um die Quellen/Senken-Gebiete eines n-Kanal-Feldeffektelements zu bilden,
thermisches Eintreiben der Störstoffe, welche in den Quellen/Senken-Gebieten der p-Kanal- und n-Kanal-Elemente voraufgebracht sind,
Ausbilden einer weiteren elektrischen Isolierschicht über den Isolierinseln, und
Aufbringen einer leitfähigen Schicht und Begrenzen der leitfähigen Schicht, um eines der Quellen/Senken-Gebiete des p-Kanal-Feldeffektelements und eines der Quellen/ Senken-Gebiete des n-Kanal-Feldeffektelements zu verbinden und eine äussere elektrische Kopplung mit den übrigen Quellen/Senken-Gebieten der η-Kanal- und p-Kanal-Feldef fektelemente herzustellen.
Zur näheren Erläuterung und Beschreibung der gemäss der Erfindung vorgesehenen Halbleiteranordnung und des gemäss der Erfindung vorgesehenen Verfahrens wird auf die Zeichnungen Bezug genommen.
- 10 -
509850/0893
Fig. 1 zeigt einen Zwischen-Verfahrensschritt nach selektiver Ausbildung von Schichten aus Siliziumdioxyd 12 b und 12 d auf einem n-Substrat 10, selektivem Ausbilden von Schichten aus Oxydmaskenmaterial 14 b und 14 d, und Einbringen eines Feldimplantats in Gebiete 17 a, 17 c und 17 e3
Fig, 2 zeigt den Gegenstand der Fig. 1 nach Aufwachsen von isoplanarem Isolieroxyd 20 a, 20 c und 20 e, Entfernen des Oxydmaskenmaterials 14 b und 14 d und der Schichten aus Siliziumdioxyd 12 b und 12 d, und Aufbringen einer Fotoresistschicht 21 und Einbringen von p-Topf-Doppelionenimplantat 23 d.
Fig. 3 zeigt den Gegenstand der Fig. 2 nach thermischem Eintreiben des p-Topf-Implantats zur Ausbildung des p-Topfes 23 d und des Feldimplantats zur Ausbildung ausgedehnter Feldimplantatsgebiete 17 a, 17 c und 17 e, Aufwachsen der Gatter-Oxydschichten 30 b und 30 d, und Aufbringen einer polykristallinen Siliziumschicht 31»
'Fig. 4 zeigt den Gegenstand der Fig. 3 nach Begrenzen der polykristallinen Siliziumgatter 34 und 35, Begrenzen des Gatteroxyds 33 und Implantation von ρ -Störstoffen in Quellen/Senken-Gebieten 36.
Fig. 5 zeigt den Gegenstand der Fig. 4 nach Aufbringen einer dünnen Fotoresistschicht 40, Begrenzen von Gatteroxyd 39 und Implantieren von n+-Störstoffen in Quellen/Senken-Gebieten 37.
Fig. 6 zeigt den Gegenstand der Fig. 5 nach thermischem Eintreiben der p+-Quellen/Senken-Gebiete 36 und der n+-
- 11 509850/0893
Quellen/Senken-Gebiete 37, Aufbringen einer dicken Oxydschicht 46 und Begrenzen einer polykristallinen Silizium-Gatterisolation 43 und 44ο
Fig. 7 zeigt den Gegenstand der Fig0 6? nachdem leitfähige Verbindungen aufgebracht und begrenzt wurden, um ein ρ -Quellen/Senken-Gebiet des p-Kanal-Elements und ein η -Quellen/Senken-Gebiet des n-Kanal-Elements zu verbinden und eine äussere elektrische Verbindung mit den restlichen Quellen/Senken-Gebieten herzustellen.
Fig. 8 ist eine graphische Darstellung, welche die zusammengesetzte Störstoffkonzentration in dem p-Topf als Ergebnis des Gegendotierungsverfahrens zeigt.
In Fig. 1 ist Substrat erkennbar, welches bei dem zu beschreibenden bevorzugten Ausführungsbeispiel aus Silizium mit η-Leitfähigkeit besteht. Bei Verwendung eines Substrats mit η-Leitfähigkeit und einem diesem zugeordneten p-Topf sind die Schwellenspannungen der beiden komplementären Elemente enger einander angepasst, als es bei Elementen in einem Substrat mit p-Leitfähigkeit und zugeordnetem η-Topf der Fall wäre, wenn man den kompensierenden Effekt der p-Topf-Implantation berücksichtigt. In einem p-Substrat ausgebildete komplementäre Elemente mit zugehörigem η-Topf könnten angepasste Schwellenspannungen haben, wenn ein zusätzlicher Störstoff unterhalb des Gatters des p-Kanal-Elements eingebrächt wurde. Unter dieser Voraussetzung erstreckt sich die vorliegende Beschreibung in einem η-Substrat mit zugehörigem p-Topf ausgebildeter komplementärer Feldeffektelemente auch auf in einem p-Substrat mit zugeordnetem η-Topf ausgebildete komplementäre Feldeffektelemenie bei entsprechender Substitution analoger Verfahrensschritte.
509850/0893
— 12 —
Auf die Oberfläche des Substrats IO wird eine Schicht aus Oxydmaskenmaterial 14 aufgebracht. Dieses Material dient zur Maskierung der aktiven Element-Gebiete während des Aufwachsens von Isoliergebieten. Es hat sich als vorteilhaft herausgestellt, eine Schicht aus Siliziumdioxyd 12 zwischen dem Oxydmaskenmaterial 14 und dem Siliziumsubstrat 10 anzuordnen, um das Auftreten von Defekten in dem Substrat bei Abkühlung zu vermeiden und eine Geometrie zu erhalten, die für die isoplanaren Oxydinseln vorteilhafter ist. Die Einfügung einer Siliziumdioxydschicht 12 scheint die strukturellen Spannungen zu reduzieren, welche bei Abkühlung auf das Substrat einwirken. Wenn beispielsweise das Oxydmaskenmaterial 14 Siliziumnitrid (SiJNT^) ist, so werden bei der Siliziumdioxydschicht 12 Druckkräfte und bei dem Siliziumnitrid 14 Zugkräfte in Bezug auf das Siliziumsubstrat auftreten, und zwar infolge der Differenzen der thermischen Expansionskoeffizienten. Die ausgleichenden Kräfte können das Substrat schützen. Wie gezeigt, werden sowohl das Siliziumdioxyd als auch das Siliziumnitrid durch Ausführung einer Folge von Verfahrensschritten der Fotoresistmaskierung begrenzt, so dass aktive Gebiete 15 b und 15 d des Elements geschützt werden und Isoliergebiete 15 a, 15 c und 15 e freigelegt sind.
Der vorstehend und nachfolgend in der Beschreibung verwendete Begriff der "Folge von Verfahrensschritten der Fotoresistmaskierung" bezieht sich auf die bekannten, nachfolgend aufgezählten Verfahrensschritte: Aufbringen einer gleichmässigen Schicht eines Fotoresistpolymers, selektives Belichten des Fotoresists durch Strahlung einer geeigneten Wellenlänge, Entwickeln des Fotoresist zur Darstellung des zurückbleibenden gewünschten Musters,
60985 07 0893
- 13 -
Ausführen eines aktiven Verfahrensschrittes, beispielsweise Diffusion oder Ausbildung von Metallkontakten, und Entfernen des Fotoresist-Polymerso Eine vollständige Folge von Massnahmen der Fotoresistmaskierung wird auch als "Maskierungsschritt11 bezeichnet» Die Einzelheiten jedes einzelnen Maskierungsschritts sind in den Zeichnungen nicht dargestellt und sollen bei der nachfolgenden Beschreibung bei Verwendung der entsprechenden Begriffe, z. B. "Maskierungsschritt11, in diesen enthalten sein.
Anschliessend wird ein n-Feldimplantat, vorzugsweise Arsen, in die Isoliergebiete 15 a, 15 c und 15 e eingebracht. Vorzugsweise wird das Feldimplantat durch Ionenimplantation eingebracht, weil die Dosierung und die Energie der Implantation sorgfältig gesteuert und überwacht werden können. Bei einer bevorzugten Ausführungsform wird eine Feldimplantationsenergie von 40 KeV verwendet» Das Feldimplantat kann jedoch auch durch Diffusion eingebracht werden. In beiden Fällen treten die Störstoffatome in die Oberfläche des Substrats ein und kommen bei einer verhältnismässig geringen Tiefe zur Ruhe. Dieser Verfahrensschritt wird auch als "Voraufbringung" bezeichnet. Das Siliziumnitrid, welches sich über dem Siliziumdioxyd in den aktiven Element-Gebieten 15 b und 15 d befindet, maskiert die Gebiete des Substrats und verhindert, dass irgendwelche Anteile der Feldimplantats-Störstoffe das Substrat 10 erreichen. Wenn solch ein Feldimplantat in das Substrat eingetrieben wird, hebt es die Oberflächenkonzentration von n-Störstoffen in dem n-Substrat 10 um einen geringen Betrag und verhindert eine Inversion des Substrats unterhalb der Isoliergebiete. Eine solche Inversion würde auftreten zwi-
509850/0893 - 14 -
sehen p-Quellen/Senken-Gebieten des p-Kanal-Elements und dem p-Topf, also zwischen Quellen/Senken-Gebiet 36 d und p-Topf 23 d in Fig. 40 Dies hat die Folge, · dass das Implantat einen Kanal-Stop bildet, aber erheblich weniger Oberfläche erfordert. Die Konzentration des Feldimplantats ist vorzugsweise um etwa eine Grössenordnung niedriger als die Konzentration des Substrats oder des p-Topfes, so dass, obwohl das n-Implantat die p-Leitfähigkeitskonzentration herabsetzt und die Wahrscheinlichkeit der Inversion des p-Topfes zwischen den n-Quellen/Senken-Gebieten des n-Kanal-Elements und dem n-Substrat 10 erhöht, der p-Topf unterhalb geringerer Tiefen des Topfes relativ so stark dotiert ist, dass die p-Konzentration insgesamt unter den Isolierinseln hoch genug bleibt, um eine Inversion des p-Topfes bei Spannungen bis etwa 25 V zu vermeiden.
Es wird nun auf Fig0 2 Bezug genommen. In den Isoliergebieten 15 a, 15 c und 15 e werden Isolierinseln 20 ausgebildet» Zu diesem Zweck sind in der Praxis verschiedene Arten der Oxydisolierung entwickelt worden. Im allgemeinen wird dabei so vorgegangen, dass aktive Element-Gebiete mit dicken Schichten aus Siliziumdioxyd, auch als Feldoxyd bezeichnet, umgeben werden. Eines dieser Verfahren ist das Isoplanarverfahren, wie es in der US-PS 3 648 125 beschrieben ist. Bei dem Isoplanarverfahren wächst Siliziumdioxyd aus dem Siliziumsubstrat bei Anwendung eines oxydierenden Mittels, beispielsweise Sauerstoff oder Wasserdampf, bei einer Temperatur in der Grössenordnung von 900 bis 1.250°C auf. Bei einem Ausführungsbeispiel wächst eine Schicht von Isolieroxyd von 1,8 Mikrometer Stärke auf, indem das Substrat für die Dauer von 16 Stunden in einer nassen Sauerstoff Umgebung auf einer Temperatur von 1.0000C gehalten
509850/0893
- 15 -
wird. Über die allgemeine thermische Oxydationskinetik dieses Aufwachsens von Siliziumdioxyd ist bereits berichtet worden» Z. vglo B. E. Deal und A0 S. Grove "General Relationship for the Thermal Oxidation of Silicon" in Journal of Applied Physics, Bd0 36, No. 12, S. 3770 - 3778 (1965). Das Siliziumdioxyd wächst in die Oberfläche des Substrats hinein und erhebt sich über diese Oberfläche und bildet Isolierinseln 20 a, 20 c und 20 e, welche (in einer dreidimensionalen Struktur) die aktiven Gebiete 15 b und 15 d umgeben. Das voraufgebrachte Feldimplantat bewegt sich in das Substrat vor der expandierenden Masse des Siliziumdioxyds, und es wird infolge der erhöhten Temperatur sogar weiter in das Substrat hineindispergiert, wie Gebiet 17 c in Fig. 3 andeutet. Das Oxydmaskenmaterial 14 verhindert eine Oxydation in den aktiven Element-Gebieten 15 b und 15 d. Nach Ausbildung der Isolierinseln 20 wird das maskierende Material 14 zusammen mit dem darunter befindlichen Siliziumdioxyd 12 mit Hilfe bekannter Ätzvorgänge entfernt.
Wie durch eine Schicht aus Fotoresist 21 dargestellt ist, wird anschliessend ein Verfahrensschritt der Maskierung ausgeführt, um die Voraufbringung von Störstoffen in das p-Topf-Gebiet zu ermöglichen. Es werden sowohl p- als auch n-Störstoffe in das Substrat eingebracht und dann thermisch eingetrieben. Dieses Verfahren der Gegendotierung führt zu einem besonders vorteilhaften Dotierungsprofil. Die Konzentration der p-Störstoffe in dem hergestellten Profil ist tief innerhalb des Topfes noch so gross, dass eine Inversion des p-Topfes zwischen dem η-Substrat und den n-Quellen/Senken-Gebieten des n-Kanal-Elements nicht auftritt, bis sehr hohe
- 16 5098 5 0/0893
Spannungen, etwa in der Grössenordnung von 25 V, erreicht v/erden, selbst nachdem das n-F'eldimplantat berücksichtigt wird. Und die Konzentration der p-Störstoffe in dem Profil ist so niedrig zwischen den beiden n-Quellen/Senken-Gebieten, dass das n-Kanal-Element bei einer hinreichend niedrigen Schwellenspannung in der Grössenordnung von etwa 1,5 V arbeitet. Diese beiden Merkmale des Dotierungsprofils sind durch das zusammengesetzte Profil (gestrichelte Linie) in Fig, 8 dargestellt. Sie werden dadurch erreicht, dass ein p-Störstoff mit einem n-Störstoff in dem aktiven Elementgebiet 15 d gegendotiert wird. Die Wirkung der Dotierung von n-Störstoff und p-Störstoff ist, dass die p-Konzentration nahe der Oberfläche abgesenkt wird. Wie in Fig. 8 dargestellt ist, wird der p-Störstoff (Bor) eingebracht und thermisch eingetrieben,, Dann wird ein kleinerer Betrag eines n-Störstoffs (Arsen) eingebracht und thermisch eingetrieben. Das bevorzugte Verfahren der Einbringung ist die Ionenimplantation, weil die Dosierungsrate und die Energie der Implantation sorgfältig gesteuert und überwacht werden können <, Der Verfahrensschritt des thermischen Eintreibens könnte theoretisch fortfallen, wenn man eine entsprechend hohe Implantationsenergie anwendet, jedoch wird man den genannten Verfahrensschritt aus Zweckmässigkeitsgründen durchweg anwenden. Bei dem vorliegenden Ausführungsbeispiel wird Bor mit einer Energie von 80 KeV implantiert und erreicht eine Voraufbringungstiefe von etwa 0,3 bis 0,4 Mikrometer, während das Arsen mit einer Energie von 170 KeV implantiert wird und eine Voraufbringungstiefe von etwa 0,1 Mikrometer erreichto Nach dem thermischen Eintreiben erreicht das Bor eine Tiefe von etwa 10 Mikrometer, während das Jlrsen eine Tiefe von etwa
- 17 509850/0893
4 Mikrometer erreicht und das Bor gegendotiert, so dass man das erwünschte zusammengesetzte Konzentrationsprofil erhält. Bei einer alternativen Ausführungsform der Erfindung werden das Arsen und das Bor gleichzeitig eingebracht und gemeinsam thermisch eingetrieben. Bei der eintreibenden Diffusion wird von dem Vorteil Gebrauch gemacht, dass das Diffusionsvermögen des Bor zu dem des Arsen im Verhältnis von etwa 2 : 1 steht, so dass man tief innerhalb des Topfes im wesentlichen ein p-Profil erhält und eine niedrige p-Konzentration nahe der Oberfläche. Es können auch andere n- und p-Störstoffe in gleicher Weise verwendet werden, wenn man das beschriebene zusammengesetzte Dotierungsprofil erhält. Bisherige Versuche, ein solches zusammengesetztes Profil zu erhalten, führten zu aufwendigen und komplizierten Verfahren, welche allgemein nicht zu befriedigenden Ergebnissen führten. Das gemäss der Erfindung vorgesehene Verfahren ermöglicht, das erwünschte zusammengesetzte Profil in zuverlässiger Weise und gut reproduzierbar zu erreichen.
In der Darstellung der Fig«, 3 ist das Eintreiben der beiden Störstoffe in dem p-Topf abgeschlossene Diese Diffusion des Eintreibens erfolgt nach der Entfernung des Fotoresist 21„ Das Eintreiben wird vorzugsweise bei hohen Temperaturen in der Grössenordnung von I0200 C in inerter Atmosphäre, beispielsweise Stickstoff, vorgenommene Bei einer bevorzugten Ausführungsform des Verfahrens gemäss der Erfindung wird eine geringe Sauerstoff menge in die inerte Atmosphäre eingebracht, um die Akkumulation von positiver Ladung Q00 in dem Isolieroxyd
OO
20 zu vermeiden«, Es wurde festgestellt, dass die positive Ladung Q _ in dem Siliziumdioxyd nahe der Silizium/
- 18 -
B09850/0893
Siliziumdioxyd-Grenzfläche verursacht ist durch die Erzeugung von Verarmungsplätzen oder ionisierten Siliziumarten in dem Siliziumdioxyd während der Hochtemperaturbehandlung der Eintreibungsdiffusion des doppelten Ionenimplantats ο Durch die Hochtemperaturglühung entstehen Verarmungsplätze in dem Siliziumdioxyd, z„ B. Stellen, bei denen SiO -Radikale durch Austreiben von Sauerstoffatomen entstehen. Die Anwesenheit dieser positiven Ladungen in hinreichend hoher Konzentration kann zur Inversion des p-Topfes führen, und dies verursacht Leckerscheinungen zwischen den beiden n+-Quellen/Senken-Gebieten oder zwischen den n+-Öuellen/Senken-Gebieten und dem η-Substrat. Es hat sich gezeigt, dass eine Atmosphäre von etwa 98 % N2 und 2 % O2 während des p-Topf-Eintreibens die Ladung Q auf einen Wert absenkt, bei dem das n-Kanal-Element bei Spannungen arbeitet, welche über 15 V liegen, ohne dass eine Inversion zwischen den η -Quellen/ Senken-Gebieten und dem η-Substrat eintritt. Vorzugsweise
wird die Q -Konzentration reduziert auf 1 χ 10 /cm ss
oder weniger, so dass das n-Kanal-Element bei Spannungen bis zu 25 V betrieben werden kann, ohne dass die Inversion eintritt. Es ist auch festgestellt worden, dass Q — Konzentrationen von 2 χ 10 /cm die Betriebsgrenze des n-Kanal-Elements von etwa 25 V auf etwa 15 V herabsetzen. Es hat sich gezeigt, dass nach dem Eintreiben des p-Topfes eine Behandlung mit Wasserdampf den Wert Q33 durch Auffüllen zusätzlicher Verarmungsplätze weiter herabsetzt. Zwar hat Wasserdampf die Eigenschaft, Verarmungsplätze während des Eintreibens des p-Topfes aufzufüllen, jedoch ergibt sich ein unerwünschter Nebeneffekt von katalysierendem zusätzlichem Oxydwachstum. Bei einer Neben-Ausführungsform wird Wasserdampf anschliessend bei einer Temperatur in der Grössenordnung von 700 bis 1.00O0C verwendet, um zusätzliche Verarmungsplätze aufzufüllen.
5 0 9 8 5~0 / 0 8 9 3
Die "bevorzugte Q -Konzentration entsprechend der oM-gen Beschreibung liegt in der Nähe der verbleibenden Konzentration an der Silizium/Siliziumdioxyd-Grenzfläche, welche erzeugt ist durch den siliziumreichen Charakter des Siliziumdioxyds an der Grenzfläche. Da die Kristallorientierung des Substrats die Zahl der je Flächeneinheit an der Oberfläche des Planarsubstrats freiliegenden Siliziumatome bestimmt, hängt der siliziumreiche Charakter des Siliziumdioxyds von der darunter befindlichen Kristallstruktur ab. (100)- Silizium wird den niedrigsten Restwert von Q haben, in
10 2 der Grössenordnung von 5 x 10 /cm , und es wird daher als Substratmaterial bevorzugt. Silizium mit (110)- bzw. (111)-Orientierung haben ungefähr den zweifachen bzw. dreifachen Wert des Rest-Q , und sie können ebenfalls bei dem Verfahren gemäss der Erfindung verwendet werden; der höhere Wert des Rest-Gi wird sich auf
ss
den endgültigen .,ert von CJ auswirken, welcher erreicht
SS
werden kann durch Heilung der Verarmungsplätze.
Nach dem Eintreiben des p-Topfes wird eine Schicht aus Gatter-Isoliermaterial 30 b und 30 d in den aktiven Element-Gebieten 15 b und 15 d ausgebildet. Dieses Gattermaterial ist vorzugsweise Siliziumdioxyd, welches thermisch aufgewachsen ist, um die erwünschten Grenzflächeneigenschaften mit dem darunter befindlichen Siliziumsubstrat zu erhalten. Das Gattermaterial kann auch Siliziumnitrid (Si,N^) oder Aluminiumoxyd (Al2O3) sein. Dann wird eine Schicht aus gatterbildendem leitfähigen Material 31» beispielsweise in geeigneter Weise dotiertes polykristallines Silizium, chemisch auf alle Gebiete des Elements aufgebracht. Wie in der Technik der
- 20 509850/0893
Hslbleiterherstellung bekannt ist, kann polykristallines Silizium als Leiter von Defektelektronen (Löchern) verwendet werden, wenn es einen p-Störstoff enthält oder als Elektronenleiter, wenn es einen n-Störstoff enthält. Das bevorzugte Dotierungsmittel ist Phosphor, weil Phosphor an der Siliziumgatter/ Siliziumdioxyd-Grenzfläche eine Glasschicht bildet, welche als Alkali sperre und Getterer (Neutralisator alkalischer Radikale) wirkt. Das polykristalline Silizium dient zur Darstellung von Gatterelektroden und als primäre Schicht elektrischer Verbindungen einer Anordnung mit doppelt leitender Schicht, wobei Aluminium als obere oder zweite Schicht dient.
Da das Gatter-Isoliermaterial 30 die elektrische Isolation zwischen den leitenden Gatterelektroden der entsprechenden Feldeffekt-Elemente und dem Halbleitersubstrat bildet, müssen seine physikalischen Eigenschaften sorgfältig kontrolliert werden. Wenn beispielsweise das Gebiet 30 aus Siliziumdioxyd und das leitfähige Material 31 aus polykristallinem Silizium bestehen, erzeugt irgendwelches Natrium in der Siliziumdioxydisolierung eine Ladung, welche als Q bezeichnet wird und welche die Arbeitsweise der Anordnung beeinträchtigen kann, weil sie in der Lage ist, durch das Siliziumdioxyd zu wandern, insbesondere bei Betrieb mit hoher Vorspannung. Wenn die Q -Ladung durch das Siliziumdioxyd driftet, könnten die Schwellenspannungen geändert werden. Beispielsweise können in der CMOS-Struktur gemäss der vorliegenden Erfindung annehmbare Schwellenspannungs-Verschiebungen von im allgemeinen weniger als einem Volt erreicht werden, während durch Q -Drift die Schwellenspannungen um einige Volt oder mehr ver-
- 21 509850/0893
schoben werden können. Es hat sich gezeigt, dass eine Dotierung der Gatteroxyde mit einer Chlorart bei der Ausbildung eine solche Wanderung hemmt. Es ist nicht bekannt, welche besondere Art diese Wirkung erreicht bzw. optimal erreicht, aber es ist anzunehmen, dass unter anderem insbesondere Cl, CIp, Cl", Cl2", CIp in Betracht kommen. Diese Stoffe können eingeführt werden, indem eine Quelle von Chlorarten, beispielsweise HCl oder Trichloräthylen, in der oxydierenden Umgebung untergebracht wird. Bei einer bevorzugten Ausführungsform wird das Feldoxyd in entsprechender Weise während des thermischen Oxydwachstums dotiert, um zusätzlich die elektrische Stabilität durch Hemmung der Störstoffwanderung zu verbessern. Eine Steuerung und Minimierung des Wertes von Q , der festen Ladung des Oberflächenzustandes, in dem Gatteroxyd ist auch erforderlich, um eine optimale Steuerung der Schwellenspännung bei den aktiven Elementen zu erreichen, da es bekannt ist, dass Q__ die Schwellenspan-
ss
nung in der negativen Richtung verschiebt. Diese Steuerung erreicht man durch Reinigung der oxydierenden Umgebung mit einem inerten Gas, beispielsweise Stickstoff oder Argon, nachdem das Gatteroxyd im wesentli« chen ausgebildet ist, und anschliessende Kühlung des Gatteroxyds. In diesem Zusammenhang wird Bezug genommen auf Fig. 5 des Aufsatzes von B. E, Deal, u. a., "Characteristics of the Surface-State Charge (CL0)
ss
of Thermally Oxidized Silicon" in Journal of Electrochemical Society, Bd. 114, Nr. 3 (1967).
Anhand von Fig. 4 ist erkennbar, dass das leitfähige Material 31 und das Isoliermaterial 30 durch einen
- 22 -
509850/0893
Verfahrensschritt der Maskierung begrenzt wurden, so dass Gatter-Elektroden 34 und 35 entstanden. Die Ränder der einzelnen Gatter haben eine solche Form, dajss nachfolgende Schichten eine geneigte Kontur erhalten können. Diese geneigte Kontur erhält man durch eine in besonderer Weise gepufferte Ätzung, und sie hat den Zweck, ein Brechen oder Reissen darüber befindlicher Schichten zu vermeiden. Anschliessend werden p-Störstoffe in die Quellen/Senken-Gebiete 36 s und 36 d (wobei zu beachten ist, dass diese Gebiete alternativ als Quellen/Senken-Gebiete bezeichnet werden, da ihr Charakter als Quelle oder Senke von der Art abhängen wird, in der sie in einer bestimmten Schaltung verbunden sind) des p-Kanal-Elements voraufgebracht, und zwar unter Anwendung eines Verfahrensschritts der Maskierung, welcher diese Gebiete selektiv öffnet. Die Voraufbringung kann durch Diffusion, Ionenimplantation, Zerstäubung oder andere geeignete Verfahren erfolgen. Wenn die Voraufbringung durch Diffusion vorgenommen wird, verhindert die noch nicht begrenzte Gatter-Oxydschicht 30 d, dass irgendwelche p+-Quellen/Senken-Störstoffe in den p-Topf eintreten. Die GatteKüLektrode 34 dient als Begrenzungsmaske, so dass die inneren Ränder der Gatter selbsttätig ausgerichtet werden. Eine Ausrichtung der Gatter gegenüber den Quellen/Senken-Gebieten ergibt bessere Betriebseigenschaften durch Herabsetzen der Übergangskapazität, und es wird auch der von dem Element beanspruchte Platz in vorteilhafter Weise herabgesetzt. Irgendwelche p-Störstoffe, welche die polykristallinen Gatter 34 und 35 erreichen, beeinträchtigen die starke n-Phosphordotierung nur in geringem Umfang. Die n+-Quellen/Senken-Diffusionsgebiete für das n-Kanal-Element werden dann durch Diffusion eines n-Lei-
- 23 509850/0893
tungs-Störstoffs, beispielsweise Phosphor, in einem Verfahrensschritt der Voraufbringung ausgebildet. Als Maskenmaterial wird Siliziumdioxyd verwendet, jedoch kein polymerer Fotoresist, weil es den Temperaturen des Diffusionsofens widerstehen kann. Das Maskenmaterial 40 wird dann durch bekannte Ätzverfahren entfernt»
Fig. 6 zeigt, dass eine Schicht 46 aus zusätzlichem elektrisch isolierendem Material auf der Oberfläche des Substrats 10 über den Isolierinseln 20 ausgebildet wird. Bei einer bevorzugten Ausführungsform wird diese zusätzliche Materialschicht durch chemisches Auftragen gebildet. Die durch die Schicht 46 erreichte zusätzliche elektrische Isolierung verhindert eine Leitung zwischen n-Gebiet 37 s und n-Substrat 10 durch Erhöhung der Spannung, bei der eine Inversion des Substrats unter der Oxydinsel 20 auftritt. Das Eintreiben sowohl der p- als auch der n-Quellen/Senken-Diffusionsgebiete erfolgt dann durch Erhitzung des Substrats auf eine Temperatur von etwa 1.0700C während der Dauer einer halben Stunde. Die p-Topf- und Feldimplantate werden nur geringfügig beeinflusst, weil sie vorher durch einen Eintreibungsvorgang bei etwa 1.200 C für die Dauer von etwa 16 Stunden eingetrieben worden waren.
Die komplementäre Feldeffekt-Transistoranordnung wird dann entsprechend der Darstellung in Fig. 7 fertiggestellt durch /inbringen und Begrenzen leitfähiger Verbindungen, wobei eine Metallschicht 50 hergestellt wird, welche p-Gebiet 36 d und n-Gebiet 37 s verbindet, sowie Metallschichten 51 und 52, welche elektrische Kontakte zum p-Gebiet 36 s bzw. n-Gebiet 37 d bilden. Innenverbindungen
- 24.-509850/0893
eines Quellen/Senken-Gebiets des p-Kanalelements und eines Quellen/Senken-Gebiets des n-Kanal-Elements führen zur Ausbildung einer komplementären Feldeffektschaltung mit den oben beschriebenen Schalteigenschaften. Bei einer alternativen Ausführungsform werden die Quellen/Senken-Gebiete komplementärer Elemente nicht innen verbunden, damit der Schaltungs-Entwurfsingenieur die Möglichkeit hat, äussere Quellen/Senken-Verbindungen vorzusehen. Ein Glühen der Struktur in einer wasserstoffhaltigen Umgebung in einem Temperaturbereich von 350 - 5000C dient der Minimierung der schnellen Verdichtung des Grenzflachenzustands, welcher ebenfalls Schwellenspannungen und andere charakteristische Grossen des Elements im ungünstigen Sinne beeinflussen kann. Schliesslich werden kratz-schützende Schichten aufgebracht und es erfolgt unter Anwendung bekannter Verfahren die Herstellung der Einbaufertigkeit.
Durch das oben beschriebene Herstellungsverfahren wird eine komplementäre Feldeffektanordnung mit oxydisoliertem Siliziumgatter hergestellt, welche besonders vorteilhafte Eigenschaften besitzt. Wie in den Fig. 1-7 dargestellt ist, wird ein MOS-Element mit p-Kanal-Leitfähigkeitstyp (Kanal hat p-Leitfähigkeit, wenn Element leitet) in dem aktiven Element-Gebiet 15 b ausgebildet, und ein MOS-Element mit n-Kanal-Leitfähigkeitstyp (Kanal hat n-Leitfähigkeit, wenn Element leitet) wird in dem aktiven Element-Gebiet 15 d ausgebildet. Bei einer bevorzugten Ausführungsform haben die Quellen/Senken-Gebiete eine Tiefe von 1,2 Mikrometer, der p-Topf eine Tiefe von 10 Mikrometer, das Gatteroxyd eine Stärke von 0,1 Mikrometer und die Gatteslektröden eine Stärke von 0,4 Mikrometer. Jedes Element ist umgeben von isoplanarer Oxyd-
- 25 509850/0893
2523373
isolation, welche eine Tiefe von etwa 1,5 Mikrometer hat. Qaxs diesen Werten geht hervor, dass die Figuren unter Berücksichtigung der "besseren Darstellung, nicht aber masstäblich gezeichnet sind.)
Es sei erwähnt, dass zwar oxydisolierte CMOS-Strukturen mit getrennten p-Töpfen vorgeschlagen worden sind (vgl. R. N. Finella u. a., »CMOS III: A High Density Ion Implanted CMOS Technology" in Proceedings of the Technical Program, 1971 Semiconductor/lC Processing & Production Conference, Seiten 7 - 10), jedoch wurde die gemäss der Erfindung vorgesehene Struktur bisher weder realisiert noch beschrieben,, Gemäss der vorliegenden Erfindung ist zum ersten Mal eine Gegendotierung von p-Störstoffen mit n-Störstoffen in dem p-Topf beschrieben, um eine hohe Konzentration tief innerhalb des Topfes herzustellen und dadurch eine Inversion zwischen den η Guellen/Senken-Gebieten und dem η-Substrat zu verhindern, und um eine niedrige Konzentration in der Nähe der Oberfläche des Substrats herzustellen, damit eine niedrige Schwellenspannung für das n-Kanal-Element erreicht wird. Die Mischung der zwei Störstofftypen erzeugt ein Dotierungsprofil, welches bisher noch nicht erreicht werden konnte. Auch hat der feste Ladungswert Q__ in dem SiIi-
ss
ziumdioxyd nahe der Silizium/Siliziumdioxyd-Grenzfläche
11 2 einen geringeren Wert, vorzugsweise unter 1 χ Io /cm ,
so dass eine Inversion zwischen dem n+-Quellen/Senken-Gebiet und dem η-Substrat zusätzlich verhindert wird. Bei einer Ausführungsform wird ein Betriebsspannungsbereich von 3 bis mehr als 15 V erreicht. Die Kombination isoplanarer Oxydisolation und polykristalliner Siliziumgatter führt zu einer hohen Dichte, niedrigerer
- 26 509850/0893
Kapazität und einer ebeneren, mehr planaren Topographie. 1 Hervorzuheben ist auch, dass die Dotierung des polykristallinen Siliziums mit Phosphor zur Ausbildung einer dünnen Glasschicht an der Siliziumgatter/Siliziumdioxyd-Grenzschicht führt, welche als alkalischer Getterer und Sperre wirksam ist. Die Gatterelektroden aus polykristallinem Silizium sind gegenüber den Quellen/Senken-Gebieten nach dem Verfahren der selbsttätigen Ausrichtung eingestellt, und man erhält dadurch Elemente mit geringeren Kapazitäten der Übergänge» Die Anwesenheit eines n-Feldimplantats in dem p-Topf an den Oxydisolierinseln verhindert eine Inversion des p-Topfes unterhalb der Isolierinseln. Schliesslich wird durch die Anwesenheit von Chlor in dem Gatter und dem Feldoxyd die Wahrscheinlichkeit herabgesetzt, dass mobile Störstoffionen eine Inversion des Substrats oder des p-Topfes verursachen.
- 27 -
509850/0893

Claims (1)

  1. ANSPRÜCHE
    Komplementäre Feldeffekt-Transistoranordnung mit isoliertem Gatter, mit einem zweiten Kanal-Transistor in einem Halbleitersubstrat und einem ersten Kanal-Transistor in einem Topf innerhalb des Substrats, dadurch gekennzeichnet, dass der Topf eine zusammengesetzte Leitfähigkeit hat und Störstoffe eines ersten Leitfähigkeitstyps enthält, sowie Störstoffe eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp*, derart, dass sich eine Gesamtleitfähigkeit vom zweiten Typ ergibt, welche in der Nähe der grösseren Oberfläche niedrig ist und einen niedrigen Schwellenwert für den ersten Kanal-Transistor in dem Topf und einen hohen Schwellenwert tief innerhalb des Topfes ergibt, so dass hohe Durchbrwchsspannungen über dem Topf/Substrat-Übergang vorhanden sind. \
    Feldeffekt-Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der erste Kanal ein η-Kanal und der zweite Kanal ein p-Kanal ist, und dass der erste Leitfähigkeitstyp die n-Leitfähigkeit und der zweite Leitfähigkeitstyp die p-Leitfähigkeit ist.
    Feldeffekt-Transistoranordnung nach Anspruch 2, dadurch gekennzeichnet, dass das Halbleiter-Substrat aus Silizium besteht und Isoliergebiete aus Siliziumdioxyd die Anordnung umgeben und sich unter und über die grössere Oberfläche erstrecken.
    - 28 509850/0893
    4. Feldeffekt-Transistoranordnung nach Anspruch 3>· dadurch gekennzeichnet, dass ein Feldimplantat mit η-Leitfähigkeit in dem Substrat und dem Topf zusammengesetzter Leitfähigkeit an der Grenzfläche zu den Isoliergebieten vorhanden ist, um eine Inversion des Siliziumsubstrats zwischen den Quellen/Senken-Gebieten des p-Kanal-Elements und dem p-Topf zu verhindern.
    5ο Feldeffekt-Transistoranordnung nach Anspruch 4, dadurch gekennzeichnet, dass eines der n-Quellen/ Senken-Gebiete mit einem der p-Quellen/Senken-GgMete elektrisch gekoppelt ist.
    6. Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gatter nach einem der Ansprüche 1-5» gekennzeichnet durch die folgenden Verfahrensschritte:
    Ausbilden von Siliziumdioxyd-Isoliergebieten in gewählten Teilen eines Halbleitersubstrats an einer grösseren Oberfläche des Substrats, welches einen ersten Leitfähigkeitstyp besitzt, wobei die Isoliergebiete die ersten und zweiten aktiven Element-Gebiete im wesentlichen umgeben und jedes der" aktiven Element-Gebiete Teile der grösseren Oberfläche einnimmt,
    Ausbilden eines Leiter-Isolator-Halbleiter«Feldeffekt-Elements, welches einen ersten Kanal-Leitfähigkeitstyp innerhalb eines zusammengesetzten Topfes in einem ersten aktiven Element-Gebiet aufweist und
    - 29 5098 5 0/0893
    Ausbilden eines Leiter-Isolator-Halbleiter-Feldeffekt-Elements, welches einen zweiten Kanal-Leitfähigkeitstyp in dem zweiten aktiven Element-Gebiet innerhalb des Substrats aufweist, gekennzeichnet durch
    Ausbilden eines Topfes zusammengesetzter Leitfähigkeit in dem ersten aktiven Element-Gebiet in dem Halbleitersubstrat vor der Ausbildung eines. Leiter-Isolator-Halbleiter-Feldeffekt-Elements innerhalb des Topfes durch Einbringen von Störstoffen vom ersten Leitfähigkeitstyp und von einem zweiten, dem ersten entgegengesetzten Leitfähigkeitstyp, so dass sich eine Gesamtleitfähigkeit vom zweiten Typ ergibt, welche in der Nahe der grösseren Oberfläche niedrig ist und einen niedrigen Schwellenwert für den ersten Kanal-Transistor in dem Topf und einen hohen Schwellenwert tief innerhalb des Topfes ergibt, so dass hohe Durchbruchsspannungeri über dem Topf/Substrat-Übergang vorhanden sind.
    509850/0893
    Leerseite
DE19752523379 1974-06-03 1975-05-27 Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung Expired DE2523379C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US47535874A 1974-06-03 1974-06-03

Publications (2)

Publication Number Publication Date
DE2523379A1 true DE2523379A1 (de) 1975-12-11
DE2523379C2 DE2523379C2 (de) 1986-10-02

Family

ID=23887225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752523379 Expired DE2523379C2 (de) 1974-06-03 1975-05-27 Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung

Country Status (8)

Country Link
JP (1) JPS5619746B2 (de)
CA (1) CA1017073A (de)
DE (1) DE2523379C2 (de)
FR (1) FR2275888A1 (de)
GB (1) GB1499548A (de)
HK (1) HK27981A (de)
IT (1) IT1032951B (de)
NL (1) NL185591C (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2700873A1 (de) * 1976-01-12 1977-07-21 Hitachi Ltd Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
EP0123384A1 (de) * 1983-02-25 1984-10-31 Western Digital Corporation Struktur eines integrierten komplementären Feldeffektstromkreises mit isolierten Toren und Verfahren zur Herstellung dieser Struktur

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160466A (en) * 1974-11-22 1976-05-26 Hitachi Ltd Handotaisochino seizohoho
DE2945854A1 (de) * 1979-11-13 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Ionenimplantationsverfahren
US4345366A (en) * 1980-10-20 1982-08-24 Ncr Corporation Self-aligned all-n+ polysilicon CMOS process
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
JPH0636425B2 (ja) * 1983-02-23 1994-05-11 テキサス インスツルメンツ インコ−ポレイテツド Ｃｍｏｓ装置の製造方法
JP2572653B2 (ja) * 1989-12-29 1997-01-16 セイコーエプソン株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1104070B (de) * 1959-01-27 1961-04-06 Siemens Ag Verfahren zur Herstellung einer eine eigenleitende oder nahezu eigenleitende Zone aufweisenden Halbleitertriode
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3648225A (en) * 1969-12-04 1972-03-07 Sperry Rand Corp Digital sonar doppler navigator
DE2218680A1 (de) * 1971-06-08 1972-12-28 Philips Nv Halbleiteranordnung und Verfahren zur Herstellung derselben

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49123287A (de) * 1973-03-28 1974-11-26

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1104070B (de) * 1959-01-27 1961-04-06 Siemens Ag Verfahren zur Herstellung einer eine eigenleitende oder nahezu eigenleitende Zone aufweisenden Halbleitertriode
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3648225A (en) * 1969-12-04 1972-03-07 Sperry Rand Corp Digital sonar doppler navigator
DE2218680A1 (de) * 1971-06-08 1972-12-28 Philips Nv Halbleiteranordnung und Verfahren zur Herstellung derselben

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Electrochem. Soc., Bd. 118, 1971, S. 141 - 143 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2700873A1 (de) * 1976-01-12 1977-07-21 Hitachi Ltd Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
EP0123384A1 (de) * 1983-02-25 1984-10-31 Western Digital Corporation Struktur eines integrierten komplementären Feldeffektstromkreises mit isolierten Toren und Verfahren zur Herstellung dieser Struktur

Also Published As

Publication number Publication date
NL7506288A (nl) 1975-12-05
JPS5619746B2 (de) 1981-05-09
NL185591C (nl) 1990-05-16
CA1017073A (en) 1977-09-06
FR2275888B1 (de) 1981-08-21
FR2275888A1 (fr) 1976-01-16
JPS515969A (de) 1976-01-19
GB1499548A (en) 1978-02-01
IT1032951B (it) 1979-06-20
HK27981A (en) 1981-07-03
DE2523379C2 (de) 1986-10-02

Similar Documents

Publication Publication Date Title
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102008002647B4 (de) Verfahren zum Herstellen eines siliziumbasierten MOS-Halbleiterbauelements mit Rauschreduktion unter Verwendung von Gegendotierung
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE19940362A1 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE102006035669B4 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
DE102005009976A1 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE69836941T2 (de) Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE102009047313A1 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition