DE2523379C2 - Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung - Google Patents

Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung

Info

Publication number
DE2523379C2
DE2523379C2 DE19752523379 DE2523379A DE2523379C2 DE 2523379 C2 DE2523379 C2 DE 2523379C2 DE 19752523379 DE19752523379 DE 19752523379 DE 2523379 A DE2523379 A DE 2523379A DE 2523379 C2 DE2523379 C2 DE 2523379C2
Authority
DE
Germany
Prior art keywords
substrate
silicon
source
channel
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752523379
Other languages
English (en)
Other versions
DE2523379A1 (de
Inventor
Bruce Elmer Palo Alto Calif. Deal
Daniel Ching San Jose Calif. Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2523379A1 publication Critical patent/DE2523379A1/de
Application granted granted Critical
Publication of DE2523379C2 publication Critical patent/DE2523379C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

a) Aufbringen einer Schicht (12) aus Siliziumdioxid auf das Halbleitersubstrat (10) aus n-Silizium durch thermische Oxidation,
b) Aufbringen einer Schicht (14) aus Siliziumnitrid auf die Schicht (12) aus Siliziumdioxid,
c) Begrenzen der aufgebrachten Schichten (12,14) auf aktive Gebiete (ISb, 15d) und Freilegen von Feldoxidgebieten (15a, ISc, 15e),
d) Einbringen eines n-Störstoffs in das Halbleitersubstrat in den Feldoxidgebieten (15a, 15c, 15e),
e) Erhitzen des Halbleitersubstrats (10) in Anwesenheit eines oxidierenden Mittels zur Ausbildung von Feldoxid (20),
f) Entfernen der Schicht (14) aus Siliziumnitrid und der darunterliegenden Schicht (12) aus Siliziumdioxid,
g) Voraufbringen eines p-Störstoffes in wenigstens einem aktiven Gebiet,
h) Erhitzen des Halbleitersubstrats (10) zum Eintreiben des p-Störstoffes in das Halbleitersubstrat (10) derart, daß sich ein Topf (23) einer niedrigen p-Konzentration nahe der Oberfläche des Topfes (23) und einer hohen p-Konzentration tief innerhalb des Topfes (23) ergibt,
i) thermisches Aufwachsen einer dünnen Schicht (30) aus Siliziumdioxid in den aktiven Gebieten,
j) Aufbringen einer leitfähigen Schicht (34,35) aus polykristallinem Silizium,
k) Begrenzen der Schichten aus Siliziumdioxid (33) und polykristallinem Silizium (34), so daß isolierte Gateelektroden (34, 35) zu den p-Kanal- und n-Kanal-Gebieten gebildet werden,
1) Voraufbringen von Bor an beiden Seiten einer abgegrenzten Gateelektrode in einem aktiven Gebiet, welches in dem η-Silizium ausgebildet ist, so daß das Source/Drain-Gebiet (36) eines p-Kanal-Feldeffektelements gebildet wird,
U) thermisches Eintreiben des Bors,
m) Voraufbringen von Phosphor an beiden Seiten einer abgegrenzten Gateelektrode in einem aktiven Gebiet, welches in dem Topf (23) gebildet ist, so daß die Source/Drain-Gebiete eines n-Kanal-Feldeffektelements (37) gebildet werden,
ml) thermisches Eintreiben des Phosphors,
o) Ausbilden einer weiteren Schicht einer elektrischen Isolation (40) über den Feldoxid,
p) Aufbringen einer leitfähigen Schicht und Abgrenzen dieser leitfähigen Schicht (50), derart, daß eines der Source/Drain-Gebiete des p-Kanal-Feldeffektelements und eines der Source/ Drain-Gebiete des n-Kanal-Feldeffektelements verbunden werden und die übrigen Source/ Drain-Gebiete des n-Kanal-Elements und des p-Kanal-Elements mit Kontakten (51, 52) versehen werden, dadurch gekennzeichnet, daß im Schritt g) zusätzlich ein n-Störstoff zur Gegendotierung voraufgebracht wird, daß im Schritt h) das Halbleitersubstrat (10) in einer Atmosphäre, welche etwa 2 Prozent Sauerstoff
enthält, erhitzt wird zum Eintreiben der n- und p-Störstoffe in das Substrat (10), so daß sich ein Topf (23) mit zusammengesetzter Leitfähigkeit ergibt, wobei die relative Konzentration der n- und p-Störstoffe eine niedrige Gesaml-p-Konzentration nahe der Oberfläche des Topfes (23) und eine hohe Gesamt-p-Konzentration tier innerhalb des Topfes (23) ergibt, und daß die Schritte U) und ml) zusammengefaßt werden zu einem Schritt n), bei dem die Störstoffe, die in den Source/Drain-Gebieten der p-Kanal- und n-Kanal-Elemente voraufgebracht sind, thermisch eingetrieben werden.
2. Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate nach Anspruch 1, dadurch gekennzeichnet, daß im Schritt i) das thermische Aufwachsen der dünnen Schicht (30) aus Siliziumdioxid in den aktiven Gebieten durch Erhitzen in Anwesenheit eines eine Chlorverbindung enthaltenden Gases erfolgt.
3. Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate nach Anspruch 2, dadurch gekennzeichnet, daß im Schritt j) beim Aufbringen der leitfähigen Schicht aus polykristallinem Silizium (34, 35) die Schicht aus polykristallinem Silizium mit Phosphor dotiert wird.
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate, bei dem p-Kanal- und n-Kanalelemente in dem gleichen Halbleitersubstrat aus Silizium ausgebildet werden, mit den Verfahrensschritten a) bis p) gemäß Anspruch 1.
Bei komplementären Feldeffekt-Schaltungsanordnungen werden ein η-Kanal- und ein p-Kanal-Feldeffekt-Transistor verwendet, welche so gekoppelt sind, daß die Source oder der Drain eines Elements mit der Source bzw. dem Drain des anderen Elements verbunden sind. Dabei befindet sich eines der Elemente im Betriebszustand, während das andere abgeschaltet ist. Wenn die Arbeitsbedingungen der Schaltung verlangen, daß das arbeitende Element abschaltet, dann wird dasjenige Element, welches vorher abgeschaltet war, in den Betriebszustand versetzt, und zwar aufgrund der Verbindung der Sources und/oder Drains der beiden Elemente. Dieses technische Konzept wurde erstmalig von Wanlass in US-PS 33 56 858 beschrieben. Der besondere Vorteil ist, daß keine zusätzliche Leistung erforderlich ist, um die Elemente zu schalten. Das Schalten ist eine der Arbeitsweise der Schaltung innewohnende Eigenschaft.
Die normalerweise verwendeten komplementären Feldeffektelemente werden als Leiter-Isolator-Halblciter-Strukturen hergestellt, wobei Verbindungen zwischen
«) bestimmten Sources oder Drains der η-Kanal- und p-Kanal-Elemente vorhanden sind. Die Leiter können aus Metall oder leitfähigem polykristallinen Silizium bestehen. Der überwiegend verwendete Isolator ist Siliziumdioxid, und als Halbleitersubstrat wird überwiegend Einkristallsilizium verwendet. Komplementäre Metall-Oxid-Halbleiter-Strukturen (CMOS) werden auf einem Substrat mit η-Leitfähigkeit, und nicht auf einem Substrat mit p-Leitfähigkeit hergestellt, weil es leichter ist.
die geforderten Schwellenspannungen für die komplementären n-Kanal-Elemente und p-Kanal-Elemente zu erhalten. Den p-Potentialtopf, welcher für das n-Kanal-Komplement erforderlich ist, erhält man durch Eindiffundieren eines leicht dotierten p-Gebietes in das n-Substrat. Bei einigen Anordnungen werden alle n-Kanal-Elemente in einem gemeinsamen p-Topf hergestellt, und p-Kanal-Elemente werden in aem n-Substrat so hergestellt, daß ein großer Teil des gesamten Bereiches von Zwischenverbindungen zwischen den n-Kanal- und den p-Kanal-Elementen eingenommen wird. Wenn einzelne p-Töpfe bei den n-Kanal-EIementen verwendet werden, wird die Isolation der p-Kanal-Feldeffekt-Transistoren in manchen Fällen durch stark dotierte Kanal-Stop-Gebiete gebildet. Diese Kanal-Stop-Gebiete beanspruchen einen großen Teil des Oberflächenbereichs des Halbleiterplättchens, sie beeinträchtigen die Arbeitsgeschwindigkeit und begrenzen den Spannungsbereich.
In neuer Zeit ist polykristallines Silizium anstelle von Metall für die Gate-Elektroden der Elemente verwendet worden, aber obwohl geringe Verbesserungen hinsichtlich der Ausgleichsvorgänge erreicht wurden, konnte man keine nennenswerte Herabsetzung des beanspruchten Flächenbereichs erzielen. Auch ist zu beachten, daß das übliche Dotierungsmittel, nämlich Bor, welches in das polykristalline Silizium eingebaut wird, um es leitfähig zu machen und einen niedrigen Schwellenwert zu erhalten, die Eigenschaft hat, daß es durch das Gate-Oxid bei Anwesenheit von Wasserstoff hindurchdiffundieren und die Eigenschaften des Elements verschlechtern kann. Auch ist es bekannt, dad bei herkömmlichen CMOS-Elementen eine Störstoffwanderung sowohl durch das Gate- als auch das Feldoxid erfolgt, und dies führt zu einer Verschlechterung der Betriebseigenschaften der Elemente. Schließlich werden durch die Anwesenheit unkontrollierter Beträge fester Oberflächenzustandsladungen, welche im Regelfall durch nicht-stöchiometrische Zusammensetzung des SiO2 bedingt sind, die Betriebseigenschaften der Elemente ebenfalls beeinträchtigt.
Durch DE-OS 22 18 680 ist Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate, bei dem p-Kanal- und n-Kanalelemente in dem gleichen Halbleitersubstrat aus Silizium ausgebildet werden, mit den Verfahrensschritten a) bis p) gemäß Anspruch 1 bekannt geworden. Bei diesem Verfahren wird die im Verfahrensschritt h) genannte niedrige p-Konzentration nahe der Oberfläche und die hohe p-Konzentration tief innerhalb des p-Topfcs dadurch erzielt, daß der p-Störstoff teilweise aus dem Halbleitersubstrat herausdiffundiert wird.
Gegenüber diesem Stande der Technik liegt der Erfindung die Aufgabe zugrunde, daß das Dotierungsprofil des p-Topfes mit einer niedrigen Konzentration von p-Störstellen nahe der Oberfläche des p-Topfes und einer hohen Konzentration von p-Störstellen tief innerhalb des Topfes auf einfachere Weise hergestellt werden soll als bei dem bekannten Verfahren, und daß die positive Ladung im Feldoxid, die keine hohen Betriebsspannungen für die komplementäre Feldeffekt-Transistoranordnung zuläßt, vermindert werden soll.
Diese Aufgabe wird durch die Merkmale des Kennzeichnungsteils des Anspruchs 1 zusammen mit den Merkmalen des Oberbegriffs gelöst. Die Unteransprüche beziehen sich auf zweckmäßige Ausgestaltungen des Gegenstands des Anspruchs 1.
Durch die Gegendotierung von p-Störstoffen in dem p-Topf wird eine hohe Konzentration innerhalb des Topfes und eine niedrige Konzentration in der Nähe der Oberfläche des Substrats erreicht, so daß für das n-Kanal-Element eine niedrige Schwellenspannung gegeben ist. Die Mischung der beiden Störstofftypen führt zur Ausbildung eines Dotierungsprofils, wie es bisher noch nicht erreicht wurde. Durch das Eintreiben der n- und p-Störstoffe in einer Atmosphäre, die etwa 2% Sauerstoff enthält wird die feste Ladung QSS in dem Feldoxid in der Nähe der Silizium/Siliziumdioxid-Zwischenfläche auf einem niedrigeren Niveau gehalten, so daß eine Inversion zwischen dem η-I—Source/Drain-Gebiet und dem η-Substrat zusätzlich verhindert wird. Die Dotierung des polykristallinen Siliziums mit Phosphor führt zur Ausbildung einer dünnen Glasschicht an der Siliziumgate/Siliziumdioxid-Zwischenfläche, welche als Alkali-Getter und Sperre wirkt. Schließlich ist von Vorteil, daß die Anwesenheit von Chlorverbindungen in dem Gate-Oxid die Wahrscheinlichkeit herabsetzt, daß mobile Störstoffionen eine Inversion des p-Topfes bewirken.
Zur näheren Erläuterung und Beschreibung des gemäß der Erfindung vorgesehenen Verfahrens wird aut die Zeichnungen Bezug genommen.
Fig. 1 zeigt einen Zwischen-Verfahrensschritt nach selektiver Ausbildung von Schichten aus Siliziumdioxyd 12b und Hd auf einem n-Substrat 10, selektivem Ausbilden von Schichten aus Oxydationsschutzmaskenmaterial 14b und 14^. und Einbringen eines Feldimplantats in Gebiete 17a, 17c und 17e.
Fig. 2 zeigt den Gegenstand der Fig. 1 nach Aufwachsen von isoplanarem Isolieroxyd (Feldoxyd) 20a, 20c und 2Oe, Entfernen des Oxydationsschutzmaskenmaterials 14b und 14d und der Schichten aus Siliziumdioxyd 12b und 12d, und Aufbringen einer Fotoresistschicht 21 und Einbringen von p-Topf-Doppelionenimplantat 23d.
Fig. 3 zeigt den Gegenstand der Fig. 2 nach thermischem Eintreiben des p-Topf-Implantats zur Ausbildung des p-Topfes 23d und des Feldimplantats zur Ausbildung ausgedehnter Feldimplantatsgebiete 17a, 17c und 17e, Aufwachsen der Gate-Oxydschichten 30έ> und 30rf, und Aufbringen einer polykristallinen Siliziumschicht 31.
Fig. 4 zeigt den Gegenstand der Fig. 3 nach Begrenzen der polykristallinen Siliziumgates 34 und 35, Begrenzen des Gateoxyds 33 und Implantation von p'-Störstoffen in Quellen/Senken-Gebieten 36 (Source/ Drain-Gebieten 36).
Fig. 5 zeigt den Gegenstand der Fig. 4 nach Aufbringen einer dünnen Fotoresistschicht 40, Begrenzen von Gateoxyd 39 und Implantieren von η'-Störstoffen in Quellen/Senken-Gebieten 37 (Source/Drairi-Gebieten 37).
Fig. 6 zeigt den Gegenstand der Fig. 5 nach thermischem Eintreiben der p*-Source/Drain-Gebiete 36 und der n*-Source/Drain-Gebietc 37, Aufbringen einer dikken Oxydschicht 46 und Begrenzen einer polykristallinen Silizium-Gateisolation 43 und 44.
Fig. 7 zeigt den Gegenstand der Fig. 6, nachdem leitfähige Verbindungen aufgebracht und begrenzt wurden, um ein p*-Soure/Drain-Gebiet des p-Kanal-Elements und ein n'-Source/Drain-Gebiet des n-Kanal-Elements zu verbinden und eine äußere elektrische Verbindung mit den restlichen Source/Drain-Gebieten herzustellen.
Fig. 8 ist eine graphische Darstellung, welche die zusammengesetzte Störstoffkonzentration in dem p-
Topf als Ergebnis des Gegendotierungsverfahrens zeigt.
In Fig. 1 ist ein Substrat 10 aus Silizium erkennbar, welches aus Silizium mit η-Leitfähigkeit besteht. Bei Verwendung eines Substrats mit η-Leitfähigkeit und einem diesem zugeordneten p-Topf sind die Schwellenspannungen der beiden komplementären Elemente enger einander angepaßt, als es bei Elementen in einem Substrat mit p-Leitfähigkeit und zugeordnetem n-Topf der Fall wäre, wenn man den kompensierenden Effekt der p-Topf-Implantaticn berücksichtigt.
Auf die Oberfläche des Substrats 10 wird eine Schicht aus Oxydationsschutzmaskenmaterial 14 aufgebracht. Dieses Material dient zur Maskierung der aktiven Element-Gebiete während des Aufwachsens von Isoliergebieten mit Feldoxyd. Es hat sich als vorteilhaft herausgestellt, eine Schicht aus Siliziumdioxyd 12 zwischen dem Oxydationsschutzmaskenmaterial 14 und dem Siliziumsubstrat 10 anzuordnen, um das Auftreten von Defekten in dem Substrat bei Abkühlung zu vermeiden und eine Geometrie zu erhalten, die für die isoplanaren Oxydinseln vorteilhafter ist. Die Einfügung einer Siliziumdioxydschicht 12 scheint die strukturellen Spannungen zu reduzieren, welche bei Abkühlung auf das Substrat einwirken. Wenn beispielsweise das Oxydationsschutzmaskenmaterial 14 Siliziumnitrid (Si3N4) ist, so werden bei der Siliziumdioxydschicht 12 Druckkräfte und bei dem Siliziumnitrid 14 Zugkräfte in bezug auf das Siliziumsubstrat auftreten, und zwar infolge der Differenzen der thermischen Expansionskoeffizienten. Die ausgleichenden Kräfte können das Substrat schützen. Wie gezeigt, werden sowohl das Siliziumdioxyd als auch das Siliziumnitrid durch Ausführung einer Folge von Verfahrensschritten der Fotoresistmaskierung begrenzt, so daß aktive Gebiete 15b und 15d des Elements geschützt werden und Isoliergebiete 15a, 15c und 15e freigelegt sind.
Der vorstehend und nachfolgend in der Beschreibung verwendete Begriff der »Folge von Verfahrensschritten der Fotoresistmaskierung« bezieht sich auf die bekannten, nachfolgend aufgezählten Verfahrensschritte: Aufbringen einer gleichmäßigen Schicht eines Fotoresistpolymers, selektives Belichten des Fotoresists durch Strahlung einer geeigneten Wellenlänge, Entwickeln des Fotoresists zur Darstellung des zurückbleibenden gewünschten Musters. Ausführen eines aktiven Verfahrensschrittes, beispielsweise Diffusion oder Ausbildung von Metallkontakten, und Entfernen des Fotoresist-Polymers. Eine vollständige Folge von Maßnahmen der Fotoresistmaskierung wird auch als »Maskierungsschritt« bezeichnet. Die Einzelheiten jedes einzelnen Maskierungsschritts sind in den Zeichnungen nicht dargestellt und sollen bei der nachfolgenden Beschreibung bei Verwendung der entsprechenden Begriffe, z. B. »Maskierungsschritt«, in diesen enthalten sein.
Anschließend wird ein n-Feldimplantat, vorzugsweise Arsen, in die Isoliergebiete 15a, 15c und 15e eingebracht. Vorzugsweise wird das Feldimplantat durch Ionenimplantation eingebracht, weil die Dosierung und die Energie der Implantation sorgfältig gesteuert und überwacht werden können. Bei einer bevorzugten Ausführungsform wird eine Feldimplantationsenergie von 40 keV verwendet. Das Feldimplantat kann jedoch auch durch Diffusion eingebracht werden. In beiden Fällen treten die Störstoffatome in die Oberfläche des Substrats ein und kommen bei einer verhältnismäßig geringen Tiefe zur Ruhe. Dieser Verfahrensschritt wird auch als »Voraufbringung« bezeichnet. Das Siliziumnitrid, welches sich über dem Siliziumdioxyd in den aktiven Element-Gebieten 156 und 15d befindet, maskiert die Gebiete des Substrats und verhindert, daß irgendwelche Anteile der Feldimplantats-Störstoffe das Substrat 10 erreichen. Wenn solch ein Feldimplantat in das Substrat eingetrieben wird, hebt es die Oberflächenkonzentration von n-Störstoffen in dem n-Substrat 10 dm einen geringen Betrag und verhindert eine Inversion des Substrats unterhalb der Isoliergebiete. Eine solche Inversion würde auftreten zwischen p-Source/Drain-Gebieten, nachfolgend p-Quellen/Senken-Gebietc genannt, des p-Kanal-EIements und dem p-Topf, also zwischen Quellen/Senken-Gebiet 36rf und p-Topf 2id in Fig. 4. Dies hat die Folge, daß das Implantat einen Kanal-Stoppel bildet, aber erheblich weniger Oberfläche erfordert. Die Konzentration des Feldimplantats ist vorzugsweise um etwa eine Größenordnung niedriger als die Konzentration des Substrats oder des p-Topfes, so daß, obwohl das n-lmplantat die p-Lcitfähigkeilskonzentration herabsetzt und die Wahrscheinlichkeit der Inversion des p-Topfes zwischen den n-Ouellen/Senken-Gebieten des n-Kanal-Elements und dem n-Substrat 10 erhöht, der p-Topf unterhalb geringerer Tiefen des Topfes relativ so stark dotiert ist, daß die p-Konzentration insgesamt unter den Isolierinseln hoch genug bleibt, um eine Inversion des p-Topfes bei Spannungen bis etwa 25 V zu vermeiden.
Es wird nun auf Fig. 2 Bezug genommen. In den Isoliergebieten 15a, 15c und 15e werden Isolierinseln 20 ausgebildet. Zu diesem Zweck sind in der Praxis verschiedene Arten der Oxydisolierung entwickelt worden. Im allgemeinen wird dabei so vorgegangen, daß aktive Element-Gebiete mit dicken Schichten aus Siliziumdioxyd, auch als Feldoxyd bezeichnet, umgeben werden. Eines dieser Verfahren ist das Isoplanarverfahren, wie es in der US-PS 36 48 125 beschrieben ist. Bei dem Isoplanarverfahren wächst Siliziumdioxyd aus dem Siliziumsubstrat bei Anwendung eines oxydierenden Mittels, beispielsweise Sauerstoff oder Wasserdampf, bei einer Temperatur in der Größenordnung von 900 bis 1250" C auf. Bei einem Ausführungsbeispiel wächst eine Schicht von Isolieroxyd von 1,8 Mikrometer Stärke auf, indem das Substrat für die Dauer von 16 Stunden in einer nassen Sauerstoffumgebung auf einer Temperatur von 1000° C gehalten wird. Das Siliziumdioxyd wächst in die Oberfläche des Substrats hinein und erhebt sich über diese Oberfläche und bildet Isolierinseln 20a, 2Or und 2Oe, welche (in einer dreidimensionalen Struktur) die aktiven Gebiete 15b und ISd umgeben. Das voraufgebrachte Feldimplantat bewegt sich in das Substrat vor der expandierenden Masse des Siliziumdioxyds, und es wird infolge der erhöhten Temperatur sogar weiter in das Substrat hineindispergiert, wie Gebiet YJc in Fig. 3 andeutet. Das Oxydationsschutzmaskenmaterial 14 verhindert eine Oxydation in den aktiven Element-Gebieten ISb und 15rf. Nach Ausbildung der Isolierinseln 20 wird das maskierende Material 14 zusammen mit dem darunter befindlichen Siliziumdioxyd 12 mit Hilfe bekannter Ätzvorgänge entfernt.
Wie durch eine Schicht aus Fotoresist 21 dargestellt ist, wird anschließend ein Verfahrensschritt der Maskierung ausgeführt, um die Voraufbringung von Störstoffen in das p-Topf-Gebiet zu ermöglichen. Es werden sowohl p- als auch n-Störstoffe in das Substrat eingebracht und dann thermisch eingetrieben. Dieses Verfahren der Gegendotierung führt zu einem besonders vorteilhaften Dotierungsprofil. Die Konzentration der p-Störstoffe in dem hergestellten Profil ist noch so groß, daß eine Inversion des p-Topfes zwischen dem n-Sub-
slrat und don ii-Quellen/Senken-Gebieten des n-Kanal-Hlements nicht auftritt, bis sehr hohe Spannungen, etwa in der Größenordnung von.25 V, erreicht werden, selbst nachdem das n-Feldimplantat berücksichtigt
* wird. Und die Konzentration der p-Störstoffe in dem Profil ist so niedrig zwischend den beiden n-Quellen/ Senken-Gebieten, daß das n-Kanal-Element bei einer hinreichend niedrigen Schwellenspannung in der Größenordnung von etwa 1,5 V arbeitet. Diese beiden Merkmale des Dotierungsprofils sind durch das zusammengesetzte Profil (gestrichelte Linie) in Fig. 8.dargestellt. Sie werden dadurch erreicht, daß ein p-Störstoff mit einem n-Störstoff in dem aktiven Elementgebiet 15rf gegendotiert wird. Die Wirkung der Dotierung von n-Störstoff und p-Störstoff ist, daß die p-Konzentration nahe der Oberfläche abgesenkt wird. Wie in Fig. 8 dargestellt ist, wird der ρ-Störstoff (Bor) eingebracht und thermisch eingetrieben. Dann wird ein kleinerer
. Betrag eines n-Störstoffs (Arsen) eingebracht und thermisch eingetrieben. Das bevorzugte Verfahren der Einbringung ist die Ionenimplantation, weil die Dosierungsratc und die Energie der Implantation sorgfältig gesteuert und überwacht werden können.
Bei dem vorliegenden Ausführungsbeispiel wird Bor mit einer Energie von 80 keV implantiert und erreicht eine Voraufbringungstiefe von etwa 0,3 bis 0,4 Mikrometer, während das Arsen mit einer Energie von 170 keV implantiert wird und eine Voraufbringungsticfc von etwa 0,1 Mikrometer erreicht. Nach dem thermischen Eintreiben erreicht das Bor eine Tiefe von etwa 10 Mikrometer, während das Arsen eine Tiefe von etwa 4 Mikrometer erreicht und das Bor gegendotiert, so daß man das erwünschte zusammengesetzte Konzentrationsprofil erhält. Bei einer alternativen Ausführiingsform der Erfindung werden das Arsen und das Bor gleichzeitig eingebracht und gemeinsam thermisch eingetrieben. Bei der eintreibenden Diffusion wird von dem Vorteil Gebrauch gemacht, daß das Diffusionsvermögen des Bor zu dem des Arsen im Verhältnis von etwa 2 : 1 steht, so daß man tief innerhalb des Topfes im wesentlichen ein p-Profil erhält und eine niedrige p-Konzcntration nahe der Oberfläche. Es können auch andere n- und p-Störstoffe in gleicher Weise verwendet werden, wenn man das beschriebene zusammengesetzte Dotierungsprofil erhält. Bisherige Versuche, ein solches zusammengesetztes Profil zu erhalten, führten zu aufwendigen und komplizierten Verfahren, welche allgemein nicht zu befriedigenden Ergebnissen führten. Das gemäß der Erfindung vorgesehene Verfahren ermöglicht, das.erwünschte zusammengesetzte Profil in zuverlässiger Weise und gut reproduzierbar zu erreichen.
In der Darstellung der Fig. 3 ist das Eintreiben der beiden Störstoffe in dem p-Topf abgeschlossen. Diese Diffusion des Eintreibens erfolgt nach der Entfernung des Fotoresist 21. Das Eintreiben wird vorzugsweise bei hohen Temperaturen in der Größenordnung von 12(M)" C" in inerter Atmosphäre, beispielsweise Stickstoff, vorgenommen. Dabei wird eine geringe Sauerstoffmenge in die inerte Atmosphäre eingebracht, um die Akkumulation von positiver Ladung Qss in dem Isolieroxyd 20 zu vermeiden. Es wurde festgestellt, daß die positive Ladung £?.„ in dem Siliziumdioxyd nahe der Silizium/Siüziumdioxyd-Grenzfläche verursacht ist durch die Erzeugung von Verarmungsplätzen oder ionisierten Siliziumarten in dem Siliziumdioxyd während der Hochtcmperaturbehandlung der Eintreibungsdiffusion des doppelten Ionenimplantats. Durch die Hochtemperaturglühung entstehen Verarmungsplätze in dem Siliziumdioxyd, z. B. Stellen, bei denen SiO*-Radikale durch Austreiben von Sauerstoffatomen entstehen. Die Anwesenheit dieser positiven Ladungen in hinreichend hoher Konzentration kann zur Inversion des p-Topfes führen, und dies verursacht Leckerscheinungen zwischen den beiden η'-Quellen/Senken-Gebieten oder zwischen den n+-Quellen/Senken-Gebieten und dem n-Substrat. Es hat sich gezeigt, daß eine Atmosphäre von etwa 98% N2 und 2% O2 während des p-Topf-Eintrei-
iü bens die Ladung ß„ auf einen Wert absenkt, bei dem das n-Kanal-Element bei Spannungen arbeitet, welche über 15 V liegen, ohne daß eine Inversion zwischen den n+-Quellen/Senken-Gebieten und dem η-Substrat eintritt. Vorzugsweise wird die ^„-Konzentration reduziert auf 1 x 10'Vcm2 oder weniger, so daß das n-Kanal-Element bei Spannungen bis zu 25 V betrieben werden kann, ohne daß die Inversion eintritt. Es ist auch festgestellt worden, daß (^„-Konzentrationen von 2 x 10"/ cm2 die Betriebsgrenze des n-Kanal-Elements von etwa 25 V auf etwa 15 V herabsetzen. Es hat sich gezeigt, daß nach dem Eintreiben des p-Topfes eine Behandlung mit Wasserdampf den Wert QiS durch Auffüllen zusätzlicher Verarmungsplätze weiter herabsetzt. Zwar hat Wasserdampf die Eigenschaft, Verarmungsplätze während des Eintreibens des p-Topfes aufzufüllen, jedoch ergibt sich ein unerwünschter Nebeneffekt von katalysierendem zusätzlichem Oxydwachstum. Bei einer Neben-Ausführungsform wird Wasserdampf anschließend bei einer Temperatur in der Größenordnung von 700 bis 1000c C verwendet, um zusätzliche Verarmungsplätze aufzufüllen.
Die bevorzugte Öu-Konzentration entsprechend der obigen Beschreibung liegt in der Nähe der verbleibenden Konzentration an der Silizium/Siliziumdioxyd-Grenzfläche, welche erzeugt ist durch den siliziumreichen Charakter des Siliziumdioxyds an der Grenzfläche. Da die Kristallorientierung des Substrats die Zahl der je Flächeneinheit an der Oberfläche des Planarsubstrats freiliegenden Siliziumatome bestimmt, hängt der siliziumreiche Charakter des Siliziumdioxyds von der darunter befindlichen Kristallstruktur ab. (lOO)-Silizium wird den niedrigsten Restwert von Qn haben, in der Größenordnung von 5 x 10"'/cm-\ und es wird daher als Substratmaterial bevorzugt. Silizium mit (110)- bzw. (lll)-Orientierung haben ungefähr den zweifachen bzw. dreifachen Wert des Rest-£/„, und sie können ebenfalls bei dem Verfahren gemäß der Erfindung verwendet werden; der höhere Wert des Rest-QM wird sich auf den endgültigen Wert von Q„ auswirken, welcher erreicht werden kann durch Heilung der Verarmungsplätze.
Nach dem Eintreiben des p-Topfes wird eine Schicht aus Gate-Isoliermaterial, nachfolgend Gatter-Isoliermaterial genannt, 306 und 3Od in den aktiven Element-Gebieten 15i> und ISd ausgebildet. Dieses Gattermaterial ist vorzugsweise Siliziumdioxyd, welches thermisch aufgewachsen ist, um die erwünschten Grenzflächeneigenschaften mit dem darunter befindlichen Siliziumsubstrat zu erhalten. Das Gattermaterial kann auch SiIiziumnitrid (Si3N4) oder Aluminiumoxyd (Al2O3) sein. Dann wird eine Schicht aus leitfähigem Material 31, beispielsweise in geeigneter Weise dotiertes polykristallines Silizium zur Bildung von Gates, nachfolgend Gatter genannt, chemisch auf alle Gebiete des Elements aufgebracht. Das bevorzugte Dotierungsmittel ist Phosphor, weil Phosphor an der Siliziumgatter/Siliziumdioxyd-Grenzfiäche eine Glasschicht bildet, welche als Alkalisperre und Getterer (Neutralisator alkalischer
Radikale) wirkt. Das polykristalline Silizium dient zur Darstellung von Gatterelektroden und als primäre Schicht elektrischer Verbindungen einer Anordnung mit doppelt leitender Schicht, wobei Aluminium als obere oder zweite Schicht dient.
Da das Gatter-Isoliermaterial 30 die elektrische Isolation zwischen den leitenden Gatterelektroden der entsprechenden Feldeffekt-Elemente und dem Halbleitersubstrat bildet, müssen seine physikalischen Eigenschaften sorgfältig kontrolliert werden. Wenn beispielsweise das Gebiet 30 aus Siliziumdioxyd und das leitfähige Material 31 aus polykristallinem Silizium bestehen, erzeugt irgendwelches Natrium in der Siliziumdioxydisolierung eine Ladung, welche als Q0 bezeichnet wird und welche die Arbeitsweise der Anordnung beeinträchtigen kann, weil sie in der Lage ist, durch das Siiiziumdioxyd zu wandern, insbesondere bei Betrieb mit hoher Vorspannung. Wenn die <2O-Ladung durch das Siliziumdioxyd driftet, könnten die Schwellenspannungen geändert werden. Beispielsweise können in der hier beschriebenen CMOS-Struktur annehmbare Schwellenspannungs-Verschiebungen von im allgemeinen weniger als einem Volt erreicht werden, während durch ßo-Drift die Schwellenspannungen um einige Volt oder mehr verschoben werden können. Es hat sich gezeigt, daß eine Dotierung der Gatteroxyde mit einer Chlorart bei der Ausbildung eine solche Wanderung hemmt. Es ist nicht bekannt, welche besondere Art diese Wirkung erreicht bzw. optimal erreicht, aber es ist anzunehmen, daß unter anderem insbesondere Cl, Cl2, Cl, Cl2, Cl2" in Betracht kommen. Diese Stoffe können eingeführt werden, indem eine Quelle von Chlorarten, beispielsweise HCl oder Trichloräthylen, in der oxydierenden Umgebung untergebracht wird. Auch das Feldoxyd kann in entsprechender Weise während des thermischen Oxydwachstums dotiert werden, um zusätzlich die elektrische Stabilität durch Hemmung der Störstoffwanderung zu verbessern. Eine Steuerung und Minimierung des Wertes von Qs„ der festen Ladung des Oberflächenzustandes, in dem Gatteroxyd ist auch erforderlich, um eine optimale Steuerung der Schwellenspannung bei den aktiven Elementen zu erreichen, da es bekannt ist, daß Qss die Schwellenspannung in der negativen Richtung verschiebt. Diese Steuerung erreicht man durch Reinigung der oxydierenden Umgebung mit einem inerten Gas, beispielsweise Stickstoff oder Argon, nachdem das Gatteroxyd im wesentlichen ausgebildet ist, und anschließende Kühlung des Gatteroxyds. In diesem Zusammenhang wird Bezug genommen auf Fig. 5 des Aufsatzes von B. E. Deal, u. a., »Characteristics of the Surface-State Charge (£?„) of Thermally Oxidized Silicon« in Journal of Electrochemical Society, Bd. 114, Nr. 3 (1967).
Anhand von Fig. 4 ist erkennbar, daß das leitfähige Material 31 und das Isoliermaterial 30 durch einen Verfahrensschritt der Maskierung begrenzt wurden, so daß Gatter-Elektroden 34 und 35 entstanden. Die Ränder der einzelnen Gatter haben eine solche Form, daß nachfolgende Schichten eine geneigte Kontur erhalten können. Diese geneigte Kontur erhält man durch eine in besonderer Weise gepufferte Ätzung, und sie hat den Zweck, ein Brechen oder Reißen darüber befindlicher Schichten zu vermeiden. Anschließend werden p-Störstoffe in die Quellen/Senken-Gebiete 36s und 36d (wobei zu beachten ist. daß diese Gebiete alternativ als Quellen/Senken-Gebiete bezeichnet werden, da ihr Charakter als Quelle oder Senke von der Art abhängen wird, in der sie in einer bestimmten Schaltung verbunden sind) des p-Kanal-EIements vorangebracht, und zwar unter Anwendung eines Verfahrensschritts der Maskierung, welcher diese Gebiete selektiv öffnet. Die Voraufbringung kann durch Diffusion, lonenimplanlation, Zerstäubung oder andere geeignete Verfahren erfolgen. Wenn die Voraufbringung durch Diffusion vorgenommen wird, verhindert die noch nicht begrenzte Gatter-Oxydschicht 3Od, daß irgendwelche p+-Quellen/Senken-Störstoffe in den p-Topf eintreten.
ίο Die Gatterelektrode 34 dient als Begrenzungsmaske, so daß die inneren Ränder der Quellen/Senken-Gebiele auf die Gatter selbsttätig ausgerichtet werden. Eine Ausrichtung der Gatter gegenüber der. Quellen/Senken-Gebieten ergibt bessere Betriebseigenschaften
durch Herabsetzen der Übergangskapazität, und es wird auch der von dem Element beanspruchte Platz in vorteilhafter Weise herabgesetzt. Irgendwelche p-Störstoffe, welche die polykristallinen Gatter 34 und 35 erreichen, beeinträchtigen die starke n-Phosphordolierung nur in geringem Umfang. Die n'-Quellen/Senken-Diffusionsgebiete für das n-Kanal-Element werden dann durch Diffusion eines n-Leitungs-Störstoffs, beispielsweise Phosphor, in einem Verfahrensschritt der Voraufbringung ausgebildet. Als Maskenmaterial wird Siliziumdioxyd verwendet weil es den Temperaturen des Diffusionsofens widerstehen kann. Das Maskenmaterial 40 wird dann durch bekannte Atzverfahren entfernt.
Fig. 6 zeigt, daß eine Schicht 45 aus zusätzlichem elektrisch isolierendem Material auf der Oberfläche des Substrats 10 über den Isolierinseln 20 ausgebildet wird. Bei einer bevorzugten Ausführungsform wird diese zusätzliche Materialschicht durch chemisches Auftragen gebildet. Die durch die Schicht 46 erreichte zusätzliche elektrische Isolierung verhindert eine Leitung zwischen η-Gebiet 37s und n-Substrat 10 durch Erhöhung der Spannung, bei der eine Inversion des Substrats unter der Oxydinsel 20 auftritt. Das Eintreiben sowohl der pals auch der n-Quellen/Senken-Diffusionsgebiete erfolgt dann durch Erhitzung des Substrats auf eine Temperatur von etwa 1070° C während der Dauer einer halben Stunde. Die p-Topf- und Feldimplantate werden nur geringfügig beeinflußt, weil sie vorher durch einen Eintreibungsvorgang bei etwa 1200" C für die Dauer von etwa 16 Stunden eingetrieben worden waren.
Die komplementäre Feldeffekt-Transistoranordnung wird dann entsprechend der Darstellung in Fig. 7 fertiggestellt durch Anbringen und Begrenzen leitfähiger Verbindungen, wobei eine Metallschicht 50 hergestellt wird, welche p-Gebiet 36rf und η-Gebiet 37s· verbindet, sowie Metallschichten 51 und 52, welche elektrische Kontakte zum p-Gebiet 36s bzw. η-Gebiet 37cl bilden. Innenverbindungen eines Quellen/Senken-Gebiets des p-Kanalelements und eines Quellen/Senkcn-Gebiets des n-Kanal-Elements führen zur Ausbildung einer komplementären Feldeffektschaltung mit den oben beschriebenen Schalteigenschaften. Bei einer alternativen Ausführungsform werden die Quellen/Senken-Gebiete komplementärer Elemente nicht innen verbunden, damit der Schaltungs-Entwurfsingenieur die Möglichkeit hat, äußere Quellen/Senken-Verbindungen vorzusehen. Ein Glühen der Struktur in einer wasserstoffhaltigen Umgebung in einem Temperaturbereich von 350-500° C dient der Minimierung der schnellen Verdichtung des Grenzflächenzustands, welcher ebenfalls Schwellenspannungen und andere charakteristische Größen des Elements im ungünstigen Sinne beeinflussen kann. Schließlich werden kratz-schützende Schich-
11
ten aufgebracht und es erfolgt unter Anwendung bekannter Verfahren die Herstellung der Einbaufertigkeit.
Bei einer bevorzugten Ausführungsform haben die Quellen/Senken-Gebiete eine Tiefe von 1,2 Mikrome- 5 ler, der p-Topf eine Tiefe von 10 Mikrometer, das Gattcroxyd eine Stärke von 0,1 Mikrometer und die Galterelcktroden eine Stärke von 0,4 Mikrometer. Jedes HlcmcRi ist umgeben von isoplanarer Oxydisolation, welche eine Tiefe von etwa 1,5 Mikrometer hat. io (Aus diesen Werten geht hervor, daß die Figuren unter Berücksichtigung der besseren Darstellung, nicht aber maßstäblich gezeichnet sind.)
15
Hierzu 3 Blatt Zeichnungen
20
25
30
35
4o
45
50
55
«0
*5

Claims (1)

Patentansprüche:
1. Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate, bei dem p-Kanal- und n-Kanalelement in dem gleichen Halbleitersubstrat aus Silizium ausgebildet werden, mit folgenden Verfahrensschritten:
DE19752523379 1974-06-03 1975-05-27 Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung Expired DE2523379C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US47535874A 1974-06-03 1974-06-03

Publications (2)

Publication Number Publication Date
DE2523379A1 DE2523379A1 (de) 1975-12-11
DE2523379C2 true DE2523379C2 (de) 1986-10-02

Family

ID=23887225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752523379 Expired DE2523379C2 (de) 1974-06-03 1975-05-27 Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung

Country Status (8)

Country Link
JP (1) JPS5619746B2 (de)
CA (1) CA1017073A (de)
DE (1) DE2523379C2 (de)
FR (1) FR2275888A1 (de)
GB (1) GB1499548A (de)
HK (1) HK27981A (de)
IT (1) IT1032951B (de)
NL (1) NL185591C (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160466A (en) * 1974-11-22 1976-05-26 Hitachi Ltd Handotaisochino seizohoho
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
DE2945854A1 (de) * 1979-11-13 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Ionenimplantationsverfahren
US4345366A (en) * 1980-10-20 1982-08-24 Ncr Corporation Self-aligned all-n+ polysilicon CMOS process
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
JPH0636425B2 (ja) * 1983-02-23 1994-05-11 テキサス インスツルメンツ インコ−ポレイテツド Ｃｍｏｓ装置の製造方法
EP0123384A1 (de) * 1983-02-25 1984-10-31 Western Digital Corporation Struktur eines integrierten komplementären Feldeffektstromkreises mit isolierten Toren und Verfahren zur Herstellung dieser Struktur
JP2572653B2 (ja) * 1989-12-29 1997-01-16 セイコーエプソン株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1104070B (de) * 1959-01-27 1961-04-06 Siemens Ag Verfahren zur Herstellung einer eine eigenleitende oder nahezu eigenleitende Zone aufweisenden Halbleitertriode
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3648225A (en) * 1969-12-04 1972-03-07 Sperry Rand Corp Digital sonar doppler navigator
NL160988C (nl) * 1971-06-08 1979-12-17 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, be- vattende ten minste een eerste veldeffecttransistor met geisoleerde stuurelektrode en werkwijze voor de vervaar- diging van de halfgeleiderinrichting.
JPS49123287A (de) * 1973-03-28 1974-11-26

Also Published As

Publication number Publication date
NL7506288A (nl) 1975-12-05
JPS5619746B2 (de) 1981-05-09
DE2523379A1 (de) 1975-12-11
NL185591C (nl) 1990-05-16
CA1017073A (en) 1977-09-06
FR2275888B1 (de) 1981-08-21
FR2275888A1 (fr) 1976-01-16
JPS515969A (de) 1976-01-19
GB1499548A (en) 1978-02-01
IT1032951B (it) 1979-06-20
HK27981A (en) 1981-07-03

Similar Documents

Publication Publication Date Title
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
EP0268941B1 (de) MOS-Feldeffekt-Transistorstruktur mit extrem flachen Source/- Drain-Zonen und Silizid-Anschlussbereichen, sowie Verfahren zu ihrer Herstellung in einer integrierten Schaltung
DE2919522C2 (de)
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE69835203T2 (de) Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE2527969C2 (de) Verfahren zur Herstellung oxid- isolierter Feldeffekt-Transistoren
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE1913052A1 (de) Halbleitervorrichtung
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE19909993A1 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE69836941T2 (de) Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2943435A1 (de) Halbleiterelement und verfahren zu dessen herstellung
DE2523379C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung
DE102011088010B4 (de) Halbleiterbauelement mit einer Metallgatestruktur mit einer Polysiliziumlegierung und Verfahren zur Herstellung des Halbleiterbauelements

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition