DE69835203T2 - Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten - Google Patents

Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten Download PDF

Info

Publication number
DE69835203T2
DE69835203T2 DE69835203T DE69835203T DE69835203T2 DE 69835203 T2 DE69835203 T2 DE 69835203T2 DE 69835203 T DE69835203 T DE 69835203T DE 69835203 T DE69835203 T DE 69835203T DE 69835203 T2 DE69835203 T2 DE 69835203T2
Authority
DE
Germany
Prior art keywords
gate
conductivity type
active area
drain regions
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69835203T
Other languages
English (en)
Other versions
DE69835203D1 (de
Inventor
N. Frederick Austin HAUSE
Robert Austin DAWSON
Jim H. Austin FULFORD
I. Mark Cedar Creek GARDNER
W. Mark Cedar Park MICHAEL
T. Bradley Austin MOORE
J. Derick Austin WRISTERS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE69835203D1 publication Critical patent/DE69835203D1/de
Application granted granted Critical
Publication of DE69835203T2 publication Critical patent/DE69835203T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungen und betrifft insbesondere Feldeffekttransistoren mit isoliertem Gate.
  • Hintergrund der Erfindung
  • Ein Feldeffekttransistor mit isoliertem Gate (IGFET), etwa ein Metalloxidhalbleiter-Feldeffekttransistor (MOSFET), weist ein Gate zum Steuern des darunter liegenden Kanals auf, der ein Sourcegebiet und ein Draingebiet verbindet. Der Kanal, das Source und der Drain sind in einem Halbleitersubstrat angeordnet, wobei das Source und das Drain invers zu dem Substrat dotiert sind. Das Gate ist von dem Halbleitersubstrat mittels einer dünnen isolierenden Schicht, etwa einem Gateoxid, getrennt. Die Arbeitsweise des IGFET erfordert, dass eine Eingangsspannung an das Gate angelegt wird, die ein transversales elektrisches Feld erzeugt, um damit die Längsleitfähigkeit des Kanals zu modulieren.
  • Bei einer typischen Herstellung eines IGFET's werden das Source und das Drain durch Einführen von Dotierstoffen zweier Leitfähigkeitsarten (P oder N) in ein Halbleitersubstrat einer ersten Leitfähigkeitsart (N oder P) unter Anwendung eines strukturierten Gates als eine Maske eingebracht. Diese selbstjustierende Prozedur bietet tendenziell eine verbesserte Packungsdichte und verringert die parasitäre Überlappungskapazität zwischen dem Gate und dem Drain und Source.
  • Dünne Schichten aus Polysilizium (das auch als polykristallines Silizium, Poly-Si oder Poly bezeichnet wird) besitzen viele wichtige Anwendungen in der Technologie der IGFET. Einer der wesentlichen neuen Aspekte ist die Verwendung eines stark dotierten Polysiliziums anstelle von Aluminium als die Gateelektrode. Da Polysilizium den gleichen Schmelzpunkt wie das Siliziumsubstrat aufweist, wird typischerweise eine Polysiliziumschicht ganzflächig vor der Source- und Drain-Herstellung aufgebracht, das Polysilizium wird anschließend geätzt, um ein Gate bereitzustellen, das als eine Maske während der Herstellung von dem Source- und dem Draingebiet mittels Ionenimplantation dient, und anschließend wird das implantierte Dotiermittel aktiviert, wobei Hochtemperaturausheizverfahren angewendet werden, die ansonsten das Aluminium schmelzen würden.
  • In dem Maße wie die IGFET-Abmessungen verringert und die Versorgungsspannung gleich bleibt (beispielsweise 3 Volt), steigt das elektrische Feld in dem Kanal in der Nähe des Drains an. Wenn das elektrische Feld ausreichend groß wird, kann dies zu sogenannten Effekten für heiße Ladungsträger führen. Beispielsweise können heiße Elektronen die Potentialenergiebarriere zwischen dem Substrat und dem Gateisolator überwinden, wodurch bewirkt wird, dass die Ladungsträger in dem Gateisolator eingeführt werden. Eingefangene Ladungen in dem Gateisolator auf Grund der eingeprägten heißen Ladungsträger sammeln sich im Laufe der Zeit an und können zu einer permanenten Änderung der Schwellwertspannung des Bauelements führen.
  • Es werden eine Reihe von Techniken eingesetzt, um die Effekte heißer Ladungsträger zu reduzieren. Eine derartige Technologie ist ein leicht dotiertes Drain (LDD). Das LDD reduziert die Effekte der heißen Ladungsträger, indem die maximale laterale elektrische Feldstärke verringert wird. Das Drain wird typischer Weise durch zwei Implantationen hergestellt. Eine Implantation mit geringer Dosis ist selbstjustiert zu dem Gate, und eine Implantation mit hoher Dosis ist selbstjustiert zu Abstandshaltern, die benachbart zu den Seitenwänden der Gateelektrode vorgesehen sind. Die Abstandshalter sind typischerweise aus Oxid oder Nitrid hergestellt. Der Zweck der leichteren ersten Dosis besteht darin, ein leicht dotiertes Gebiet des Drains (oder LDD) am Rand nahe des Kanals auszubilden. Die zweite stärkere Dosis bildet ein Gebiet mit geringem Widerstand des Drains, das nachfolgend mit dem leicht dotierten Gebiet verbunden wird. Da das stark dotierte Gebiet einen größeren Abstand zu dem Kanalgebiet aufweist, als eine konventionelle Drain-Struktur, kann die Tiefe des stark dotierten Gebiets etwas größer gewählt werden, ohne dass die Bauteileigenschaften negativ beeinflusst werden.
  • Komplementäre Metall-Oxid-Halbleiter-(CMOS-)Schaltungen enthalten n-Kanalbauelemente (NMOS) und p-Kanalbauelement (PMOS). In konventionellen Prozessen werden typischerweise n-Potentialtopfmasken und p-Potentialtopfmasken zu Beginn der Prozesssequenz verwendet, um die NMOS- und PMOS-Gebiete zu definieren. Ein konventioneller Prozess beinhaltet typischerweise einen einzelnen Maskierungsschritt, um die Gateelektroden über den NMOS- und PMOS-Gebieten auszubilden, und es sind separate Maskierungsschritte für das Implantieren der leicht dotieren n-Source- und Drain-Gebiete in das NMOS-Gebiet und für die leicht dotierten p-Source/Drain-Gebiete in dem PMOS-Gebiet erforderlich; danach werden Abstandshalter benachbart zu den Gates ausgebildet und anschließend werden separate Maskierungsschritte zum Implantieren der stark dotierten n-Source/Drain-Gebiete in das NMOS-Gebiet und für die stark dotierten p-Source/Drain-Gebiete in das PMOS-Gebiet ausgeführt.
  • Es wurde ein Verfahren berichtet, das lediglich einen einzelnen Maskierungsschritt zum Erzeugen der Source- und Drain-Gebiete in den NMOS- und PMOS-Gebieten erfordert. Mit dieser Vorgehensweise werden nach der Herstellung der Gates stark dotierte p-Source/Drain-Gebiete in nicht selektiver Weise in die NMOS- und PMOS-Gebiete implantiert, es wird eine Maske hergestellt, die das PMOS-Gebiet abdeckt und das NMOS-Gebiet freilässt und stark dotierte n-Source/Drain-Gebiete werden in das NMOS-Gebiet implantiert, wobei das p-Source/Drain-Gebiet in dem NMOS-Gebiet gegendotiert wird. Siehe dazu Siliziumverarbeitung für VLSI-Technologie, Band 2: Prozessintegration, S. Wolf, herausgegeben von Lattice Press, Sunset Beach, CA, Seite 436, 1990. Diese Vorgehensweise kann auf die Herstellung von NMOS- und PMOS-Bauelementen mit leicht und stark dotierten Source- und Drain-Gebieten erweitert werden, wobei drei Maskierungsschritte anstelle von vier erforderlich sind. Insbesondere werden die leicht dotierten p-Source/Drain-Gebiete in das NMOS- und das PMOS-Gebiet implantiert, und es wird eine erste Maske zur Abdeckung des PMOS-Gebiets hergestellt, die das NMOS-Gebiet freilässt, leicht dotierte n-Source/Drain-Gebiete werden in das NMOS-Gebiet implantiert, die das leicht dotierte p-Source/Drain-Gebiet in dem NMOS-Gebiet gegendotieren, es werden Abstandshalter benachbart zu dem Gate gebildet und stark dotierte Source/Drain-Gebiete werden in die NMOS- und PMOS-Gebiete unter Anwendung separater Maskierungsschritte implantiert.
  • Ein Nachteil dieser Vorgehensweise besteht jedoch darin, dass das Gate für das NMOS-Bauelement mit n- und p-Dotiermitteln dotiert ist. Das doppelt dotierte Gate kann zu Schwierigkeiten bei z. B. beim Erreichen der gewünschten Schwellwertspannung oder beim geeigneten Ausbilden eines Gate-Silizidkontakt führen.
  • Es besteht daher ein Bedarf für ein verbessertes Verfahren zum Herstellen eines n-Kanalbauelements und eines p-Kanalbauelements mit einer reduzierten Anzahl an Maskierungsschritten, ohne dass das Gate sowohl der n- als auch der p-Dotierung unterliegt.
  • Überblick über die Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, n-Kanal- und p-Kanal-Bauelemente mit einer reduzierten Anzahl an Maskierungsschritten bereitzustellen.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Verfahren das Bereitstellen eines Halbleitersubstrats mit einem ersten aktiven Gebiet einer ersten Leitfähigkeitsart und einem zweiten aktiven Gebiet einer zweiten Leitfähigkeitsart, Bilden eines Gatematerials über dem ersten und dem zweiten aktiven Gebiet, Bilden einer ersten Maskenschicht über dem Gatematerial, Ätzen des Gatematerials unter Anwendung der ersten Maskenschicht als eine Ätzmaske, um ein erstes Gate über dem ersten aktiven Gebiet und ein zweites Gate über dem zweiten aktiven Gebiet zu bilden, Implantieren eines Dotiermittels einer zweiten Leitfähigkeitsart in das erste und das zweite aktive Gebiet unter Anwendung der ersten Maskenschicht als eine Implantationsmaske, Bilden einer zweiten Maskenschicht, die das erste aktive Gebiet abdeckt und eine Öffnung über dem zweiten aktiven Gebiet aufweist, und Implantieren eines Dotiermittels der ersten Leitfähigkeitsart in das zweite aktive Gebiet unter Anwendung der ersten und der zweiten Maskenschicht als Implantationsmaske.
  • Vorteilhafterweise führt das Dotiermittel der ersten Leitfähigkeitsart zu einer Gegendotierung für die Dotiermittel der zweiten Leitfähigkeitsart in dem zweiten aktiven Gebiet, wodurch Source- und Drain-Gebiete der zweiten Leitfähigkeitsart in dem ersten aktiven Gebiet und Source- und Drain-Gebiete der ersten Leitfähigkeitsart in dem zweiten aktiven Gebiet mit einem einzelnen Maskierungsschritt bereitgestellt werden, ohne dass das Gate die Dotiermittel der ersten und der zweiten Leitfähigkeitsart erhält.
  • In einer bevorzugten Ausführungsform der Erfindung umfasst das Herstellen von Source- und Drain-Gebieten in dem ersten und dem zweiten aktiven Gebiet das Implantieren leicht dotierter Source- und Drain-Gebiete der zweiten Leitfähigkeitsart in das erste aktive Gebiet außerhalb des ersten Gates und in das zweite aktive Gebiet außerhalb des zweiten Gates unter Anwendung der ersten Maskenschicht als eine Implantationsmaske für das erste und das zweite Gate, und das Implantieren leicht dotierter Source- und Drain-Gebiete der ersten Leitfähigkeitsart in das zweite aktive Gebiet außerhalb des zweiten Gates unter Anwendung der ersten Maskenschicht als eine Implantationsmaske für das zweite Gate und der zweiten Maskenschicht als Implantationsmaske für das erste aktive Gebiet. Die leicht dotierten Source- und Drain-Gebiete der ersten Leitfähigkeitsart führen zu einer Gegendotierung der leicht dotierten Source- und Drain-Gebiete der zweiten Leitfähigkeitsart in dem zweiten aktiven Gebiet. Danach umfasst das Verfahren das Entfernen der ersten und der zweiten Maskenschicht, Bilden von ersten Abstandshaltern benachbart zu dem ersten Gate und von zweiten Abstandshaltern benachbart zu dem zweiten Gate, Bilden einer dritten Maskenschicht, die das zweite aktive Gebiet bedeckt und eine Öffnung über dem ersten aktiven Gebiet aufweist, Implantieren stark dotierter Source- und Drain-Gebiete in das erste aktive Gebiet außerhalb des ersten Gates und der ersten Abstandshalter, Entfernen der dritten Maskenschicht, Bilden einer vierten Maskenschicht, die das erste aktive Gebiet abdeckt und eine Öffnung über dem zweiten aktiven Gebiet aufweist, Implantieren stark dotierter Source- und Drain-Gebiete in das zweite aktive Gebiet außerhalb des zweiten Gates und der zweiten Abstandshalter, Entfernen der vierten Maskenschicht und Anwenden eines Hochtemperaturausheizprozesses, um die implantierten Dotierstoffe weiter in das Material zu treiben und zu aktivieren.
  • Vorzugsweise stellt das implantieren der stark dotierten Source- und Drain-Gebiete der zweiten Leitfähigkeitsart die gesamte Dotierung für das erste Gate bereit, und das Implantieren der stark dotierten Source- und Drain-Gebiete der ersten Leitfähigkeitsart stellt die gesamte Dotierung für das zweite Gate bereit. Ferner ist es vorteilhaft, dass das Gatematerial Polysilizium ist, dass die Maskierungsschichten Photolack sind, dass die erste Leitfähigkeitsart eine p-Leitfähigkeitsart und die zweite Leitfähigkeitsart eine n-Leitfähigkeitsart ist.
  • Diese und weitere Aufgaben, Merkmale und Vorteile dieser Erfindung werden im Folgenden beschrieben und gehen deutlicher aus dem Studium der detaillierten Beschreibung der bevorzugten Ausführungsformen hervor.
  • Kurze Beschreibung der Zeichnungen
  • Die folgende detaillierte Beschreibung der bevorzugten Ausführungsformen lässt sich am besten verstehen, wenn diese in Verbindung mit den folgenden Zeichnungen studiert wird, in denen:
  • 1a bis 1l Querschnittsansichten aufeinanderfolgender Prozessschritte zeigen, um n-Kanal- und p-Kanalbauelemente mit einer reduzierten Anzahl an Maskierungsschritten gemäß einer Ausführungsform der Erfindung herzustellen.
  • Art bzw. Arten zum Ausführen der Erfindung
  • In den Zeichnungen sind dargestellte Elemente nicht notwendigerweise maßstabsgetreu dargestellt und gleiche oder ähnliche Elemente werden durchwegs in den diversen Ansichten mit den gleichen Bezugszeichen belegt.
  • 1a bis 1l zeigen Querschnittsansichten aufeinanderfolgender Prozessschritte zum Herstellen von n-Kanalbauelementen und p-Kanalbauelement mit weniger Maskierungsschritten gemäß einer Ausführungsform der Erfindung. In 1a wird ein Siliziumsubstrat 102 bereitgestellt, das für die Herstellung integrierter Schaltungen geeignet ist. Das Substrat 102 enthält eine p-Epitaxie-Oberflächenschicht, die auf einer p+-Basisschicht (nicht gezeigt) aufgebracht ist. Das Substrat 102 enthält ein Grabenoxid 104, das die dielektrische Trennung zwischen dem p-NMOS-Gebiet 106 und dem n-PMOS-Gebiet 108 in der Epitaxieoberflächenschicht bereitstellt. Das NMOS-Gebiet 106 besitzt eine Borbasiskonzentration in der Größenordnung von 1 × 1015 Atomen/cm3, eine <100> Orientierung und einen Widerstand von 12 Ohm·cm. Das PMOS-Gebiet 108 besitzt eine Arsenbasiskonzentration in einer Größenordnung von 1 × 1015 Atomen/cm3, eine <100> Orientierung und einen Widerstand von 12 Ohm·cm. Eine ganzflächige Schicht aus Gateoxid 110, die aus Siliziumdioxid (SiO2) aufgebaut ist, ist auf der Oberseite des Substrats 102 unter Anwendung eines Aufwachsprozesses bei einer Temperatur von 700 bis 1000 Grad C in einer O2-enthaltenden Umgebung gebildet. Das Gateoxid 110 besitzt eine Dicke im Bereich von 3 bis 10 nm. Danach wird eine ganzflächige Schicht aus undotiertem Polysilizium 112 durch chemische Dampfabscheidung bei geringem Druck auf der Oberfläche des Gateoxids 110 abgeschieden. Das Polysilizium 112 besitzt eine Dicke von 200 nm.
  • In 1b wird eine Photolackschicht 114 auf dem Polysilizium 112 aufgebracht. Ein Photolithographiesystem, etwa ein optisches Bildwiederholungsprojektionssystem, das eine Lichtstrahlung im tiefen Ultraviolettbereich aus einer Quecksilberdampflampe erzeugt, wird betrieben unter Verwendung eines ersten Retikels, um die Photolackschicht 114 mit einem ersten Bildmuster zu belichten. Danach werden die belichteten Bereiche der Photolackschicht 114 entfernt, und die Photolackschicht 114 enthält Öffnungen über ausgewählten Bereichen des NMOS-Gebiets 106 und des PMOS-Gebiets 108.
  • In 1c wird ein anisotroper Trockenätzprozess angewendet, wobei die Photolackschicht 114 als eine Ätzmaske verwendet wird. Die Photolackschicht 114 schützt die darunter liegenden Gebiete des Polysiliziums 112 und die Ätzung entfernt die Gebiete des Polysiliziums 112 unter den Öffnungen in der Photolackschicht 114. Die Ätzung ist äußerst selektiv für Polysilizium 112 in Bezug auf das Gateoxid 110, so dass lediglich eine vernachlässigbare Menge des Gateoxids 110 abgetragen wird und das Substrat 102 unbeeinflusst bleibt. Durch die Ätzung wird ein erstes Gate 112a aus dem Polysilizium 112 über dem NMOS-Gebiet 106 geschaffen, und ferner wird ein zweites Gate 112b aus dem Polysilizium 112 über dem PMOS-Gebiet 108 hergestellt. Das erste Gate 112a enthält gegenüberliegende vertikale Kanten bzw. Ränder, die durch eine Länge von 350 nm beabstandet sind, und das zweite Gate 112b weist gegenüberliegende Kanten auf, die durch eine Länge von 350 nm beabstandet sind.
  • In 1d werden leicht dotierte Source- und Drain-Gebiete in das NMOS-Gebiet 106 und das PMOS-Gebiet 108 implantiert, wobei die Struktur einem Ionenimplantationsprozess mit Phosphor unterzogen wird, wie dies durch die Pfeile 116 angezeigt ist, wobei eine Dosis im Bereich von 1 × 1013 bis 2,5 × 1014 Atome/cm2 und eine Energie im Bereich von 6 bis 80 Kiloelektronenvolt eingesetzt wird und die Photolackschicht 114 als eine Implantationsmaske für das erste Gate 112a und das zweite Gate 112b verwendet wird. Als Folge davon werden leicht dotierte Source/Drain-Gebiete 120 und 122 in das NMOS-Gebiet 106 implantiert und sind selbstjustiert zu dem gegenüberliegenden vertikalen Kanten des ersten Gates 112a und es werden leicht dotierte Source/Drain-Gebiete 124 und 126 in das PMOS-Gebiete 108 implantiert und diese sind selbstjustiert zu den gegenüberliegenden vertikalen Kanten des zweiten Gates 112b. Die leicht dotierten Source/Drain-Gebiete 120, 122, 124 und 126 sind n– dotiert mit einer Phosphorkonzentration im Bereich von ungefähr 1 × 1017 bis 5 × 1017 Atomen/cm3 und besitzen eine Tiefe im Bereich von 10 bis 150 nm.
  • In 1e wird eine Photolackschicht 130 über dem NMOS-Gebiet 106 und dem PMOS-Gebiet 108 abgeschieden. Das photolithographische System wird mit einem zweiten Retikel betrieben, um die Photolackschicht 130 mit einem zweiten Bildmuster zu belichten. Danach werden die belichteten Bereiche der Photolackschicht 130 entfernt, und die Photolackschicht 130 bedeckt das gesamte NMOS-Gebiet 106 und enthält eine Öffnung über dem gesamten PMOS-Gebiet 108.
  • Wichtig ist, dass die Photolackschicht 114 im Wesentlichen durch das Abscheiden und Strukturieren der Photolackschicht 130 unbeeinflusst bleibt. Die Photolackschicht 114 wurde zuvor einem der Belichtung nachgeordneten Ausbackprozess bei einer erhöhten Temperatur unterzogen, wie dies konventioneller Weise der Fall ist, nachdem der Entwickler die belichteten Bereiche der Photolackschicht 114 entfernt hat, und bevor der anisotrope Trockenätzprozess des Polysiliziums 112 durchgeführt wird. Der nachgeordnet Ausbackprozess entfernt Reste von Lösungsmitteln von der Photolackschicht 114, um die Haftung zu verbessern, und um den Ätzwiderstand der Photolackschicht 114 zu erhöhen. Wenn daher das zweite Bildmuster in die Photolackschicht 130 übertragen ist, ist die Photolackschicht 114 nicht mehr in der Lage, eine photochemische Transformation zu durchlaufen, so dass diese von einem nachfolgenden Entwickler lösbar wäre.
  • In 1f werden leicht dotierte Source- und Drain-Gebiete in das PMOS-Gebiet 108 implantiert, wobei die Struktur einem Ionenimplantationsprozess mit Bor, wie dies durch die Pfeile 132 angezeigt ist, bei einer Dosis von ungefähr 2 × 1013 bis 5 × 1014 Atomen/cm2 und einer Energie im Bereich von 2 bis 27 Kiloelektronenvolt unterzogen wird, wobei die Photolackschicht 114 als eine Implantationsmaske für das zweite Gate 112b und die Photolackschicht 130 als eine Implantationsmaske für das NMOS-Gebiet 106 verwendet werden. Als Folge davon werden leicht dotierte Source/Drain-Gebiete 134 und 136 in das PMOS-Gebiet 108 implantiert, und diese sind selbstjustiert zu dem gegenüberliegenden vertikalen Kanten des zweiten Gates 112b und führen zu einer Gegendotierung für die leicht dotierten Source/Drain-Gebiete 124 und 126. Die leicht dotierten Source/Drain-Gebiete 124 und 126 sind p– dotiert mit einer Borkonzentration im Bereich von 2 × 1017 bis 1 × 1018 Atome/cm3 und besitzen eine Tiefe im Bereich von 10 bis 150 nm.
  • Das Bor, das durch die Pfeile 132 bezeichnet ist, wird mit einer Dosis eingebracht, die ungefähr zwei Mal so hoch ist wie die des Phosphors, wie dies durch die Pfeile 116 angezeigt ist, um sicherzustellen, dass die leicht dotierten Source/Drain-Gebiete 134 und 136 eine Borkonzentration aufweisen, die ungefähr zwei Mal so hoch ist wie die Konzentration des Phosphors in den leicht dotierten Source/Drain-Gebieten 124 und 126. Da ferner das Atomgewicht von Bor (10,81) ungefähr ein Drittel des Gewichts des Phosphors (30,97) ist, wird Bor, wie dies durch die Pfeile 132 gezeigt ist, mit einer Energie implantiert, die ungefähr ein Drittel der Energie des Phosphors ist, wie dies durch die Pfeile 116 angegeben ist. Auf diese Weise werden die leicht dotierten Source/Drain-Gebiete 134 und 136 ungefähr in die gleiche Tiefe eingebracht und neutralisieren die leicht dotierten Source/Drain-Gebiete 124 und 126.
  • Vorteilhafterweise werden die Source/Drain-Gebiete 120, 122, 134 und 136 mittels eines einzelnen Maskierungsschrittes bereitgestellt. Ferner wird weder das Gate 112a noch das Gate 112b mit zwei Dotiermitteln, d. h. dem n-Dotiermittel und dem p-Dotiermittel, dotiert. Vielmehr bleiben die Gates 112a und 112b bislang undotiert.
  • In 1g werden die Photolackschichten 114 und 130 entfernt, und es wird eine Siliziumnitrid-(Si3N4)Schicht mit einer Dicke von 250 nm konform über den freiliegenden Oberflächen mittels plasmaunterstützer CVD bei einer Temperatur im Bereich von 300 bis 450 Grad C abgeschieden. Danach wird die Siliziumnitridschicht einem anisotropen reaktiven Ionenätzprozess (RIE) unterzogen, wodurch Seitenwandabstandshalter 140 über dem NMOS-Gebiet 106 und benachbart zu den gegenüberliegenden vertikalen Kanten des ersten Gates 112a, und Seitenwandabstandshalter 142 über dem PMOS-Gebiet 108 und benachbart zu den gegenüberliegenden vertikalen Kanten des zweiten Gates 112b gebildet werden. Die Abstandshalter 140 bedecken Bereiche der leicht dotierten Source/Drain-Gebiete 120 und 122 benachbart zu dem ersten Gate 112a, und die Abstandshalter 142 bedecken Bereiche der leicht dotierten Source/Drain-Gebiete 134 und 136 benachbart zu dem zweiten Gate 112b.
  • In 1h wird eine Photolackschicht 144 über dem NMOS-Gebiet 106 und dem PMOS-Gebiet 108 abgeschieden. Das photolithographische System wird unter Verwendung eines dritten Retikels betrieben, um die Photolackschicht 144 mit einem dritten Bildmuster zu belichten. Danach werden die belichteten Bereiche der Photolackschicht 144 entfernt, und die Photolackschicht 144 bedeckt das gesamte PMOS-Gebiet 108 und enthält eine Öffnung über dem gesamten NMOS-Gebiet 106.
  • In 1i werden stark dotierte Source/Drain-Gebiete in das NMOS-Gebiet 106 implantiert, indem die Struktur einem Ionenimplantationsprozess mit Arsen, wie dies durch die Pfeile 146 gezeigt ist, bei einer Dosis im Bereich von 1 × 1015 bis 5 × 1015 Atomen/cm2 und einer Energie im Bereich von 6 bis 80 Kiloelektronenvolt unterzogen wird, wobei das erste Gate 112a und die Abstandshalter 140 und die Photolackschicht 144 als eine Implantationsmaske dienen. Als Folge davon werden stark dotierte Source/Drain-Gebiete 150 und 152 in dem NMOS-Gebiet 106 implantiert und diese sind selbstjustiert zu den äußeren Kanten der Abstandshalter 140. Die stark dotierten Source/Drain-Gebiete 150 und 152 sind n+ dotiert mit einer Arsenkonzentration im Bereich von ungefähr 1 × 1018 bis 1 × 1020 Atome/cm3 und besitzen eine Tiefe im Bereich von 10 bis 150 nm. Vorzugsweise ist die Tiefe der stark dotierten Source/Drain-Gebiete 150 und 152 größer als jene der leicht dotierten Source/Drain-Gebiete 120 und 122. Ferner ergibt das durch die Pfeile 146 gekennzeichnete Arsen die gesamte Dotierung für das erste Gate 112a.
  • In 1j wird die Photolackschicht 144 entfernt, und eine Photolackschicht 154 wird über dem NMOS-Gebiet 106 und dem PMOS-Gebiet 108 gebildet. Das photolithographische System wird unter Verwendung des zweiten Retikels betrieben, um die Photolackschicht 154 mit dem zweiten Bildmuster zu belichten. Danach wird die Photolackschicht 154 entwickelt und die belichteten Bereiche der Photolackschicht 154 werden entfernt, so dass die Photolackschicht 154 das gesamte NMOS-Gebiet 106 abdeckt und eine Öffnung über dem gesamten PMOS-Gebiet 108 aufweist.
  • In 1k werden stark dotierte Source/Drain-Gebiete in das PMOS-Gebiet 108 implantiert, indem die Struktur einem Ionenimplantationsprozess mit Bor unterzogen wird, wie dies durch die Pfeile 156 angegeben ist, wobei eine Dosis im Bereich von 1 × 1015 bis 5 × 1015 Atomen/cm2 und eine Energie im Bereich von 2 bis 27 Kiolelektronenvolt eingesetzt wird, und wobei das zweite Gate 112b und die Abstandshalter 142 und die Photolackschicht 154 als eine Implantationsmaske dienen. Als Ergebnis werden stark dotierte Source/Drain-Gebiete 160 und 162 in das PMOS-Gebiet 108 implantiert und diese sind selbstjustiert zu den äußeren Kanten der Abstandshalter 142. Die stark dotierten Source/Drain-Gebiete 160 und 162 sind p+ dotiert mit einer Borkonzentration im Bereich von ungefähr 1 × 1018 bis 1 × 1020 Atome/cm3 und einer Tiefe im Bereich von 10 bis 150 nm. Vorzugsweise ist die Tiefe der stark dotierten Source/Drain-Gebiete 160 und 162 größer als jene der leicht dotierten Source/Drain-Gebiete 134 und 136. Ferner stellt das durch die Pfeife 156 gekennzeichnete Bor die gesamte Dotierung für das zweite Gate 112b bereit.
  • In 1l ist die Photolackschicht 154 entfernt, und das Bauelement wird ausgeheizt, um Kristallschäden zu beheben und um die implantierten Dotierstoffe einzutreiben und zu aktivieren, wobei ein schneller thermischer Ausheizprozess in der Größenordnung von 950 bis 1050 Grad C für 10 bis 30 Sekunden lang angewendet werden kann. Gebiete 120 und 150 bilden ein Source und Gebiete 122 und 152 bilden ein Drain für ein NMOS-Bauelement in dem NMOS-Gebiet 106. In gleicher Weise bilden Gebiete 130 und 160 ein Source und die Gebiete 136 und 162 bilden ein Drain für ein PMOS-Bauelement in dem PMOS-Gebiet 108. Da die Dotierstoffe sowohl vertikal als auch lateral diffundieren, erstrecken sich die stark dotierten Gebiete 150 und 152 teilweise unter die Abstandshalter 140 und die stark dotierten Gebiete 160 und 162 erstrecken sich zum Teil unter die Abstandshalter 142. In ähnlicher Weise erstrecken sich die leicht dotierten Gebiete 120 und 122 geringfügig unter das erste Gate 112a und die leicht dotierten Gebiete 134 und 136 erstrecken sich geringfügig unter das zweite Gate 112b.
  • Weitere Bearbeitungsschritte bei der Herstellung von IGFET's können typischerweise das Bilden von Silizidkontakten auf den Gates, den Source-Gebieten und den Drain-Gebieten, das Bilden einer dicken Oxidschicht über den aktiven Gebieten, das Bilden von Kontaktfenstern in der Oxidschicht zur Freilegung der Silizidkontakte, das Bilden von einer Verbindungsmetallisierung in den Kontaktfenstern und das Bilden einer Passivierungsschicht über der Metallisierung beinhalten. Ferner können frühere oder nachfolgende Hochtemperaturprozessschritte ausgeführt werden, um den Ausheizprozess zu ergänzen oder zu ersetzen, um die gewünschte Ausheizung, Aktivierung und Formgebung bereitzustellen. Diese weitere Prozessschritte sind konventioneller Natur und müssen hierin nicht beschrieben werden. In ähnlicher Weise können grundsätzliche Prozessschritte, wie sie hierin offenbart sind, mit anderen Schritten kombiniert werden, die dem Fachmann bekannt sind.
  • Bei Bedarf können die Gates 112a und 112b elektrisch verbunden werden, so dass das CMOS-Bauelement in dem NMOS-Gebiet 106 und das PMOS-Bauelement in dem PMOS-Gebiet 108 eine CMOS-Inverterschaltung bilden.
  • Es sollen einige Vorteile genannt werden. Da das erste Gate 112a nur mit Arsen dotiert ist und das zweite Gate 112b nur mit Bor dotiert ist, ist keines der Gates mit beiden Dotiermitteln, d. h. dem n-Dotiermittel und dem p-Dotiermittel, dotiert. Obwohl ferner die leicht dotierten Source/Drain-Gebiete 120 und 122 mit Phosphor dotiert sind, enthält das erste Gate 112a Arsen (das nur in geringer Weise diffundiert) ohne Phosphor (das schneller diffundiert), und Arsen besitzt eine geringere Wahrscheinlichkeit als Phosphor, um aus dem Gate 112a durch das Gateoxid 110 in das Kanalgebiet des NMOS-Gebiets 106 während der Hochtemperaturbearbeitung zu diffundieren.
  • Die vorliegende Erfindung besitzt zahlreiche Variationen im Hinblick auf die zuvor beschriebene Ausführungsform. Das Gate kann aus diversen leitfähigen Materialien hergestellt sein, der Gateisolator und die Abstandshalter können aus diversen Dielektrika gebildet werden, und die NMOS- und PMOS-Gebiete können unter Anwendung diverser Verfahren, etwa einer LOCOS-Oxidation getrennt werden. Die Photolackschichten können zur Strukturierung anderer Maskenschichten als die Ätzmaske und/oder die Implantionsmaske eingesetzt werden. Beispielsweise kann die erste Photolackschicht eine Siliziumdioxidschicht als die erste Maskenschicht und die zweite Photolackschicht kann eine Siliziumnitridschicht als die zweite Maskenschicht strukturieren. Die LDD's sind nicht wesentlich. Beispielsweise kann die gesamte Source-Drain-Dotierung für das NMOS- und PMOS-Bauelement durch die ersten zwei Source/Drain-Implantationen bereitgestellt werden, obwohl in diesem Falle die Polysiliziumgates vor der Implantierung der Source/Drain-Gebiete dotiert werden müssen. Die Leitfähigkeiten der aktiven Gebiete und der implantierten Dotierstoffe kann vertauscht werden. Zu geeigneten n-Dotiermitteln gehören Arsen und Phosphor; zu geeigneten p-Dotiermitteln gehören Bor, B10, Bor B11 und BFx-Sorten, etwa BF2.
  • Die Erfindung ist insbesondere zur Herstellung von n-Kanal-MOSFET's, p-Kanal-MOSFET's und anderer Arten von IGFET's geeignet, insbesondere für Mikroprozessoren mit hoher Leistungsfähigkeit, in denen eine hohe Schaltungsdichte wesentlich ist. Obwohl ein einzelnes Paar aus n-Kanal- und p-Kanal-Bauelementen zum Zwecke der Darstellung gezeigt wurde, ist es selbstverständlich, dass in der tatsächlichen Anwendung viele Bauelemente auf einer einzelnen Halbleiterscheibe hergestellt werden, wie dies im Stand der Technik typischerweise praktiziert wird. Daher ist die Erfindung zur Verwendung mit einem integrierten Schaltungschip sehr gut geeignet, und kann auch in elektronischen Systemen mit einem Mikroprozessor, einem Speicher und einem Systembus eingesetzt werden.

Claims (23)

  1. Verfahren zur Herstellung von N-Kanalbauelementen und P-Kanalbauelementen mit den Schritten: Bereitstellen eines Halbleitersubstrats (102) mit einem ersten aktiven Gebiet (106) einer ersten Leitfähigkeitsart und einem zweiten aktiven Gebiet (108) einer zweiten Leitfähigkeitsart; Bilden eines Gatematerials (112) über dem ersten und dem zweiten aktiven Gebiet; Bilden einer ersten Maskenschicht (114) über dem Gatematerials (112); Ätzen des Gatematerials (112) unter Anwendung der ersten Maskenschicht (114) als eine Ätzmaske, um ein erstes Gate (112a) über dem ersten aktiven Gebiet (106) und ein zweites Gate (112b) über dem zweiten aktiven Gebiet (108) zu bilden; Implantieren eines Dotierstoffes mit der zweiten Leitfähigkeitsart in das erste (106) und das zweite (108) aktive Gebiet unter Anwendung der ersten Maskenschicht (114) als eine Implantationsmaske; Bilden einer zweiten Maskenschicht (130), die das erste aktive Gebiet (106) bedeckt und eine Öffnung über dem zweiten aktiven Gebiet (108) aufweist; und Implantieren eines Dotierstoffes der ersten Leitfähigkeitsart in das zweite aktive Gebiet (108) unter Anwendung der ersten (114) und der zweiten (130) Maskenschicht als eine Implantationsmaske.
  2. Verfahren nach Anspruch 1, wobei: die erste Maskenschicht (114) ein Implantieren des Dotierstoffes der zweiten Leitfähigkeitsart in das erste (112a) und das zweite (112b) Gate verhindert; die erste Maskenschicht (114) das Implantieren des Dotierstoffes der ersten Leitfähigkeitsart in das zweite Gate (112b) verhindert; und die zweite Maskenschicht (130) das Implantieren des Dotierstoffes der ersten Leitfähigkeitsart in das erste Gate (112a) verhindert.
  3. Verfahren nach Anspruch 1 oder 2, wobei Implantieren des Dotierstoffes der ersten Leitfähigkeitsart den Dotierstoff der zweiten Leitfähigkeitsart in dem zweiten aktiven Gebiet (108) gegendotiert.
  4. Verfahren nach Anspruch 1, 2 oder 3, wobei die erste Leitfähigkeitsart eine P-Leitfähigkeitsart und die zweite Leitfähigkeitsart eine N-Leitfähigkeitsart ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei Ätzen des Gatematerials (112) Anwenden eines anisotropen Ätzens durch Öffnungen in der ersten Maskenschicht (114) umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5 mit: Entfernen der ersten (114) und der zweiten (130) Maskenschicht; Bilden von ersten Abstandshaltern (140) benachbart zu zwei gegenüberliegenden Rändern des ersten Gates (112a) und von zweiten Abstandshaltern (142) benachbart zu gegenüberliegenden Rändern des zweiten Gates (112b); Bilden einer dritten Maskenschicht (144), die das zweite aktive Gebiet (108) abdeckt und eine Öffnung über dem ersten aktiven Gebiet (106) aufweist; Implantieren eines Dotierstoffes der zweiten Leitfähigkeitsart in das erste aktive Gebiet (106) unter Anwendung des ersten Gates (112a) und der ersten Abstandshalter (140) und der dritten Maskenschicht (146) als eine Implantationsmaske; Entfernen der dritten Maskenschicht (146); Bilden einer vierten Maskenschicht (154), die das erste aktive Gebiet (106) abdeckt und eine Öffnung über dem zweiten aktiven Gebiet (108) aufweist; und Implantieren eines Dotierstoffes der ersten Leitfähigkeitsart in das zweite aktive Gebiet (108) unter Anwendung des zweiten Gates (112b) und der zweiten Abstandshalter (142) und der vierten Maskenschicht (154) als eine Implantationsmaske.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die erste (114) und die zweite (130) Maskenschicht Photolackschichten sind und das Gatematerial (112) Polysilizium ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das N-Kanalbauelement und das P-Kanalbauelement benachbart zu einem Isolationsgebiet (104) in dem Substrat (102) angeordnet sind.
  9. Verfahren nach Anspruch 1, wobei: der Schritt des Bereitstellens eines Halbleitersubstrats umfasst: Bereitstellen eines Halbleitersubstrats (102) mit einem ersten (106) und einem zweiten (108) aktiven Gebiet benachbart zu einem Isolationsgebiet (104), wobei das erste aktive Gebiet (106) eine erste Leitfähigkeitsart aufweist und wobei das zweite Gebiet (108) eine zweite Leitfähigkeitsart aufweist; der Schritt des Bildens eines Gatematerials umfasst: Bilden eines Gateisolators (110) auf dem ersten (106) und auf dem zweiten (108) aktiven Gebiet; und Bilden einer Polysiliziumschicht auf dem Gateisolator; der Schritt des Bildens einer ersten Maskenschicht umfasst: Bilden einer ersten Photolackschicht (114) über der Polysiliziumschicht (112), wobei die erste Photolackschicht (114) Öffnungen über Bereichen des ersten (106) und des zweiten (108) aktiven Gebiets aufweist; der Schritt des Ätzens umfasst: Ätzen der Polysiliziumschicht (112) unter Anwendung der ersten Photolackschicht (114) als eine Ätzmaske, um ein erstes Gate (112a) über dem ersten aktiven Gebiet und ein zweites Gate (112b) über dem zweiten aktiven Gebiet (108) zu bilden; der Schritt des Implantierens eines Dotierstoffes der zweiten Leitfähigkeitsart umfasst: Implantieren von Source- und Draingebieten der zweiten Leitfähigkeitsart in das erste aktive Gebiet (106) außerhalb des ersten Gates (112a), und in das zweite aktive Gebiet (108) außerhalb des zweiten Gates (112b) unter Anwendung der ersten Photolackschicht (114) als eine Implantationsmaske für das erste und das zweite Gate; der Schritt des Bildens einer zweiten Maskenschicht umfasst: Bilden einer zweiten Photolackschicht (130) über dem Substrat (102), wobei die zweite Photolackschicht (130) das erste aktive Gebiet (106) abdeckt und eine Öffnung über dem zweiten aktiven Gebiet (108) aufweist; und der Schritt des Implantierens eines Dotierstoffes der ersten Leitfähigkeitsart umfasst: Implantieren von Source- und Drain-Gebieten der ersten Leitfähigkeitsart in das zweite aktive Gebiet (108) außerhalb des zweiten Gates (112b) unter Anwendung der ersten Photolackschicht (114) als eine Implantationsmaske für das zweite Gate (112b) und der zweiten Photolackschicht (130) als eine Implantationsmaske für das erste aktive Gebiet (106), wobei die Source- und Draingebiete der ersten Leitfähigkeitsart die Source- und Draingebiete der zweiten Leitfähigkeitsart in dem zweiten aktiven Gebiet (108) außerhalb des zweiten Gates (112) gegendotieren.
  10. Verfahren nach Anspruch 9, wobei die Source- und Draingebiete der ersten Leitfähigkeitsart leicht dotierte Gebiete sind, und wobei die Source- und Draingebiete der zweiten Leitfähigkeitsart leicht dotierte Gebiete sind.
  11. Verfahren nach Anspruch 10, mit: Bilden von ersten Abstandshaltern (140) benachbart zu gegenüberliegenden Rändern des ersten Gates (112a) und von zweiten Abstandshaltern (142) benachbart zu gegenüberliegenden Rändern des zweiten Gates (112b) nach dem Implantieren der leicht dotierten Source- und Draingebiete der ersten Leitfähigkeitsart; Implantieren stark dotierter Source- und Draingebiete der zweiten Leitfähigkeitsart in das erste aktive Gebiet (106) außerhalb des ersten Gates (112a) und der ersten Abstandshalter (140); und Implantieren stark dotierter Souce- und Draingebiete der ersten Leitfähigkeitsart in das zweite aktive Gebiet (108) außerhalb des zweiten Gates (112b) und der zweiten Abstandshalter (142).
  12. Verfahren nach Anspruch 11, wobei: Implantieren der stark dotierten Source- und Draingebiete der zweiten Leitfähigkeitsart eine Anfangsdotierung für das erste Gate (112a) liefert; und Implantieren der stark dotierten Source- und Draingebiete der ersten Leitfähigkeitsart eine Anfangsdotierung für das zweite Gate (112b) liefert.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei das erste Gate (112a) keinen Dotierstoff der ersten Leitfähigkeitsart aufweist und das zweite Gate (112b) keinen Dotierstoff der zweiten Leitfähigkeitsart aufweist.
  14. Verfahren nach einem der Ansprüche 9 bis 13, wobei das erste (112a) und das zweite (112b) Gate elektrisch miteinander verbunden sind.
  15. Verfahren nach einem der Ansprüche 9 bis 14, wobei das N-Kanalbauelement und das P-Kanalbauelement eine Inverterschaltung bilden.
  16. Verfahren nach einem der Ansprüche 9 bis 15, wobei die erste Leitfähigkeitsart eine N-Leitfähigkeitsart ist und die zweite Leitfähigkeitsart eine P-Leitfähigkeitsart ist.
  17. Verfahren nach einem Ansprüche 9 bis 15, wobei die erste Leitfähigkeitsart eine P-Leitfähigkeitsart ist und die zweite Leitfähigkeitsart eine N-Leitfähigkeitsart ist.
  18. Verfahren zur Herstellung des N-Kanalbauelements und eines P-Kanalbauelements, wobei das Verfahren das Verfahren nach Anspruch 1 umfasst und ferner die folgenden Schritte in der folgenden Reihenfolge umfasst: Bereitstellen des Halbleitersubstrats (102) mit dem ersten (106) und dem zweiten (108) aktiven Gebiet benachbart zu einer Oberseitenfläche des Substrats (102) und einem Isolationsgebiet (104) in dem Substrat, wobei das erste aktive Gebiet (106) die erste Leitfähigkeitsart aufweist und das zweite aktive Gebiet (108) die zweite Leitfähigkeitsart aufweist; Bilden eines Gateoxids (110) auf dem ersten (106) und auf dem zweiten (108) aktiven Gebiet; Bilden einer Polysiliziumschicht (112) auf dem Gateoxid (110); Bilden einer ersten Photolackschicht (114) als eine erste Maskenschicht über der Polysiliziumschicht (112), wobei die erste Photolackschicht (114) Öffnungen über Bereichen des ersten (106) und des zweiten (108) aktiven Gebiets aufweist; Ätzen der Polysiliziumschicht (112) durch die Öffnungen in der ersten Photolackschicht (114) unter Anwendung der ersten Photolackschicht als eine Ätzmaske, um das erste Gate (112a) über dem ersten aktiven Gebiet (106) und das zweite Gate (112b) über dem zweiten Gebiet (108) zu bilden; Implantieren leicht dotierter Source- und Drain-Gebiete der zweiten Leitfähigkeitsart in das erste aktive Gebiet (106) außerhalb des ersten Gates (112a) und in das zweite aktive Gebiet (108) außerhalb des zweiten Gates (112b) unter Anwendung der ersten Photolackschicht (114) als eine Implantationsmaske für das erste (112a) und das zweite (112b) Gate; Bilden einer zweiten Photolackschicht (130) als die zweite Maskenschicht über dem Substrat (102), wobei die zweite Photolackschicht (130) das erste aktive Gebiet (106) abdeckt und eine Öffnung über dem zweiten aktiven Gebiet (108) aufweist; Implantieren leicht dotierter Souce- und Draingebiete der ersten Leitfähigkeitsart in das zweite aktive Gebiet (108) außerhalb des zweiten Gates (112b) unter Anwendung der ersten Photolackschicht (114) als eine Implantationsmaske für das zweite Gate (112b) und der zweiten Photolackschicht (130) als eine Implantationsmaske für das erste aktive Gebiet (106), wobei die leicht dotierten Source- und Draingebiete der ersten Leitfähigkeitsart die leicht dotierten Source- und Draingebiete der zweiten Leitfähigkeitsart in dem zweiten aktiven Gebiet außerhalb des zweiten Gates (112b) gegendotieren; Entfernen der ersten (114) und der zweiten (130) Photolackschicht; Abscheiden eines Abstandsmaterials über dem Substrat (102); anisotropes Ätzens des Abstandsmaterials, um erste Abstandshalter (140) benachbart zu gegenüberliegenden Seitenwänden des ersten Gates (112a) und zweite Abstandshalter (142) benachbart zu gegenüberliegenden Seitenwänden des zweiten Gates (112b) zu bilden; Bilden einer dritten Photolackschicht (146) über dem Substrat (102), wobei die dritte Photolackschicht (146) das zweite aktive Gebiet (108) abdeckt und eine Öffnung über dem ersten aktiven Gebiet (106) aufweist; Implantieren stark dotierter Source- und Draingebiete der zweiten Leitfähigkeitsart in das erste aktive Gebiet (106) außerhalb des ersten Gates (112a) und der ersten Abstandshalter (140) unter Anwendung der dritten Photolackschicht (146) als eine Implantationsmaske für das zweite aktive Gebiet (108); Entfernen der dritten Photolackschicht (146); Bilden einer vierten Photolackschicht (154) über dem Substrat (102), wobei die vierte Photolackschicht (154) das erste aktive Gebiet (106) abdeckt und eine Öffnung über dem zweiten aktiven Gebiet (108) aufweist; Implantieren stark dotierter Source- und Draingebiete der ersten Leitfähigkeitsart in das zweite aktive Gebiet außerhalb des zweiten Gates (112b) und der zweiten Abstandshalter (142) unter Anwendung der vierten Photolackmaske (154) als eine Implantationsmaske für das erste aktive Gebiet (106); und Entfernen der vierten Photolackschicht (154).
  19. Verfahren nach Anspruch 18, wobei: Implantieren der stark dotierten Source- und Draingebiete der zweiten Leitfähigkeitsart die gesamte Dotierung für das erste Gate (112a) liefert; und Implantieren der stark dotierten Source- und Draingebiete der ersten Leitfähigkeitsart die gesamte Dotierung für das zweite Gate (112b) liefert.
  20. Verfahren nach Anspruch 18 oder 19, mit: Implantieren der leicht dotierten Source- und Draingebiete der zweiten Leitfähigkeitsart nur mit Phosphor; Implantieren der stark dotierten Source- und Draingebiete der zweiten Leitfähigkeitsart nur mit Arsen; und Dotieren des ersten Gates (112a) nur mit Arsen.
  21. Verfahren nach Anspruch 18, 19 oder 20 mit: Implantieren der stark dotierten Source- und Draingebiete der ersten Leitfähigkeitsart nur mit Bor oder Bordifluorid; und Dotieren des zweiten Gates (112b) nur mit Bor oder Bordifluorid.
  22. Verfahren nach einem der Ansprüche 18 bis 21, wobei: ein Source in dem ersten aktiven Gebiet (106) das leicht dotierte und stark dotierte Sourcegebiet der zweiten Leitfähigkeitsart in dem ersten aktiven Gebiet (106) enthält; ein Drain in dem ersten aktiven Gebiet (106) das leicht dotierte und stark dotierte Draingebiet der zweiten Leitfähigkeitsart in dem ersten aktiven Gebiet (106) enthält; ein Source in dem zweiten aktiven Gebiet (108) das leicht dotierte und das stark dotierte Sourcegebiet der ersten Leitfähigkeitsart in dem zweiten aktiven Gebiet (108) enthält; und ein Drain in dem zweiten aktiven Gebiet (108) das leicht dotierte und das stark dotierte Source- und Draingebiet der ersten Leitfähigkeitsart in dem zweiten aktiven Gebiet (108) enthält.
  23. Verfahren nach einem der Ansprüche 18 bis 22, wobei die erste Leitfähigkeitsart eine P-Leitfähigkeitsart ist und die zweite Leitfähigkeitsart eine N-Leitfähigkeitsart ist.
DE69835203T 1997-04-21 1998-03-19 Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten Expired - Lifetime DE69835203T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US844924 1997-04-21
US08/844,924 US6060345A (en) 1997-04-21 1997-04-21 Method of making NMOS and PMOS devices with reduced masking steps
PCT/US1998/005516 WO1998048457A1 (en) 1997-04-21 1998-03-19 Method of making nmos and pmos devices with reduced masking steps

Publications (2)

Publication Number Publication Date
DE69835203D1 DE69835203D1 (de) 2006-08-24
DE69835203T2 true DE69835203T2 (de) 2007-07-05

Family

ID=25293980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69835203T Expired - Lifetime DE69835203T2 (de) 1997-04-21 1998-03-19 Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten

Country Status (6)

Country Link
US (1) US6060345A (de)
EP (1) EP0978141B1 (de)
JP (1) JP2001524263A (de)
KR (1) KR100512029B1 (de)
DE (1) DE69835203T2 (de)
WO (1) WO1998048457A1 (de)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821852B2 (en) * 2001-02-13 2004-11-23 Micron Technology, Inc. Dual doped gates
JP2002299469A (ja) * 2001-04-04 2002-10-11 Seiko Instruments Inc 半導体装置
US6531365B2 (en) * 2001-06-22 2003-03-11 International Business Machines Corporation Anti-spacer structure for self-aligned independent gate implantation
KR100388464B1 (ko) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 반도체 메모리장치의 제조방법
US6642147B2 (en) 2001-08-23 2003-11-04 International Business Machines Corporation Method of making thermally stable planarizing films
JP2003179071A (ja) * 2001-10-25 2003-06-27 Sharp Corp Ｍｄｄおよび選択ｃｖｄシリサイドを用いて深いサブミクロンｃｍｏｓソース／ドレインを製造する方法
US6882013B2 (en) * 2002-01-31 2005-04-19 Texas Instruments Incorporated Transistor with reduced short channel effects and method
US6562713B1 (en) 2002-02-19 2003-05-13 International Business Machines Corporation Method of protecting semiconductor areas while exposing a gate
US20040152331A1 (en) * 2003-01-31 2004-08-05 Applied Materials, Inc. Process for etching polysilicon gates with good mask selectivity, critical dimension control, and cleanliness
KR100598033B1 (ko) * 2004-02-03 2006-07-07 삼성전자주식회사 반도체 소자의 듀얼 게이트 산화막 형성 방법
KR100800683B1 (ko) * 2006-08-31 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자의 형성방법
US8431972B2 (en) * 2006-12-13 2013-04-30 Infineon Technologies Ag Semiconductor ESD device and method of making same
TW200903655A (en) * 2007-07-02 2009-01-16 Promos Technologies Inc Method of fabricating high-voltage MOS having doubled-diffused drain
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
CN101866931A (zh) * 2010-05-19 2010-10-20 中国科学院微电子研究所 半导体结构及其形成方法
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
KR101195269B1 (ko) * 2011-02-15 2012-11-14 에스케이하이닉스 주식회사 낮은 컨택저항을 갖는 반도체소자의 제조방법
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8557647B2 (en) * 2011-09-09 2013-10-15 International Business Machines Corporation Method for fabricating field effect transistor devices with high-aspect ratio mask
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
EP3131549B1 (de) * 2014-07-09 2018-03-28 Pierre Fabre Medicament Verfahren zur behandlung von bewegungsstörungen mit befiradol
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825270A (ja) * 1981-08-07 1983-02-15 Mitsubishi Electric Corp 半導体装置の製造方法
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4561170A (en) * 1984-07-02 1985-12-31 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
DE3583472D1 (de) * 1984-08-28 1991-08-22 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleiteranordnung mit gateelektrode.
US4621412A (en) * 1984-09-17 1986-11-11 Sony Corporation Manufacturing a complementary MOSFET
JPS63196070A (ja) * 1987-02-10 1988-08-15 Sony Corp Ｃｍｏｓの製造方法
IT1225614B (it) * 1988-08-04 1990-11-22 Sgs Thomson Microelectronics Processo per la fabbricazione di dispositivi integrati cmos con lunghezze di gate ridotte e drain leggermente drogato
JPH0770727B2 (ja) * 1989-06-16 1995-07-31 日本電装株式会社 Ｍｉｓトランジスタ及び相補形ｍｉｓトランジスタの製造方法
US4956311A (en) * 1989-06-27 1990-09-11 National Semiconductor Corporation Double-diffused drain CMOS process using a counterdoping technique
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
US5282972A (en) * 1991-12-18 1994-02-01 Kelco Water Engineering, Inc. Method and apparatus for recycling R/O waste water
JP3055424B2 (ja) * 1994-04-28 2000-06-26 株式会社デンソー Ｍｉｓ型半導体装置の製造方法
US5457060A (en) * 1994-06-20 1995-10-10 Winbond Electronics Corporation Process for manufactuirng MOSFET having relatively shallow junction of doped region
US5512506A (en) * 1995-04-06 1996-04-30 Advanced Micro Devices, Inc. Lightly doped drain profile optimization with high energy implants
US5624863A (en) * 1995-07-17 1997-04-29 Micron Technology, Inc. Semiconductor processing method of forming complementary N-type doped and P-type doped active regions within a semiconductor substrate
US5686324A (en) * 1996-03-28 1997-11-11 Mosel Vitelic, Inc. Process for forming LDD CMOS using large-tilt-angle ion implantation
US5677224A (en) * 1996-09-03 1997-10-14 Advanced Micro Devices, Inc. Method of making asymmetrical N-channel and P-channel devices

Also Published As

Publication number Publication date
EP0978141A1 (de) 2000-02-09
DE69835203D1 (de) 2006-08-24
US6060345A (en) 2000-05-09
EP0978141B1 (de) 2006-07-12
JP2001524263A (ja) 2001-11-27
KR20010020140A (ko) 2001-03-15
KR100512029B1 (ko) 2005-09-05
WO1998048457A1 (en) 1998-10-29

Similar Documents

Publication Publication Date Title
DE69835203T2 (de) Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten
DE102011088638B3 (de) Herstellverfahren für ein Hochvoltbauelement und Hochvoltbauelement
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
EP0482232B1 (de) Verfahren zur Herstellung einer dotierten Polyzidschicht auf einem Halbleitersubstrat
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE112007002306T5 (de) Verspannter Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102008063427A1 (de) Transistor mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102005009976A1 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102006009272A1 (de) Technik zur Herstellung eines verformten Transistors durch eine späte Amorphisierung und durch zu entfernende Abstandshalter
DE102008011814A1 (de) CMOS-Bauelement mit einem NMOS-Transistor mit abgesenkten Drain- und Sourcebereichen und einem PMOS-Transistor mit einem Si/Ge-Material in den Drain- und Sourcebereichen
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102008007003B4 (de) Verfahren zum selektiven Erzeugen von Verformung in einem Transistor durch eine Verspannungsgedächtnistechnik ohne Hinzufügung weiterer Lithographieschritte
DE102018124692A1 (de) Halbleitervorrichtung mit Diodenvorrichtungen mit unterschiedlichen Barrierenhöhen und Verfahren zu deren Herstellung
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102007015504B4 (de) SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
DE10262313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE10250611B4 (de) Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
DE102004052581B4 (de) Verfahren zur Herstellung einer CMOS-Gatestruktur mit einem vordotierten Halbleitergatematerial

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,