CN101866931A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN101866931A CN101866931A CN201010181638A CN201010181638A CN101866931A CN 101866931 A CN101866931 A CN 101866931A CN 201010181638 A CN201010181638 A CN 201010181638A CN 201010181638 A CN201010181638 A CN 201010181638A CN 101866931 A CN101866931 A CN 101866931A
- Authority
- CN
- China
- Prior art keywords
- grid
- type
- conductive layer
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910004129 HfSiO Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000005641 tunneling Effects 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Abstract
本发明提出一种半导体结构和该结构的形成方法,该结构包括半导体衬底;以及形成于所述半导体衬底上的闪存器件;其中,所述闪存器件包括:形成于所述半导体衬底上的沟道区;形成于所述沟道区上的栅堆叠,其中,所述栅堆叠包括:形成于所述沟道区上第一栅介质层;形成于所述第一栅介质层上的第一导电层;形成于所述第一导电层上的第二栅介质层;形成于所述第二栅介质层上的第二导电层;高掺杂的第一导电类型区域和第二导电类型区域,分别位于所述沟道区的两侧,所述第一导电类型和第二导电类型的导电类型相反。本发明可用于Tunneling FET实现信息存储。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种TFET(Tunneling FET,隧道场效应管)的结构及其形成方法。
背景技术
随着MOSFET(Metal Oxide Semiconductor Field Effect Transistor,金属半导体氧化物场效应管)尺寸不断缩小,传统的MOSFET结构已经无法适应越来越高的要求。因此,提出了一种TFET以适应不断提高的器件开关性能的要求。
当在TFET的栅极上施加一定的开启电压时,由于量子隧穿效应,沟道区两侧的源区和漏区上的势垒变小,从而使得源区和漏区迅速导通。
随着半导体技术的发展,急需进一步减小栅极的开启电压,以满足迅速提高的电子产品的低功耗要求。
发明内容
本发明的目的旨在至少解决上述技术问题之一,特别是实现闪存器件更小的开启电压。
为达到上述目的,本发明一方面,提出了一种半导体结构,包括:半导体衬底;以及形成于所述半导体衬底上的闪存器件;其中,所述闪存器件包括:形成于所述半导体衬底上的沟道区;形成于所述沟道区上的栅堆叠,其中,所述栅堆叠包括:形成于所述沟道区上的第一栅介质层、形成于所述第一栅介质层上的第一导电层、形成于所述第一导电层上的第二栅介质层、形成于所述第二栅介质层上的第二导电层;分别位于所述沟道区的两侧的高掺杂的第一导电类型区域和第二导电类型区域,所述第一导电类型和第二导电类型的导电类型相反。
本发明另一方面,提出了一种半导体结构的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成栅堆叠,所述栅堆叠包括:形成于所述半导体衬底上的第一栅介质层、形成于所述第一栅介质层上的第一导电层、形成于所述第一导电层上的第二栅介质层、形成于所述第二栅介质层上的第二导电层;在所述半导体衬底上、所述栅堆叠的两侧进行高掺杂,分别形成第一导电类型区域和第二导电类型区域,所述第一导电类型和第二导电类型的导电类型相反。
在上述方案的基础上,优选地,第一栅介质层或第二栅介质层可以由包括Al2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、SiO2和Si3N4中的任一种或多种的组合形成。
优选地,第一导电层由包括TiN、TaN、Ti、Ta、Al、Cu、Ci、Ni或多晶Si中的任一种或多种的组合形成。
优选地,第二导电层包括高掺杂的第二导电类型的多晶Si,并且第二导电层与栅堆叠下方的沟道区的导电类型相反。
在本发明的实施例中,第一导电类型可以为p型,第二导电类型可以为n型;或者第一导电类型可以为n型,第二导电类型可以为p型。
优选地,半导体衬底上方有BOX(Buried Oxide,埋氧)层,SOI(SiliconOn Insulator,绝缘体上硅)层形成于BOX上,沟道区形成于SOI层上。
上述的第一导电类型区域和第二导电类型区域分别为该半导体结构源区和漏区,第二导电层相当于控制栅极,第一导电层相当于浮置栅极。
根据本发明实施例的半导体结构,通过在浮置栅极以及源/漏区施加适当的偏压,浮置栅极上积蓄的电荷由于势垒的急剧变小容易发生量子隧穿,从而能够在很小的电压下实现器件开关,实现低功耗的闪存器件。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,本发明的附图是示意性的,因此并没有按比例绘制。其中:
图1-7是形成本发明实施例的半导体结构的各步骤相应的结构剖面图;
图8是本发明实施例的半导体结构的剖面图;
图9是本发明实施例对应的能带结构图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
图1-7中示出了根据本发明的实施例形成半导体器件的流程中各个步骤对应的器件结构的剖面图。以下,将参照这些附图来对根据本发明实施例的各个步骤以及由此得到的半导体结构予以详细说明。
首先如图1所示,提供半导体衬底101。例如掺杂的Si衬底、Ge衬底,或其他III-V族半导体化合物形成的半导体衬底。为了更好地实现本发明的实施例的优点,优选在半导体衬底101上形成BOX 102,以及在BOX上形成SOI 103,SOI的厚度可以为5-10nm。
在SOI 103上将形成栅堆叠的位置进行轻掺杂以形成沟道区,掺杂的类型可以为p型或n型,本实施例中选择为p型。此步骤可以在栅堆叠形成之后进行。
接着,如图2所示,开始形成栅堆叠结构。具体地,首先在SOI 103上形成第一栅介质层201,例如可以是由包括Al2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、SiO2和Si3N4中的任一种或多种的组合形成的介质层,优选为Al2O3,厚度为2-5nm。然后再第一栅介质层201上形成第一导电层202,例如由包括TiN、TaN、Ti、Ta、Al、Cu、Ci、Ni或多晶Si中的任一种或多种的组合形成。接着在第一导电层202上形成第二栅介质层203,第二栅介质层203可以与第一栅介质层201所用的材料相同,如果选择Si3N4,厚度约为5-20nm,如果采用Al2O3,厚度约为5-30nm。接着在第二栅介质层203上形成第二导电层204,优选地选择多晶硅,厚度为50-100nm。
为了栅堆叠的刻蚀中保护栅堆叠中的结构,我们还在第二导电层204上形成一层氧化层300,厚度约为10nm。当然也可以采用氮化物帽层来保护刻蚀中的栅堆叠结构。
接着,采用传统的刻蚀方法刻蚀形成如图3所示的栅堆叠结构。具体的方法可以是,在图2所示的结构上涂覆光刻胶,并根据要形成的栅堆叠的形状对光刻胶进行图案化,最后根据图案化的光刻胶刻蚀,从而形成栅堆叠结构。刻蚀后的栅堆叠结构包括:第一栅介质层201’,第一导电层202’,第二栅介质层203’,第二导电层204’。在栅堆叠结构的上方还有刻蚀后形成的氧化物帽层300’。
在图3所示的栅堆叠结构中,第一导电层202’作为闪存器件的浮置栅极,第二导电层204’作为闪存器件的控制栅极,通过控制栅极上的电压变化来实现浮置栅极上电荷的擦写。
然后进行源/漏的注入,即形成第一导电类型区域和第二导电类型区域。如图4所示,首先利用光刻胶覆盖图4所示的栅极其中一侧的结构进行保护,在另一侧注入B或BF2等,从而在注入区形成p型高掺杂区,即第一导电类型区域。由于栅堆叠上的氧化物帽层300’的保护,因此,栅堆叠的内部被保护,而不会被掺杂成p型导电性能。
这时,去除保护用的光刻胶以及氧化物帽层300’。
然后,如图5所示,将p型高掺杂区用光刻胶进行保护,并在未进行掺杂的这一侧采用As或P注入,从而形成n型高掺杂区,即第二导电类型区域。由于没有氧化物帽层的保护,结果在栅堆叠顶部的第二导电层204’上,多晶硅被进行了n型掺杂,与第二导电类型的掺杂类型一样。去除用于保护的光刻胶层。
因此便形成了如图6所示的结构。在栅堆叠的两侧形成高掺杂的p型导电区(图中p+)以及高掺杂的n型导电区(图中的n+)。
需要注意的是,第二导电层204’的掺杂类型与沟道区上的轻掺杂类型相反。因此,在其它的实施例中,如果沟道区的轻掺杂类型为n型,则第二导电层204’的掺杂类型为p型。
为了将高掺杂的p型导电区和高掺杂的n型导电区进行激活,采用常规方法进行退火,从而形成源/漏区220和230。可选地,为了将栅堆叠与其他结构隔离,可在栅堆叠两侧形成侧墙400,如图7所示。可选地,为了更好的实现源/漏区和控制栅极的接触,还在源/漏区和控制栅极上形成金属硅化物接触221、231、205。金属硅化物接触的形成可以通过在源/漏区和栅极上淀积一层Ni、Co或Ti,并快速退火形成硅化物,金属硅化物有助于减小接触电阻。
至此就得到了根据本发明的一个实施例的半导体结构。如图8所示,该半导体结构包括:半导体衬底101;以及闪存器件200,形成于所述半导体衬底101上。
其中,闪存器件200包括:栅堆叠210以及高掺杂的第一导电类型区域220和第二导电类型区域230。
其中栅堆叠包括沟道区240,形成于所述半导体衬底101上,可以为第一导电类型轻掺杂或第二导电类型轻掺杂;第一栅介质层201’,形成于沟道区240上;第一导电层202’,形成于第一栅介质层201’上;第二栅介质层203’,形成于所述第一导电层202’上;第二导电层204’,形成于所述第二栅介质层203’上,第二导电层204’的掺杂类型与沟道区204相反。
其中,高掺杂的第一导电类型区域202’和第二导电类型区域204’,分别位于沟道区240的两侧,第一导电类型和第二导电类型的导电类型相反,它们作为闪存器件的源/漏区。
优选地,第一栅介质层201’或第二栅介质层203’可以由包括Al2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrrO、SiO2和Si3N4中的任一种或多种的组合形成。
优选地,第一导电层202’可以由包括TiN、TaN、Ti、Ta、Al、Cu、Ci、Ni或多晶Si中的任一种或多种的组合形成,第二导电层204’可以包括高掺杂的第二导电类型的多晶Si。
在本发明的实施例中,第一导电类型可以为p型,第二导电类型可以为n型,则根据本发明实施例得到的半导体结构可以参考图7所示的结构。此外,第一导电类型可以为n型,第二导电类型也可以为p型。
优选地,半导体衬底101上方有BOX层102,BOX层上有SOI层103,沟道区240形成于SOI层上。
根据本发明一个实施例,参照图7在源/漏区220、230上还形成有金属硅化物接触221和231,在栅堆叠上形成有金属硅化物205。
本发明的实施例是以量子隧穿原理为理论基础。以下说明的前提基于:如图7所示的结构中,左侧为p+区,中间的沟道区为p-区,右侧为n+区(这里的p+和n+分别为高掺杂p区和n区,p-为轻掺杂的p区)。如图9所示为从左侧的p-沟道区到右侧的n+区对应的能带结构图。对于普通的TFET,未加栅极偏置时,沟道区及两侧的能带结构参考(a),其中,Ecp为左侧的p-结的导带,Evp表示p-结的价带,Ecn表示n+结的导带,Evn表示n+结的价带;Efp表示p-结的费米能级,Efn表示n+结的费米能级。如果在栅极上施加一定的负电压,由于量子隧穿效应,电子将穿过变小的势垒而形成隧穿电流。在本发明的实施例中,将TFET与闪存器件结合,浮置栅极202’中俘获了大量的负电子,从而导致Ecp和Evp进一步增大,势垒变得更小,更有利于电子发生跃迁。因此本发明的实施例能够实现更小的开启电压。本发明实施例中隧穿电流受到栅极电压的调制能够实现对浮置栅极上电压的控制,以实现浮置栅极电荷的擦写。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同限定。
Claims (16)
1.一种半导体结构,包括:半导体衬底;以及形成于所述半导体衬底上的闪存器件;
其中,所述闪存器件包括:
形成于所述半导体衬底上的沟道区;
形成于所述沟道区上的栅堆叠,其中,所述栅堆叠包括:形成于所述沟道区上的第一栅介质层、形成于所述第一栅介质层上的第一导电层、形成于所述第一导电层上第二栅介质层、形成于所述第二栅介质层上的第二导电层;
分别位于所述沟道区的两侧的高掺杂的第一导电类型区域和第二导电类型区域,所述第一导电类型和第二导电类型的导电类型相反。
2.根据权利要求1所述的半导体结构,所述第一栅介质层或第二栅介质层由包括Al2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、SiO2和Si3N4中的任一种或多种的组合形成。
3.根据权利要求1所述的半导体结构,所述第一导电层由包括TiN、TaN、Ti、Ta、Al、Cu、Ci、Ni或多晶Si中的任一种或多种的组合形成。
4.根据权利要求1所述的半导体结构,所述第二导电层与沟道区的导电类型相反。
5.根据权利要求1所述的半导体结构,所述第一导电类型为p型,所述第二导电类型为n型,所述第二导电层包括高掺杂的第二导电类型的多晶Si。
6.根据权利要求1所述的半导体结构,所述第一导电类型为n型,所述第二导电类型为p型,所述第二导电层包括高掺杂的第二导电类型的多晶Si。
7.根据权利要求1至6中任一项所述的半导体结构,其中,所述半导体衬底上方包括SOI层,所述沟道区形成于所述SOI层上。
8.根据权利要求7所述的半导体结构,其中,所述半导体衬底上包括埋氧层,所述SOI层形成于所述埋氧层上。
9.一种半导体结构的形成方法,包括:
提供半导体衬底;
在所述半导体衬底上形成栅堆叠,所述栅堆叠包括:形成于所述半导体衬底上的第一栅介质层、形成于所述第一栅介质层上的第一导电层、形成于所述第一导电层上的第二栅介质层、形成于所述第二栅介质层上的第二导电层;
在所述半导体衬底上、所述栅堆叠的两侧进行高掺杂,分别形成第一导电类型区域和第二导电类型区域,所述第一导电类型和第二导电类型的导电类型相反。
10.根据权利要求9所述的方法,所述第一导电层由包括TiN、TaN、Ti、Ta、Al、Cu、Ci、Ni或多晶Si中的任一种或多种的组合形成。
11.根据权利要求9所述的方法,所述第一栅介质层或第二栅介质层由包括Al2O3、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、SiO2和Si3N4中的任一种或多种的组合形成。
12.根据权利要求11所述的方法,在形成所述栅堆叠之前或之后,还包括:
在所述栅堆叠下方的沟道区掺杂第一导电类型的离子;以及
在形成所述第二导电类型区域时,还包括对所述栅堆叠中的第二导电层进行高掺杂以形成第二导电类型的导电层,其中所述第二导电层包括多晶Si。
13.根据权利要求9所述的方法,所述第一导电类型为p型,所述第二导电类型为n型。
14.根据权利要求9所述的方法,所述第一导电类型为n型,所述第二导电类型为p型。
15.根据权利要求9至14中任一项所述的方法,在形成所述栅堆叠之前,还包括在所述半导体衬底上形成SOI层。
16.根据权利要求15所述的方法,在形成所述SOI层之前,还包括在所述半导体衬底上形成埋氧层。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010181638A CN101866931A (zh) | 2010-05-19 | 2010-05-19 | 半导体结构及其形成方法 |
US13/146,882 US20120012918A1 (en) | 2010-05-19 | 2011-02-24 | Semiconductor structure and method for manufacturing the same |
PCT/CN2011/071250 WO2011143962A1 (zh) | 2010-05-19 | 2011-02-24 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010181638A CN101866931A (zh) | 2010-05-19 | 2010-05-19 | 半导体结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101866931A true CN101866931A (zh) | 2010-10-20 |
Family
ID=42958571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010181638A Pending CN101866931A (zh) | 2010-05-19 | 2010-05-19 | 半导体结构及其形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120012918A1 (zh) |
CN (1) | CN101866931A (zh) |
WO (1) | WO2011143962A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011143962A1 (zh) * | 2010-05-19 | 2011-11-24 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
CN102738169A (zh) * | 2011-04-13 | 2012-10-17 | 北京大学 | 一种快闪存储器及其制备方法 |
CN105390538A (zh) * | 2015-12-04 | 2016-03-09 | 哈尔滨工业大学深圳研究生院 | 一种隧穿场效应晶体管数字标准单元的版图结构设计方法 |
CN105990410A (zh) * | 2015-03-05 | 2016-10-05 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其形成方法 |
CN106158664A (zh) * | 2016-09-30 | 2016-11-23 | 上海华力微电子有限公司 | Mosfet器件制造方法以及mosfet器件 |
CN110718463A (zh) * | 2018-07-13 | 2020-01-21 | 中芯国际集成电路制造(上海)有限公司 | 隧穿场效应晶体管及其形成方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9391162B2 (en) * | 2014-04-04 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel MOSFET with ferroelectric gate stack |
US9548371B2 (en) * | 2014-04-23 | 2017-01-17 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits having nickel silicide contacts and methods for fabricating the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050138262A1 (en) * | 2003-12-18 | 2005-06-23 | Micron Technology, Inc. | Flash memory having a high-permittivity tunnel dielectric |
CN1750170A (zh) * | 2004-08-13 | 2006-03-22 | 因芬尼昂技术股份公司 | 集成存储装置及方法 |
US20070178650A1 (en) * | 2006-02-01 | 2007-08-02 | International Business Machines Corporation | Heterojunction tunneling field effect transistors, and methods for fabricating the same |
CN101286512A (zh) * | 2007-04-12 | 2008-10-15 | 三菱电机株式会社 | 半导体器件 |
US20080318385A1 (en) * | 2005-05-13 | 2008-12-25 | Kavalieros Jack T | Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5410160A (en) * | 1992-06-08 | 1995-04-25 | Motorola, Inc. | Interband tunneling field effect transistor |
US5319593A (en) * | 1992-12-21 | 1994-06-07 | National Semiconductor Corp. | Memory array with field oxide islands eliminated and method |
US6060345A (en) * | 1997-04-21 | 2000-05-09 | Advanced Micro Devices, Inc. | Method of making NMOS and PMOS devices with reduced masking steps |
TW469650B (en) * | 1998-03-20 | 2001-12-21 | Seiko Epson Corp | Nonvolatile semiconductor memory device and its manufacturing method |
KR100642901B1 (ko) * | 2003-10-22 | 2006-11-03 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
JPWO2007013133A1 (ja) * | 2005-07-25 | 2009-02-05 | スパンション エルエルシー | 半導体装置およびその制御方法 |
TWI260769B (en) * | 2005-08-23 | 2006-08-21 | Ememory Technology Inc | Non-volatile memory and operating method thereof |
US7834345B2 (en) * | 2008-09-05 | 2010-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistors with superlattice channels |
US8232150B2 (en) * | 2009-01-09 | 2012-07-31 | International Business Machines Corporation | Structure and method of forming a transistor with asymmetric channel and source/drain regions |
CN101699617B (zh) * | 2009-10-29 | 2011-12-07 | 复旦大学 | 自对准的隧穿场效应晶体管的制备方法 |
CN101866931A (zh) * | 2010-05-19 | 2010-10-20 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
-
2010
- 2010-05-19 CN CN201010181638A patent/CN101866931A/zh active Pending
-
2011
- 2011-02-24 WO PCT/CN2011/071250 patent/WO2011143962A1/zh active Application Filing
- 2011-02-24 US US13/146,882 patent/US20120012918A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050138262A1 (en) * | 2003-12-18 | 2005-06-23 | Micron Technology, Inc. | Flash memory having a high-permittivity tunnel dielectric |
CN1750170A (zh) * | 2004-08-13 | 2006-03-22 | 因芬尼昂技术股份公司 | 集成存储装置及方法 |
US20080318385A1 (en) * | 2005-05-13 | 2008-12-25 | Kavalieros Jack T | Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions |
US20070178650A1 (en) * | 2006-02-01 | 2007-08-02 | International Business Machines Corporation | Heterojunction tunneling field effect transistors, and methods for fabricating the same |
CN101286512A (zh) * | 2007-04-12 | 2008-10-15 | 三菱电机株式会社 | 半导体器件 |
Non-Patent Citations (2)
Title |
---|
《IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY》 20040930 Pieter Blomme,et al. Write/Erase Cycling Endurance of Memory Cells 第4卷, 第3期 2 * |
《Solid-State Electronics》 20081031 Nirmal Ramaswamy,et al. Multi-Layer High-kappa Tunnel Barrier for a Voltage Scaled NAND-Type Flash Cell 第1573-1577页 1-16 第52卷, 第10期 2 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011143962A1 (zh) * | 2010-05-19 | 2011-11-24 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
CN102738169A (zh) * | 2011-04-13 | 2012-10-17 | 北京大学 | 一种快闪存储器及其制备方法 |
WO2012139363A1 (zh) * | 2011-04-13 | 2012-10-18 | 北京大学 | 一种快闪存储器及其制备方法 |
DE112011104041B4 (de) * | 2011-04-13 | 2015-05-28 | Peking University | Flash-Speicher mit Siliziumnitridschicht zwischen Source-Anschluss und Kanal und Verfahren zu seiner Herstellung |
CN105990410A (zh) * | 2015-03-05 | 2016-10-05 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其形成方法 |
CN105990410B (zh) * | 2015-03-05 | 2019-12-13 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其形成方法 |
CN105390538A (zh) * | 2015-12-04 | 2016-03-09 | 哈尔滨工业大学深圳研究生院 | 一种隧穿场效应晶体管数字标准单元的版图结构设计方法 |
CN106158664A (zh) * | 2016-09-30 | 2016-11-23 | 上海华力微电子有限公司 | Mosfet器件制造方法以及mosfet器件 |
CN110718463A (zh) * | 2018-07-13 | 2020-01-21 | 中芯国际集成电路制造(上海)有限公司 | 隧穿场效应晶体管及其形成方法 |
CN110718463B (zh) * | 2018-07-13 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | 隧穿场效应晶体管及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120012918A1 (en) | 2012-01-19 |
WO2011143962A1 (zh) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11677025B2 (en) | Electronic device including ferroelectric layer | |
CN101866931A (zh) | 半导体结构及其形成方法 | |
EP3128534B1 (en) | Ferroelectric memory device and fabrication method thereof | |
US7834345B2 (en) | Tunnel field-effect transistors with superlattice channels | |
US8587075B2 (en) | Tunnel field-effect transistor with metal source | |
CN103094338B (zh) | 半导体器件及其制造方法 | |
CN102054870A (zh) | 一种半导体结构及其形成方法 | |
CN102142461A (zh) | 栅控肖特基结隧穿场效应晶体管及其形成方法 | |
US8637851B2 (en) | Graphene device having physical gap | |
CN101719517B (zh) | 一种肖特基隧穿晶体管的制备方法 | |
CN104362176A (zh) | 高开关比的自对准双栅小带隙半导体晶体管及制备方法 | |
Li et al. | A 3D vertical-channel ferroelectric/anti-ferroelectric FET with indium oxide | |
US9812568B2 (en) | Ionic barristor | |
Wan et al. | Z 2-FET: A zero-slope switching device with gate-controlled hysteresis | |
CN102157559B (zh) | 一种叉指型栅结构的低功耗隧穿场效应晶体管 | |
JP2009111355A (ja) | Mosfetデバイスおよびその製造方法 | |
CN105118858A (zh) | 纵向隧穿场效应晶体管 | |
CN102237367A (zh) | 一种闪存器件及其制造方法 | |
Fang et al. | Impacts of electrical field in tunneling layer on operation characteristics of Poly-Ge charge-trapping Flash memory device | |
Baksh et al. | Design of GaAs based Junctionless field effect transistor and its performance evaluation | |
Hasegawa et al. | Proposal and simulated results of a normally off AlGaN/GaN HFET structure with a charged floating gate | |
Ahn et al. | A SONOS device with a separated charge trapping layer for improvement of charge injection | |
Cristoloveanu | How many gates do we need in a transistor? | |
KR102131902B1 (ko) | 터널링 전계효과 트랜지스터 및 이의 제조방법 | |
CN103779212A (zh) | 半导体结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101020 |