CN105390538A - 一种隧穿场效应晶体管数字标准单元的版图结构设计方法 - Google Patents
一种隧穿场效应晶体管数字标准单元的版图结构设计方法 Download PDFInfo
- Publication number
- CN105390538A CN105390538A CN201510888155.8A CN201510888155A CN105390538A CN 105390538 A CN105390538 A CN 105390538A CN 201510888155 A CN201510888155 A CN 201510888155A CN 105390538 A CN105390538 A CN 105390538A
- Authority
- CN
- China
- Prior art keywords
- tfet
- standard unit
- digital standard
- layout
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000005669 field effect Effects 0.000 title claims description 20
- 230000005641 tunneling Effects 0.000 title claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- OUXCBPLFCPMLQZ-WOPPDYDQSA-N 4-amino-1-[(2r,3s,4s,5r)-4-hydroxy-5-(hydroxymethyl)-3-methyloxolan-2-yl]-5-iodopyrimidin-2-one Chemical compound C[C@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C(=O)N=C(N)C(I)=C1 OUXCBPLFCPMLQZ-WOPPDYDQSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract 2
- 230000006872 improvement Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/06—Structured ASICs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出了一种遂穿场效应晶体管数字标准单元的版图结构设计方法，在传统的MOSFET数字标准单元的版图基础上，通过对版图结构和掺杂浓度的改变，得到实验需要的遂穿场效应晶体管数字标准单元版图。其中包括确定遂穿场效应晶体管数字标准单元的版图设计基本参数，设计数字标准单元原理图并根据电路性能确定器件尺寸后，根据上述内容最终确定遂穿场效应晶体管的版图结构。本发明设计出的隧穿场效应晶体管版图中源漏掺杂非对称，器件串联时有源区面积会更大；遂穿场效应晶体管的PIN结构，器件关态时静态电流非常小，有效降低静态功耗，同时由于其亚阈值摆幅能突破60mv/dec极限，使得电路充放电速度更快。
Description
技术领域
本发明专利涉及集成电路数字标准单元设计领域，具体涉及一种遂穿场效应晶体管数字标准单元的版图设计方法。
背景技术
数字标准单元版图包含了集成电路的尺寸、各层拓扑定义等信息，全部的掩膜版数据。版图的设计必须遵守特定的规则，这些规则由工艺制造厂商确定，使用不同厂商的工艺所需要遵循的规则不尽相同。而为了与EDA工具兼容，实现EDA工具的一些流程，如布局布线，标准单元库在画版图时又有着自己的一些规则。这些规则主要有：
1)电源轨道的设计一般在版图的顶部和底部，这样在布局阶段可以将两个单元上下颠倒地对拼，从而复用VDD或VSS电源轨，提高版图的利用率。
2)每个标准单元的大小在外型上都是等高的矩形，高度相同，使得在后端布局时可以将标准单元水平排列，并使得电源轨道可以整齐地顺利拼接，形成一条整齐的电源轨。在SMIC13的工艺中，确定单元固定高度。
3)标准单元宽度可变，但为格点Pitch的整数倍，这样可以方便EDA工具进行布线，连接标准单元。由于上层金属连线(Metal2、3、4等)最小宽度间距等设计规则可能与Metal1的要求不同，定义Pitch时应使用上层金属的设计规则。
4)标准单元输入输出pin脚的位置在横纵坐标方向上都要求在格点Pitch中间。这就要求画版图时的Label的位置在宽度、高度方向上都要等于(x+1/2)·Pitch。这使得在后端工具布线的时候最大限度的利用连线资源，并且保证在布局布线中连线间距不会出现违反设计规则要求的情况。
5)所有标准单元的版图内部尽可能使用下层金属连线(一般只用Metal1)。这样做事将上层金属留给布局布线使用。
6)N+和P+注入层在边界上的高度也要固定，边界上的高度是指单元Boarder层上各注入层的高度，单元内部注入层高度可以根据需要做轻微改变。这样做一是满足设计规则的约束，更重要的是标准单元拼接的需要。和电源轨一样，布局布线时单元拼接完成以后，这些注入层将连接成一整片。
7)由于标准单元最后会进行拼接，为了满足拼接以后仍然不违反DesignRule。在标准单元版图边界处的间距也有要求，具体来说对于Metal1、AA有源区等到单元边界Boarder的距离要求是设计规则的一半，这样可以保证在拼接完成后左右两个单元在边界处依然可以满足设计要求。
隧穿场效应晶体管(TFET)源漏的掺杂类型是相反的，通过改变栅极电压的大小，使得反向偏置的PN结发生带带遂穿，从而实现导通。TFET是三端器件，无衬底，分别N型TFET和P型TFET两种。以N-TFET举例，源端掺杂为P+，漏端掺杂为N+,沟道区(i区)掺杂为P-。
当Vs＝0V，Vd＝1V和Vg＝0V时，P-I-N二极管结构处于反偏状态，体Si中沿Si/SiO2界面方向的能带图平缓分布。源区价带中的电子与沟道区导带中的空穴之间的势垒很宽，难以发生带带遂穿，器件处于关态。当Vs＝0V、Vd＝1V和Vg＝1V时，由于栅极电压增大，能带发生剧烈弯曲，遂穿结处势全宽度减小，源区价带中的导电电子很大比例通过带带遂穿进入到沟道区的导带中，器件开始开启，电流随着栅极电压增大。由于上述的工作原理，TFET的亚阈值摆幅能够突破传统MOSFET的限制，在低功耗市场上有着很广泛的运用。
发明内容
本发明的目的是提出一种遂穿场效应晶体管数字标准单元的版图结构设计方法，在传统的MOSFET数字标准单元的版图基础上，通过对版图结构和掺杂浓度的改变，得到实验需要的遂穿场效应晶体管数字标准单元版图。
本发明是通过下述技术方案实现的。
一种遂穿场效应晶体管TFET数字标准单元版图结构设计方法，所述方法包括：
确定所述遂穿场效应晶体管TFET数字标准单元的版图设计基本参数：根据所述基本参数和制定版图设计的基本规则，确定TFET数字标准单元的版图结构，具体为：确定单元固定高度和计算出格点Pitch的最小值；确定Pitch值之后，参考SMIC库的设计，逐步确定其他设计规范，例如P管区高度(SP/MVP)、N管区高度(SN/MVN)、电源和地布线金属层以及P管SP上SN的高度；
其中，TFET版图中采用P-sub层来实现低掺杂沟道区，N/PLDD区单独用两块额外的板进行注入，N/PLDD注入板分别盖住栅的一半；源漏注入版交界处盖在源的厚侧墙上，使得多晶硅掺杂能够按照所需的类型掺杂。
作为本发明的进一步改进，所述版图设计的基本规则包括：电源轨道的设计、标准单元大小、标准单元宽度、格点Pitch、输入输出pin脚位置。
作为本发明的进一步改进，所述遂穿场效应晶体管是三端器件无衬底、用P-sub层实现低掺杂区，与CMOS标准工艺兼容，区别主要在于非对称源漏结构。
作为本发明的进一步改进，所述方法还包括确定TFET版图的源漏N/P版交界处距离栅边缘的距离，同时采用栅漏underlap结构，有利于抑制TFET双极效应。
作为本发明的进一步改进，TFET工艺方面的修改在于对N/PLDD区进行重掺杂注入。
本发明对比已有技术具有以下创新点：隧穿场效应晶体管版图中源漏掺杂非对称，器件串联时有源区面积会更大；遂穿场效应晶体管的PIN结构，器件关态时静态电流非常小，有效降低静态功耗，同时由于其亚阈值摆幅能突破60mv/dec极限，使得电路充放电速度更快。
附图说明
图1是本发明的遂穿场效应晶体管数字标准单元的版图示意图；
图2是本发明具体实施实例的示意图。
具体实施方式
下面结合附图说明及具体实施方式对本发明进一步说明。
本发明的具体实施例是利用隧穿场效应晶体管替代传统的CMOS器件组成一个两输入或非门电路结构。
首先，通过附图1所示的遂穿场效应晶体管的版图设计基本参数，将其规范化后作为技术文档进行保存。所述遂穿场效应晶体管的版图设计基本参数包括：单元固定高度3.69um、格点Pitch的值为0.41um、P管区高度(SP/MVP)为2.02um、N管区高度(SN/MVN)1.07um、电源和地布线金属层(M1)0.54um以及P管SP上SN的高度0.31um等。
对于遂穿场效应晶体管数字标准单元，应先设计数字标准单元的逻辑电路原理图，再进行电路仿真，从而根据电路性能需要确定电路的器件尺寸。器件尺寸需要反复优化来寻求一个最优值。根据所述电路原理图和遂穿场效应晶体管的版图设计基本参数要求，按照其逻辑结构确定版图。
如附图2所示，该电路为二输入或非门电路。与传统MOSFET不同的是，所有器件都为TFET器件。TFET器件相比于传统器件的不同体现在面积上的不同。TFET器件在并联时与传统MOSFET相比并无不同，但是当TFET器件串联时，由于TFET源漏掺杂非对称，故不能像传统MOSFET一样共用一个有源区，而应该分别画出并相连。
除此之外，TFET由于版图和工艺与传统MOSFET不同，其亚阈值摆幅能突破传统MOSFET的60mv/dec的极限，具有更高的充放电速度。同时，由于TFET的PIN器件结构，器件具有较小的关态电流，可以显著降低TFET电路的静态功耗。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (5)
1.一种隧穿场效应晶体管数字标准单元的版图结构设计方法，其特征在于，所述设计方法包括：
确定所述遂穿场效应晶体管TFET数字标准单元的版图设计基本参数：
根据所述基本参数和制定版图设计的基本规则，确定TFET数字标准单元的版图结构，具体为：确定单元固定高度和计算出格点Pitch的最小值；确定Pitch值之后，参考SMIC库的设计，逐步确定其他设计规范，例如P管区高度(SP/MVP)、N管区高度(SN/MVN)、电源和地布线金属层以及P管SP上SN的高度；
其中，TFET版图中采用P-sub层来实现低掺杂沟道区，N/PLDD区单独用两块额外的板进行注入，N/PLDD注入板分别盖住栅的一半；源漏注入版交界处盖在源的厚侧墙上，使得多晶硅掺杂能够按照所需的类型掺杂。
2.根据权利要求1所述的方法，其特征在于：所述版图设计的基本规则包括：电源轨道的设计、标准单元大小、标准单元宽度、格点Pitch、输入输出pin脚位置。
3.根据权利要求1所述的方法，其特征在于：所述遂穿场效应晶体管是三端器件无衬底、用P-sub层实现低掺杂区，与CMOS标准工艺兼容，区别主要在于非对称源漏结构。
4.根据权利要求1所述的方法，其特征在于：所述方法还包括确定TFET版图的源漏N/P版交界处距离栅边缘的距离，同时采用栅漏underlap结构，有利于抑制TFET双极效应。
5.根据权利要求1所述的方法，其特征在于：TFET工艺方面的修改在于对N/PLDD区进行重掺杂注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510888155.8A CN105390538A (zh) | 2015-12-04 | 2015-12-04 | 一种隧穿场效应晶体管数字标准单元的版图结构设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510888155.8A CN105390538A (zh) | 2015-12-04 | 2015-12-04 | 一种隧穿场效应晶体管数字标准单元的版图结构设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105390538A true CN105390538A (zh) | 2016-03-09 |
Family
ID=55422624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510888155.8A Pending CN105390538A (zh) | 2015-12-04 | 2015-12-04 | 一种隧穿场效应晶体管数字标准单元的版图结构设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105390538A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854512B2 (en) | 2017-08-25 | 2020-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and IC design with non-linear power rails |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6127683A (ja) * | 1984-07-18 | 1986-02-07 | Matsushita Electric Ind Co Ltd | トンネルトランジスタ |
| EP1630247A1 (en) * | 2004-08-26 | 2006-03-01 | Hitachi Global Storage Technologies Netherlands B.V. | Method for reactive sputter deposition of an ultra-thin metal oxide film |
| CN101866931A (zh) * | 2010-05-19 | 2010-10-20 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| CN102324434A (zh) * | 2011-10-17 | 2012-01-18 | 北京大学 | 一种肖特基势垒mos晶体管及其制备方法 |
| CN102364690A (zh) * | 2011-11-02 | 2012-02-29 | 北京大学 | 一种隧穿场效应晶体管及其制备方法 |
| US20140220748A1 (en) * | 2012-05-18 | 2014-08-07 | Peking University | Method for fabricating complementary tunneling field effect transistor based on standard cmos ic process |
-
2015
- 2015-12-04 CN CN201510888155.8A patent/CN105390538A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6127683A (ja) * | 1984-07-18 | 1986-02-07 | Matsushita Electric Ind Co Ltd | トンネルトランジスタ |
| EP1630247A1 (en) * | 2004-08-26 | 2006-03-01 | Hitachi Global Storage Technologies Netherlands B.V. | Method for reactive sputter deposition of an ultra-thin metal oxide film |
| CN101866931A (zh) * | 2010-05-19 | 2010-10-20 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| CN102324434A (zh) * | 2011-10-17 | 2012-01-18 | 北京大学 | 一种肖特基势垒mos晶体管及其制备方法 |
| CN102364690A (zh) * | 2011-11-02 | 2012-02-29 | 北京大学 | 一种隧穿场效应晶体管及其制备方法 |
| US20140220748A1 (en) * | 2012-05-18 | 2014-08-07 | Peking University | Method for fabricating complementary tunneling field effect transistor based on standard cmos ic process |
Non-Patent Citations (1)
| Title |
|---|
| 周宠: "40nm可制造标准单元库的设计与实现", 《湖南大学硕士学位论文》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854512B2 (en) | 2017-08-25 | 2020-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and IC design with non-linear power rails |
| CN109427654B (zh) * | 2017-08-25 | 2020-12-25 | 台湾积体电路制造股份有限公司 | 用于制造集成电路（ic）的方法 |
| US11581221B2 (en) | 2017-08-25 | 2023-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd | Method and IC design with non-linear power rails |
| US11996329B2 (en) | 2017-08-25 | 2024-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and IC design with non-linear power rails |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Seabaugh | The tunneling transistor | |
| Manavizadeh et al. | Performance assessment of nanoscale field-effect diodes | |
| CN102789530B (zh) | Soi mos器件的建模方法 | |
| TW201339877A (zh) | 半導體積體電路及其設計方法、佈局、以及設備 | |
| CN102779837B (zh) | 一种六晶体管静态随机存储器单元及其制作方法 | |
| CN106233467A (zh) | 鳍式场效应晶体管栅控二极管 | |
| CN104362174A (zh) | Soi动态阈值晶体管 | |
| CN103325788B (zh) | 一种八晶体管静态随机存储器单元 | |
| CN105390538A (zh) | 一种隧穿场效应晶体管数字标准单元的版图结构设计方法 | |
| CN105049029B (zh) | 一种pmos管衬底切换电路 | |
| CN105280715B (zh) | Soi体接触器件结构 | |
| CN104409503A (zh) | 多叉指栅极结构mosfet的版图设计 | |
| He et al. | FinFET: From compact modeling to circuit performance | |
| CN105206577A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN103178016A (zh) | 形成用于减少泄漏的栅极结构的方法 | |
| Narayanan et al. | Validating cascading of crossbar circuits with an integrated device-circuit exploration | |
| CN105680107B (zh) | 一种基于soi工艺的电池管理芯片电路 | |
| CN103532542B (zh) | 一种用于时钟树的反相器电路 | |
| CN103956383B (zh) | 一种基于多顶栅结构的晶体管 | |
| CN203324967U (zh) | Set/mos混合电路构成的阈值逻辑型超前进位加法器 | |
| CN203911896U (zh) | 一种可编程芯片的输出电平兼容电路 | |
| US9996650B2 (en) | Modeling the performance of a field effect transistor having a dynamically depleted channel region | |
| Shaik | Device-Circuit Interaction and Performance Benchmarking of Tunnel Transistor-Based Ex-OR Gates for Energy Efficient Computing | |
| CN105720057A (zh) | 半导体器件 | |
| Rezaei et al. | Nanoscale field effect diode (FED) with improved speed and ION/IOFF ratio |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160309 |
|
| RJ01 | Rejection of invention patent application after publication |