CN100440517C - 具有增加的沟道长度的半导体器件及其制造方法 - Google Patents
具有增加的沟道长度的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN100440517C CN100440517C CNB2005100035849A CN200510003584A CN100440517C CN 100440517 C CN100440517 C CN 100440517C CN B2005100035849 A CNB2005100035849 A CN B2005100035849A CN 200510003584 A CN200510003584 A CN 200510003584A CN 100440517 C CN100440517 C CN 100440517C
- Authority
- CN
- China
- Prior art keywords
- active area
- depressed area
- groove
- coating
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 64
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000000994 depressogenic effect Effects 0.000 claims description 89
- 239000011248 coating agent Substances 0.000 claims description 50
- 238000000576 coating method Methods 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 49
- 238000005516 engineering process Methods 0.000 claims description 47
- 150000004767 nitrides Chemical class 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims 2
- 239000006117 anti-reflective coating Substances 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 239000011368 organic material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 150000002148 esters Chemical class 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003595 mist Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
一种半导体器件包括：形成在基片预定部分中的沟槽以及在所述沟槽下的第一凹陷区。场氧化物层被埋到所述沟槽和第一凹陷区两者中。有源区由所述场氧化物层限定，并且具有第一有源区以及第二有源区。后者具有形成在比前者低的有源区部分中的第二凹陷区。阶梯栅图案形成在所述第一有源区和第二有源区之间的边界区上。所述栅图案具有阶梯结构，其一侧延伸到所述第一有源区的表面，且另一侧延伸到所述第二有源区的表面。
Description
发明背景
本发明的实施例涉及半导体器件制造技术，并且更具体地涉及一种具有增加的沟道长度的半导体器件。
技术领域
典型地，在具有N沟道的金属氧化物半导体场效应晶体管(NMOSFET)的动态随机存取存储器(DRAM)单元结构中，随着设计规则的降低，由于由沟道中增加的硼浓度导致的电场增加，造成很难以保证刷新时间。
近期，由于DRAM器件变得高度集成并且已经开发了特征尺寸小于70nm的技术，所以器件的沟道掺杂浓度已经增加，且因此存在增加的电场和结泄漏形式的限制。
此外，由于沟道长度和宽度受到限制，且由于增加的沟道掺杂浓度导致电子迁移率减小，所以保证足够的沟道电流变得困难。
图1是示出具有平面型NMOSFET的传统半导体器件的横断面图。
如图1中所示，通过浅沟槽隔离(STI)工艺在基片11中形成多个场氧化物层12。栅氧化物层13形成在基片11的有源区上，并且通过在栅氧化物层13上顺序地堆叠栅电极14和栅硬掩模15，形成平面型栅图案PG。在平面型栅图案PG的两侧，多个N型源/漏区16被形成在基片11中。
如上所述，传统的半导体器件具有平面型NMOSFET，其包括形成在基片11的平坦表面上面的平面型栅图案PG。
由于传统平面型晶体管结构在高集成时在保证所需沟道长度和宽度方面有限制，所以防止短沟道效应是困难的。
而且，由于传统的半导体器件具有通过STI工艺所形成的场氧化物层12，所以场氧化物层12不能防止相邻晶体管之间的深穿通(deeppunchthrough)。
发明内容
本发明的实施例是一种半导体器件，其能够防止相邻晶体管之间的深穿通并且在高集成时保证沟道的长度和宽度。用于制造如此器件的方法也被加以说明。
根据本发明的一个方面，提供了一种半导体器件，其包括：形成在基片预定部分中的沟槽以及在所述沟槽下的第一凹陷区；埋进沟槽和第一凹陷区两者中的场氧化物层；有源区，由场氧化物层限定并且具有第一有源区以及具有形成在比第一有源区低的部分中的第二凹陷区的第二有源区；以及在第一有源区和第二有源区之间的边界区上的阶梯栅图案(step gate pattern)，其中栅图案具有阶梯结构，其一侧延伸到第一有源区的表面，且另一侧延伸到第二有源区的表面。
根据本发明的另一个方面，提供了一种半导体器件，其包括：形成在基片预定部分中的沟槽以及在所述沟槽下的第一凹陷区，其中场氧化物层被埋进沟槽和第一凹陷区两者中；有源区，由场氧化物层限定并且具有有预定深度的第二凹陷区；以及其下部被埋进第二凹陷区且上部在有源区的表面上伸出的凹陷栅图案。
根据本发明的另外方面，提供了一种制造半导体器件的方法，其包括：在其中限定了器件隔离区和有源区的基片的器件隔离区中形成沟槽；形成第一凹陷区，其端点在沟槽的底部被延伸到有源区；形成被埋进第一凹陷区和沟槽两者中的场氧化物层；通过以预定深度蚀刻有源区的预设部分蚀刻，形成第二凹陷区，由此提供其高度低于第一有源区高度的第二有源区；以及在第一有源区和第二有源区之间的边界区上形成栅图案，其中栅图案具有阶梯结构，其一侧延伸到第一有源区的表面，且另一侧延伸到第二有源区的表面。
根据本发明的另外方面，提供了一种制造半导体器件的方法，其包括：在其中限定了器件隔离区和有源区的基片的器件隔离区中形成沟槽；形成第一凹陷区，其端点在沟槽的底部横向延伸到有源区；形成被埋进第一凹陷区和沟槽两者中的场氧化物层；通过以预定深度蚀刻有源区的预定部分，形成第二凹陷区；以及形成凹陷栅图案，其底部被埋到第二凹陷区，且顶部在有源区的表面上伸出。
附图说明
通过结合附图对具体实施例的下述说明，上述特征将变得更好理解，在附图中：
图1是示出具有平面型N沟道金属氧化物半导体场效应晶体管(NMOSFET)的传统半导体器件的横断面视图；
图2是示出根据本发明第一实施例的半导体器件的结构的横断面视图；
图3A至3F是示出用于制造图2中所示的根据本发明第一实施例的半导体器件的方法的横断面视图；
图4是示出根据本发明第二实施例的半导体器件的结构的横断面视图；
图5A至5F是示出用于制造图4中所示的根据本发明第二实施例的半导体器件的方法的横断面视图；
图6是展示阶梯栅非对称凹陷(STAR)型单元与传统平面类单元之间的字线电容比较结果的曲线图；
图7是展示采用局部氧化隔离(LOI)结构的STAR型单元与传统平面型单元之间的字线电容比较结果的曲线图；
图8A至8C是展示采用不同单元结构的器件的穿通特性的曲线图；
图9A和9B是展示采用不同单元结构的器件的SNC/N-接触阻抗比较结果的曲线图；
图10是展示不采用LOI结构的凹陷沟道阵列晶体管(RCAT)型单元与传统平面型单元之间的字线电容比较结果的曲线图；以及
图11是展示采用LOI结构的RCAT型单元与传统平面型单元的比较结果的曲线图。
具体实施方式
以下将参考附图来提供对本发明某些实施例的详细说明。
此后将说明的本发明第一实施例涉及一种具有阶梯栅非对称凹陷(STAR)结构和局部氧化隔离(LOI)结构的半导体器件，以及其制造方法。
图2是示出根据本发明第一实施例的半导体器件的结构的横断面视图。
如图2中所示，根据本发明第一实施例的半导体器件包括多个场氧化物层30，其被埋进形成在基片21预定部分中的多个沟槽26以及在所述沟槽26下的多个第一凹陷区28中；有源区，由场氧化物层30限定且具有第一有源区21A和被形成得低于第一有源区的多个第二有源区21B的多个第二凹陷区33；以及具有阶梯结构的多个阶梯栅图案SG，其中阶梯栅图案SG的一侧形成在第一有源区21A的表面上，且阶梯栅图案SG的另一侧形成在第二有源区21B的表面上。
如图2中所示，阶梯栅图案SG具有通过堆叠多个栅氧化物层34、多个栅电极35及多个栅硬掩模36而形成的结构。多个间隔物27被形成在其中埋入了场氧化物层30的沟槽26的两个侧壁上，并且多个凹陷氧化物层29被形成在沟槽26下的第一凹陷区28的表面上。
在图2中所示的半导体器件中，形成器件隔离结构的场氧化物层30同时被埋进通过浅沟槽隔离(STI)工艺形成的沟槽26，以及通过局部氧化隔离(LOI)工艺形成的第一凹陷区28中，且因此有可能防止相邻晶体管之间的深穿通并且降低寄生电容。
与平面型晶体管的沟道长度相比较，由每个阶梯栅图案SG限定的沟道(此后被称为阶梯沟道)被延长。即，如果平面型晶体管的沟道长度是“CH1”，则根据第一实施例的晶体管的沟道长度是“CH2”。“CH2”要比“CH1”长出与每个第二凹陷区33的深度一样的量。通过延长沟道长度，短沟道效应也被防止。
图3A至3F是示出用于制造图2中所示的根据本发明第一实施例的半导体器件的方法的横断面视图。
如图3A中所示，垫氧化物层22和垫氮化物层23被顺序沉积在基片21上。在此，基片21是一单元区，其中存储器器件将被形成为包括预定量杂质的硅基片。垫氧化物层22以范围从大约50
至大约150
的厚度形成，并且垫氮化物层23以范围从大约1,000
至大约2,000
的厚度形成。
接下来，作为有机材料的第一有机抗反射涂层24被形成在垫氮化层23上。随后，光刻胶层被沉积在第一有机抗反射涂层24上，且随后通过借助曝光工艺及显影工艺图案化光刻胶层，形成多个浅沟槽隔离(STI)掩模25。在此，用于STI掩模25的光刻胶层使用环烯烃-马来酸酐(COMA)或丙烯酸酯类的聚合物材料。STI掩模25被形成为二维的棒型或T型。
接下来，通过使用STI掩模25作为蚀刻阻挡来顺序蚀刻第一有机抗反射涂层24、垫氮化物层23、以及垫氧化物层22。然后，在垫氧化物层22蚀刻之后暴露的基片21被以预定深度继续蚀刻，由此形成多个沟槽26。
此时，考虑到稍后执行的湿蚀刻工艺及氧化工艺，每个沟槽26的深度范围为从大约1,000
至大约2,000
如图3B所示，STI掩模25被剥离。此时，通过使用氧等离子体来剥离STI掩模25，并且由与用于STI掩模25的光刻胶层类似的有机材料制成的第一有机抗反射涂层24同时被剥离。
接下来，覆盖沟槽26的侧壁以及垫氧化物层22和垫氮化物层23的堆叠图案的侧壁的多个间隔物27被形成。
此时，对于间隔物27的形成，侧壁氧化工艺、衬氮化物层沉积工艺以及衬氧化工艺被顺序地执行，由此顺序地形成侧壁氧化物层、衬氮化物层和衬氧化物层。此后，使用回蚀刻(etch back)工艺的间隔物蚀刻工艺被采用，由此形成间隔物27。因而，在这种情况下间隔物27具有由侧壁氧化物层、衬氮化物层及衬氧化物层组成的三重结构(未示出)。由于间隔物27通过间隔物蚀刻工艺而形成，所以沟槽26的底部被打开。
如图3C中所示，通过使用间隔物27作为蚀刻阻挡对沟槽26被打开的底部施加各向同性蚀刻工艺，由此形成多个第一凹陷区28。例如，通过使用间隔物27和垫氮化物层23作为蚀刻阻挡，利用氯化氢(HCl)和氢(H2)的混合气体，对沟槽26的底部施加各向同性蚀刻工艺，由此将第一凹陷区28形成为圆型。
此时，通过第一各向同性蚀刻工艺形成第一凹陷区28。因此，第一凹陷区28的两个端点达到间隔物27的底部。即，第一凹陷区28具有横向蚀刻类型，且因此第一凹陷区28具有圆形的半圆类型，其中第一凹陷区28被延伸到沟槽26下的横向侧。
对于用于形成第一凹陷区28的蚀刻工艺，在范围从大约2托至大约200托的压力、在范围从从大约0.5分钟至大约60分钟的时段内，通过使用从大约0.1slm至大约1slm范围的HCl流量以及从大约10slm至大约50slm范围的H2流量，以及在范围从大约700℃至大约1,000℃的温度，对蚀刻速度或蚀刻轮廓加以控制。在执行蚀刻工艺之前，在氢气气氛下以范围从大约800℃至大约1,000℃的温度，通过采用预退火工艺来去除表面上的杂质。
如图3D中所示，第一凹陷区28的表面经历湿蚀刻工艺，由此形成多个凹陷氧化物层29。此时，凹陷氧化物层29起到弥补晶格缺陷的作用，所述晶格缺陷在用于形成第一凹陷区28的蚀刻工艺期间由于由等离子体引起的应力而导致。典型地，凹陷氧化物层29起到与用于STI工艺的侧壁氧化物层相同的作用。
如上所述，在沟槽26下形成第一凹陷区28以及凹陷氧化物层29的工艺被称为局部氧化隔离(LOI)工艺。
接下来，填充第一凹陷区28和沟槽26两者的多个间隙填充氧化物层被沉积，并且然后CMP工艺被执行。因此，多个场氧化物层30被形成。
结果，根据本发明的第一实施例，STI工艺和LOI工艺被采用以形成用于形成场氧化物层30的器件隔离结构。
如图3E中所示，通过使用磷酸(H3PO4)溶液，垫氮化物层23被选择性地剥离，且随后在保留垫氧化物层22的状态下，第二有机抗反射涂层31被形成在包括垫氧化物层22的表面上。在此，通过使用有机材料来形成第二有机抗反射涂层31。
接下来，光刻胶层被沉积在第二有机抗反射层31上，并且随后通过曝光工艺和显影工艺来图案化光刻胶层，由此形成多个STAR掩模32。在此，用于形成STAR掩模32的光刻胶层是COMA或丙烯酸酯类的聚合物材料。
接下来，通过使用STAR掩模32作为蚀刻阻挡来蚀刻第二有机抗反射涂层31，且随后垫氧化物层22被继续蚀刻，由此打开基片21的预定表面。
接下来，在通过使用STAR掩模32作为蚀刻阻挡对垫氧化物层22施加蚀刻工艺之后所暴露的基片21的预定表面以预定深度被蚀刻，并且然后用于阶梯沟道的多个第二凹陷区33被形成。此时，通过使用溴化氢(HBr)、氯(Cl2)和氧(O2)的混合气体来利用用于形成第二凹陷区33的蚀刻工艺。
如上所述，如果第二凹陷区33被形成，则基片21被分成第一有源区21A，其表面高于多个第二有源区21B的表面，以及第二有源区21B，其表面低于第一有源区21A的表面。在DRAM结构中，第一有源区21A是位线将被连接至此的有源区，并且第二有源区21B是存储结点将被连接至此的有源区。因此，有源区具有非对称结构。
优选的是，第二凹陷区33的凹陷深度D的范围是从大约200
至大约600
如图3F所示，STAR掩模32及第二有机抗反射涂层31被同时剥离，并且垫氧化物层22被继续除去。
接下来，用于控制阈电压的离子注入工艺被用于所得到的结构的整个表面上。此时，虽然用于控制阈电压的离子注入工艺并未被示出，但是该离子注入工艺以如此状态被执行，其中在范围从大约800℃至大约1,000℃的温度通过干氧化工艺来形成牺牲氧化物层或屏蔽氧化物层。在离子注入工艺之后剥离牺牲氧化物层。
接下来，在牺牲氧化物层被剥离之后，栅氧化物层预清洁工艺被执行。然后，栅氧化物层34被形成在所得到的结构的整个表面上。此时，在范围从大约850℃至大约1,000℃的温度通过干氧化工艺以范围从大约100
至大约150
的厚度形成栅氧化物层34。
接下来，通过在栅氧化物层34上堆叠多个栅电极35和栅硬掩模36，形成多个阶梯栅图案SG。在此，用于栅电极35的多个导电层以及用于栅硬掩模36的多个绝缘层被堆叠，并且随后通过栅掩模工艺和蚀刻工艺形成阶梯栅图案SG。
如上所述，由于每个阶梯栅图案SG从第一有源区21A的预定部分延伸到每个第二有源区21B的预定部分，阶梯栅图案SG被称为阶梯栅，其中第一有源区21A和第二有源区21B具有高度差。
例如，每个阶梯栅图案SG的一侧被形成在由于每个第二凹陷区33而具有较低高度的每个第二有源区21B的表面上，而每个阶梯栅图案SG的另一侧被形成在由于每个第二凹陷区33而具有较高高度的第一有源区21A的表面上。由于每个阶梯栅图案SG被形成在第一有源区21A和每个第二有源区21B的边界表面上，所以每个阶梯栅图案SG具有阶梯结构而不是平面结构。
通过从具有高度差的第一有源区21A和第二有源区21B被延伸，阶梯栅图案SG被形成，由此具有阶梯结构。因此，由阶梯栅图案SG所限定的阶梯沟道比平面型晶体管的阶梯沟道长。
就是说，如果平面型晶体管的阶梯沟道是“CH1”，则根据第一实施例的晶体管的沟道长度是“CH2”。“CH2”比“CH1”长出与第二凹陷区33的凹陷深度D一样的量。通过加长沟道长度，防止了短沟道效应。
根据本发明的第一实施例，通过使用STI工艺和LOI工艺形成器件隔离结构，且因此，有可能防止相邻晶体管之间的深穿通并且降低寄生电容。
以下将说明的本发明的第二实施例涉及一种使用凹陷沟道阵列晶体管(RCAT)和局部氧化隔离(LOI)结构的半导体器件，以及其制造方法。
图4是示出根据本发明第二实施例的半导体器件的结构的横断面视图。
如图4中所示，根据本发明第二实施例的半导体器件包括多个场氧化物层50，其被埋进形成在基片预定部分中的多个沟槽46以及在所述沟槽46下的多个第一凹陷区48；有源区，由场氧化物层50限定，且具有有预定深度的多个第二凹陷区；以及多个阶梯栅图案RG，其底部被埋进第二凹陷区53且顶部伸出到有源区的表面以上。
如图4中所示，凹陷栅图案RG具有通过依次堆叠栅氧化物层54、多个栅电极55及多个栅硬掩模66而形成的结构。多个间隔物47被形成在其中埋入了场氧化物层50的沟槽46的侧壁上，并且多个凹陷氧化物层49被形成在沟槽46下的第一凹陷区48的表面上。
在图4所示的半导体器件中，形成器件隔离结构的场氧化物层50同时地被埋进因STI工艺而形成的沟槽46，以及因LOI工艺而形成的第一凹陷区48，且因此有可能防止相邻晶体管之间的深穿通并且降低寄生电容。
由于凹陷栅图案RG具有预定部分被埋进第二凹陷区53的结构，所以由凹陷栅图案RG所限定的沟道(此后被称为凹陷沟道)具有比平面型晶体管的沟道长度大的长度。如果平面型晶体管的沟道长度是“CH11”，则凹陷沟道的沟道长度是“CH22”。“CH22”比“CH11”长出与第二凹陷区53的凹陷深度一样的量。通过延长沟道长度，防止了短沟道效应。
图5A至5F是示出用于制造图4中所示的根据本发明第二实施例的半导体器件的方法的横断面视图。
如图5A中所示，垫氧化物层42和垫氮化物层43被顺序地沉积在基片41上。在此，基片41是一单元区，其中存储器器件将被形成为包括预定量杂质的硅基片。垫氧化物层42以范围从大约50
至大约150的厚度形成，以及垫氮化物层43以范围从大约1,000
至大约2,000
的厚度形成。
接下来，作为有机材料的第一有机抗反射涂层44被形成在垫氮化层43上。随后，光刻胶层被沉积在第一有机抗反射涂层44上，且随后通过借助曝光工艺及显影工艺图案化光刻胶层，形成多个浅沟槽隔离(STI)掩模45。在此，用于STI掩模45的光刻胶层使用环烯烃-马来酸酐(COMA)或丙烯酸酯类的聚合物材料。STI掩模45被形成为二维的棒型或T型。
接下来，通过使用STI掩模45作为蚀刻阻挡来顺序蚀刻第一有机抗反射涂层44、垫氮化物层43、以及垫氧化物层42。然后，在垫氧化物层42蚀刻之后而暴露的基片41以预定深度被继续蚀刻，由此形成多个沟槽46。
此时，考虑到稍后执行的湿蚀刻工艺及氧化工艺，每个沟槽46的深度范围为从大约1,000至大约2,000
如图5B所示，STI掩模45被剥离。此时，通过使用氧等离子体来剥离STI掩模45，并且由与用于STI掩模45的光刻胶层类似的有机材料制成的第一有机抗反射涂层44同时被剥离。
接下来，覆盖沟槽46的侧壁以及垫氧化物层42和垫氮化物层43的堆叠图案的侧壁的多个间隔物47被形成。
此时，对于间隔物47的形成，侧壁氧化工艺、衬氮化物层沉积工艺以及衬氧化工艺被顺序地执行，由此顺序地形成侧壁氧化物层、衬氮化物层和衬氧化物层。此后，使用回蚀刻工艺的间隔物蚀刻工艺被采用，由此形成间隔物47。因而，间隔物47具有侧壁氧化物层、衬氮化物层及衬氧化物层的三重结构(未示出)。由于间隔物47通过间隔物蚀刻工艺而形成，所以沟槽46的底部被打开。
如图5C中所示，通过使用间隔物47作为蚀刻阻挡，对沟槽46的被打开的底部施加各向同性蚀刻工艺，由此形成多个第一凹陷区48。例如，通过使用间隔物47和垫氮化物层43作为蚀刻阻挡，利用氯化氢(HCl)和氢(H2)的混合气体对沟槽46的底部施加各向同性蚀刻工艺，由此形成具有圆型的第一凹陷区48。
此时，通过第一各向同性蚀刻工艺形成第一凹陷区48。因此，第一凹陷区48的两个端点达到间隔物47的底部。即，第一凹陷区48具有横向蚀刻类型，且因此第一凹陷区48具有圆形的半圆类型，其中第一凹陷区48被延伸到沟槽48下的横向侧。
更详细地，关于用于形成第一凹陷区48的蚀刻工艺，在范围从大约2托至大约200托的压力、在范围从大约0.5分钟至大约60分钟的时段内，通过使用从大约0.1slm至大约1slm范围的HCl流量以及从大约10slm至大约50slm范围的H2流量，以及在范围从大约700℃至大约1,000℃的温度对蚀刻速度或蚀刻轮廓加以控制。在执行蚀刻工艺之前，在氢气气氛下以范围从大约800℃至大约1000℃的温度，通过采用预退火工艺来去除表面上的杂质。
如图5D中所示，第一凹陷区48的表面经历湿蚀刻工艺，由此形成多个凹陷氧化物层49。此时，凹陷氧化物层49起到恢复晶格缺陷的作用，所述晶格缺陷在用于形成第一凹陷区48的蚀刻工艺期间由于由等离子体引起的应力而导致。典型地，凹陷氧化物层49起到与用于STI工艺的侧壁氧化物层相同的作用。
如上所述，在沟槽46下形成第一凹陷区48以及凹陷氧化物层49的工艺被称为局部氧化隔离(LOI)工艺。
接下来，填充第一凹陷区48和沟槽46两者的多个间隙填充氧化物层被沉积，并且然后CMP工艺被执行。因此，多个场氧化物层50被形成。
结果，根据本发明的第二实施例，STI工艺和LOI工艺被采用以形成用于形成场氧化物层50的器件隔离结构。
如图5E中所示，通过使用磷酸(H3PO4)溶液，垫氮化物层43被选择性地剥离，且随后在保留垫氧化物层42的状态下，第二有机抗反射涂层51被形成在包括垫氧化物层42的表面上。在此，通过使用有机材料来形成第二有机抗反射涂层51。
接下来，光刻胶层被沉积在第二有机抗反射层51上，并且随后通过曝光工艺和显影工艺来图案化光刻胶层，由此形成多个RCAT掩模52。在此，用于形成RCAT掩模52的光刻胶层是COMA或丙烯酸酯类的聚合物材料。
接下来，通过使用RCAT掩模52作为蚀刻阻挡来蚀刻第二有机抗反射涂层51，且随后垫氧化物层42被继续蚀刻，由此打开基片41的预定表面。
接下来，在通过使用RCAT掩模52作为蚀刻阻挡对垫氧化物层42施加蚀刻工艺之后所曝光的基片41的预定表面以预定深度被蚀刻，并且然后用于阶梯沟道的多个第二凹陷区53被形成。此时，用于形成第二凹陷区53的蚀刻工艺使用HBr、Cl2和O2的混合气体。
优选的是，第二凹陷区53的凹陷深度D的范围是从大约200
至大约600
如图5F所示，RCAT掩模52及第二有机抗反射涂层51被同时剥离，并且垫氧化物层52被继续去除。
接下来，用于控制阈电压的离子注入工艺被施加到所得到的结构的整个表面上。此时，虽然用于控制阈电压的离子注入工艺并未被示出，但是离子注入工艺以如此状态被执行，即在范围从大约800℃至大约1000℃的温度通过干氧化工艺来形成牺牲氧化物层或屏蔽氧化物层。在离子注入工艺之后牺牲氧化物层被剥离。
接下来，在牺牲氧化物层被剥离之后，栅氧化物层预清洁工艺被执行。然后，栅氧化物层54被形成在所得到的结构的整个表面上。此时，在范围从大约850℃至大约1,000℃的温度通过干氧化工艺，以范围从大约100
至大约150
的厚度形成栅氧化物层54。
接下来，通过在栅氧化物层54上堆叠多个栅电极55和栅硬掩模56，形成多个凹陷栅图案RG，其底部被埋进第二凹陷区53且顶部伸出到基片41的表面以上。在此，用于栅电极55的多个导电层以及用于栅硬掩模5的多个绝缘层被堆叠，并且随后栅掩模工艺和蚀刻工艺被采用，由此形成凹陷栅图案RG。
由于凹陷栅图案RG具有被埋进第二凹陷区53的预定部分中的结构，所以由凹陷栅图案(RG)所限定的凹陷沟道变得比平面型晶体管的沟道长度长。
即，如果平面型晶体管的沟道长度是“CH11”，则根据本发明第二实施例的晶体管的凹陷沟道的长度是“CH22”。“CH22”比“CH11”长出与第二凹陷区53的凹陷深度D一样的量。通过增加沟道长度，防止了短沟道效应。
而且，根据本发明的第二实施例，通过采用STI工艺和LOI工艺两者而形成器件隔离结构，且因此有可能防止相邻晶体管之间的深穿通，并且降低寄生电容。
图6是展示STEP型单元与传统平面型单元之间的字线电容比较结果的曲线图。
其中示出STAR型单元的字线电容高于传统平面型单元的字线电容。
图7是展示采用LOI结构的STAR型单元与传统平面型单元之间的字线电容比较结果的曲线图；
其中示出与传统平面型单元相比较，采用LOI结构的STAR型单元的字线电容低得多。
在图6和7的基础上，与传统平面型单元相比较，在简单采用STAR型单元的情况下字线寄生电容得到增加。然而，与传统平面型单元相比较，在使用STAR单元而同时采用LOI结构的情况下，字线寄生电容得到减小。
图8A至8C是展示采用不同单元结构的器件的深穿通特性的曲线图。图8A示出STAR型单元的深穿通特性。图8B示出传统平面型单元的深穿通特性。图8C示出STAR型单元同时采用LOI结构的深穿通特性。
参考图8A至8C，与实施平面型单元的情况相比较，在仅实施STAR型单元的情况下深穿通特性很差。然而，在实施STAR型单元而同时采用LOI结构的情况下，甚至在大约0.75V的阈电压也没有深穿通产生。
图9A和9B是展示采用不同单元结构的器件的SNC/N-接触阻抗比较结果的曲线图。在此，SNC/N-接触阻抗表示存储节点接触(SNC)与源/漏区(N-)之间的接触阻抗。
图9A是示出STAR型单元与传统平面型单元之间的SNC/N-接触阻抗比较结果的曲线图。如在图9A中所示，同传统的平面型单元相比较，STAR型单元具有较高的接触阻抗。
图9B是示出LOI/STAR型单元与传统平面型单元之间的SNC/N-接触阻抗比较结果的曲线图。与传统的平面型单元相比较，LOI/STAR型单元具有较低的接触阻抗。
图10是展示不采用LOI结构的RCAT型单元与传统平面型单元之间的字线电容比较结果的曲线图。RCAT型单元显示出比传统平面型单元高的字线电容。参考标记X表示字线电容在凹陷栅形成工艺期间被增加。
图11是展示采用LOI结构的RCAT型单元与传统平面型单元的字线电容比较结果的曲线图。采用LOI结构的RCAT型单元具有比传统平面型单元低得多的字线电容。参考标记Y表示在LOI结构形成工艺期间字线电容被减小。
基于图10和11，与传统平面型单元相比较，在简单采用RCAT型单元的情况下，字线寄生电容得到增加；然而，与传统平面型结构相比较，在使用同时采用LOI结构的RCAT型单元的情况下，字线寄生电容被减小。
根据本发明的实施例，通过同时采用STAT结构及LOI结构、或RCAT结构及LOI结构，有可能不仅增加沟道长度，而且还防止寄生电容的减小，相邻晶体管之间的深穿通以及结泄漏。因而，本发明的实施例可改善刷新特性。
本申请包含与于2005年3月31日向韩国专利局提交的韩国专利申请号KR 2005-0027366有关的主题，其整个内容通过引用结合在此。
虽然本发明就某些具体实施例已经被说明，但是对于本领域的那些技术人员将显然的是，可进行各种变化和修改而不偏离在所附权利要求中所限定的本发明的实质和范围。
Claims (21)
1.一种半导体器件，包括：
形成在基片的预定部分中的沟槽以及在所述沟槽下的第一凹陷区，其中所述第一凹陷区具有延伸出所述沟槽的横向侧的半圆形状；
埋到所述沟槽和第一凹陷区中的场氧化物层；
有源区，由所述场氧化物层限定并且具有第一有源区以及第二有源区，所述第二有源区具有形成在比第一有源区低的有源区部分中的第二凹陷区；以及
在所述第一有源区和第二有源区之间的边界区上的阶梯栅图案，其中所述栅图案具有阶梯结构，其一侧延伸到所述第一有源区的表面，且另一侧延伸到所述第二有源区的表面。
2.根据权利要求1所述的半导体器件，其中所述场氧化物层包括：
形成在所述第一凹陷区的表面上的第一绝缘层；
形成在所述沟槽的侧壁上的具有间隔物形状的第二绝缘层；以及
埋在第一凹陷区和沟槽中的第三绝缘层。
3.根据权利要求2所述的半导体器件，其中所述第一绝缘层和第三绝缘层是氧化物层，并且所述第二绝缘层具有氧化物层、氮化物层和氧化物层的三重结构。
4.根据权利要求1所述的半导体器件，其中所述第一有源区和第二有源区之间的高度差处于从200
至600
的范围。
5.一种半导体器件，包括：
形成在基片的预定部分中的沟槽以及在所述沟槽下的第一凹陷区，其中所述第一凹陷区具有延伸出所述沟槽的横向侧的半圆形状，且场氧化物层被埋到所述沟槽和第一凹陷区中；
有源区，由所述场氧化物层限定并且具有有预定深度的第二凹陷区；以及
凹陷栅图案，其下部被埋到第二凹陷区中且其上部伸出到所述有源区的表面以上，其中所述上部的宽度大于所述下部的宽度，由此形成阶梯结构。
6.根据权利要求5所述的半导体器件，其中所述场氧化物层包括：
形成在所述第一凹陷区的表面上的第一绝缘层；
形成在所述沟槽的侧壁上的具有间隔物形状的第二绝缘层；以及
埋在第一凹陷区和沟槽中的第三绝缘层。
7.根据权利要求6所述的半导体器件，其中所述第一绝缘层和第三绝缘层是氧化物层，并且所述第二绝缘层具有氧化物层、氮化物层和氧化物层的三重结构。
8.一种用于制造半导体器件的方法，包括：
在其中限定了器件隔离区和有源区的基片的器件隔离区中形成沟槽；
对所述沟槽的底部执行各向同性蚀刻工艺，由此形成第一凹陷区，该第一凹陷区具有宽度大于沟槽宽度的半圆形状；
形成被埋到第一凹陷区和沟槽中的场氧化物层；
通过将有源区的预设部分蚀刻至预定深度来形成第二凹陷区，由此提供其高度低于第一有源区高度的第二有源区；以及
在第一有源区和第二有源区之间的边界区上形成栅图案，其中所述栅图案具有阶梯结构，其一侧延伸到第一有源区的表面，且另一侧延伸到第二有源区的表面。
9.根据权利要求8所述的方法，进一步包括：
在执行各向同性蚀刻工艺之前在所述沟槽的侧壁上形成间隔物，其中所述间隔物在所述各向同性蚀刻工艺中用作蚀刻阻挡。
10.根据权利要求9所述的方法，其中所述各向同性蚀刻工艺在如此蚀刻条件下执行，其中第一凹陷区的端点横向延伸于所述间隔物之下。
11.根据权利要求10所述的方法，其中在范围从2托至200托的压力、在范围从0.5分钟至60分钟的时段内，通过使用从0.1slm至1slm范围的氯化氢HCl流量以及从10slm至50slm范围的氢H2流量，以及在范围从700℃至1,000℃的蚀刻温度来执行所述各向同性蚀刻工艺。
12.根据权利要求9所述的方法，进一步包括在各向同性蚀刻工艺之前，在氢气氛下以范围从800℃至1000℃的温度执行预退火工艺。
13.根据权利要求9所述的方法，其中形成间隔物包括：
通过对所述沟槽执行侧壁氧化工艺来形成第一氧化物层；
在所述第一氧化物层上沉积衬氮化物层；
通过衬氧化工艺在衬氮化物层上形成第二氧化物层；以及
对所述第二氧化物层、衬氮化物层和第一氧化物层执行回蚀刻工艺。
14.根据权利要求8所述的方法，其中所述第二凹陷区的凹陷深度处于从200
至600
的范围。
15.一种用于制造半导体器件的方法，包括：
在其中限定了器件隔离区和有源区的基片的器件隔离区中形成沟槽；
对所述沟槽的底部执行各向同性蚀刻工艺，由此形成第一凹陷区，该第一凹陷区具有宽度大于沟槽宽度的半圆形状；
形成被埋到第一凹陷区和沟槽中的场氧化物层；
通过将有源区的预定部分蚀刻到预定深度来形成第二凹陷区；以及
形成凹陷栅图案，其底部被埋到第二凹陷区中，且顶部伸出到有源区的表面以上，其中所述上部的宽度大于所述下部的宽度，由此形成阶梯结构。
16.根据权利要求15所述的方法，进一步包括：
在执行各向同性蚀刻工艺之前在所述沟槽的侧壁上形成间隔物；其中所述间隔物在所述各向同性蚀刻工艺中用作蚀刻阻挡。
17.根据权利要求16所述的方法，其中所述各向同性蚀刻工艺在如此蚀刻条件下执行，其中第一凹陷区的端点横向延伸于所述间隔物之下。
18.根据权利要求17所述的方法，其中在范围从2托至200托的压力、在范围从0.5分钟至60分钟的时段内，通过使用从0.1slm至1slm范围的氯化氢HCl流量以及从10slm至50slm范围的氢H2流量，以及在范围从700℃至1,000℃的蚀刻温度来执行所述各向同性蚀刻工艺。
19.根据权利要求16所述的方法，进一步包括在各向同性蚀刻工艺之前，在氢气氛下以范围从800℃至1000℃的温度执行预退火工艺。
20.根据权利要求16所述的方法，其中形成间隔物包括：
通过对所述沟槽执行侧壁氧化工艺来形成第一氧化物层；
在所述第一氧化物层上沉积衬氮化物层；
通过衬氧化工艺在衬氮化物层上形成第二氧化物层；以及
对所述第二氧化物层、衬氮化物层和第一氧化物层执行回蚀刻工艺。
21.根据权利要求15所述的方法，其中第二凹陷区的凹陷深度处于从200
至600的范围。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050027366A KR100640159B1 (ko) | 2005-03-31 | 2005-03-31 | 채널길이를 증가시킨 반도체소자 및 그의 제조 방법 |
| KR1020050027366 | 2005-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1841749A CN1841749A (zh) | 2006-10-04 |
| CN100440517C true CN100440517C (zh) | 2008-12-03 |
Family
ID=37030674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100035849A Expired - Fee Related CN100440517C (zh) | 2005-03-31 | 2005-12-30 | 具有增加的沟道长度的半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7354828B2 (zh) |
| JP (1) | JP2006287191A (zh) |
| KR (1) | KR100640159B1 (zh) |
| CN (1) | CN100440517C (zh) |
| TW (1) | TWI298537B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807177A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500473B1 (ko) * | 2003-10-22 | 2005-07-12 | 삼성전자주식회사 | 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법 |
| KR100612947B1 (ko) * | 2005-06-30 | 2006-08-14 | 주식회사 하이닉스반도체 | 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법 |
| KR100689514B1 (ko) * | 2006-01-23 | 2007-03-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| JP2008091614A (ja) * | 2006-10-02 | 2008-04-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100819671B1 (ko) * | 2006-10-16 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
| US20080160742A1 (en) * | 2006-12-27 | 2008-07-03 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with recess gate |
| KR100871712B1 (ko) * | 2007-07-10 | 2008-12-08 | 삼성전자주식회사 | 전계효과 트랜지스터 및 그의 제조 방법 |
| KR100869352B1 (ko) * | 2007-08-29 | 2008-11-19 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100994710B1 (ko) * | 2007-12-21 | 2010-11-17 | 주식회사 하이닉스반도체 | 수직채널트랜지스터의 제조 방법 |
| KR100944357B1 (ko) * | 2008-03-17 | 2010-03-02 | 주식회사 하이닉스반도체 | 반도체소자 및 그 형성방법 |
| KR100955191B1 (ko) | 2008-03-17 | 2010-04-29 | 주식회사 하이닉스반도체 | 반도체소자의 및 그 형성방법 |
| KR100971421B1 (ko) * | 2008-04-21 | 2010-07-21 | 주식회사 하이닉스반도체 | 측벽이 리세스된 활성영역을 구비하는 반도체 장치 및 그제조 방법 |
| CN102361011B (zh) * | 2008-06-11 | 2016-06-22 | 美格纳半导体有限会社 | 形成半导体器件的栅极的方法 |
| US9508805B2 (en) | 2008-12-31 | 2016-11-29 | Alpha And Omega Semiconductor Incorporated | Termination design for nanotube MOSFET |
| US7943989B2 (en) * | 2008-12-31 | 2011-05-17 | Alpha And Omega Semiconductor Incorporated | Nano-tube MOSFET technology and devices |
| KR20100087256A (ko) * | 2009-01-26 | 2010-08-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 개선된 트랜지스터 소자 및 제조 방법 |
| US8216893B2 (en) | 2009-01-26 | 2012-07-10 | International Business Machines Corporation | Stress enhanced transistor devices and methods of making |
| KR101078726B1 (ko) | 2009-02-27 | 2011-11-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| US8299494B2 (en) | 2009-06-12 | 2012-10-30 | Alpha & Omega Semiconductor, Inc. | Nanotube semiconductor devices |
| US7910486B2 (en) * | 2009-06-12 | 2011-03-22 | Alpha & Omega Semiconductor, Inc. | Method for forming nanotube semiconductor devices |
| KR101129745B1 (ko) * | 2010-09-13 | 2012-03-23 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101815527B1 (ko) | 2010-10-07 | 2018-01-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US8841742B2 (en) | 2011-09-27 | 2014-09-23 | Soitec | Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods |
| CN110534480B (zh) * | 2018-05-25 | 2024-05-07 | 长鑫存储技术有限公司 | 半导体储存器结构及其字线制造方法 |
| CN111613532B (zh) * | 2019-02-25 | 2023-08-22 | 中芯国际集成电路制造(上海)有限公司 | 一种场效应管的形成方法和场效应管 |
| KR20210158607A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 캡핑층을 포함하는 반도체 소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475865B1 (en) * | 1997-08-21 | 2002-11-05 | United Microelectronics Corp. | Method of fabricating semiconductor device |
| US6573136B1 (en) * | 2002-05-30 | 2003-06-03 | Infineon Technologies Ag | Isolating a vertical gate contact structure |
| US6867078B1 (en) * | 2003-11-19 | 2005-03-15 | Freescale Semiconductor, Inc. | Method for forming a microwave field effect transistor with high operating voltage |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102480A (ja) * | 1991-10-08 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| EP0540262A2 (en) * | 1991-10-31 | 1993-05-05 | STMicroelectronics, Inc. | Trench isolation region |
| TW226479B (en) | 1993-12-14 | 1994-07-11 | United Microelectronics Corp | Metal oxide semi-field effect transistor (MOSFET) integrated circuit with novel source/drain structure and its production method |
| US6110798A (en) * | 1996-01-05 | 2000-08-29 | Micron Technology, Inc. | Method of fabricating an isolation structure on a semiconductor substrate |
| KR100193896B1 (ko) | 1996-06-21 | 1999-06-15 | 김영환 | 박막 트랜지스터 제조방법 |
| JP3461277B2 (ja) | 1998-01-23 | 2003-10-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TW417180B (en) | 1998-02-06 | 2001-01-01 | Taiwan Semiconductor Mfg | Metnod of forming transistor component with ITLDD structure |
| TW426898B (en) | 1999-10-11 | 2001-03-21 | United Microelectronics Corp | Method for making stepped transistor with improved short channel effects |
| KR100370129B1 (ko) * | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| JP2002343963A (ja) | 2001-05-17 | 2002-11-29 | Sony Corp | 溝ゲート型電界効果トランジスタ及びその製造方法 |
| JP2003023150A (ja) | 2001-07-10 | 2003-01-24 | Sony Corp | トレンチゲート型半導体装置及びその作製方法 |
| JP2004186557A (ja) | 2002-12-05 | 2004-07-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100549578B1 (ko) * | 2004-05-25 | 2006-02-08 | 주식회사 하이닉스반도체 | Ｍｏｓ 트랜지스터 제조 방법 |
-
2005
- 2005-03-31 KR KR1020050027366A patent/KR100640159B1/ko not_active IP Right Cessation
- 2005-12-28 TW TW094146955A patent/TWI298537B/zh not_active IP Right Cessation
- 2005-12-29 US US11/323,639 patent/US7354828B2/en not_active Expired - Fee Related
- 2005-12-30 CN CNB2005100035849A patent/CN100440517C/zh not_active Expired - Fee Related
-
2006
- 2006-01-04 JP JP2006000078A patent/JP2006287191A/ja not_active Ceased
-
2007
- 2007-08-13 US US11/891,904 patent/US8049262B2/en not_active Expired - Fee Related
-
2011
- 2011-10-04 US US13/252,577 patent/US8779493B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475865B1 (en) * | 1997-08-21 | 2002-11-05 | United Microelectronics Corp. | Method of fabricating semiconductor device |
| US6573136B1 (en) * | 2002-05-30 | 2003-06-03 | Infineon Technologies Ag | Isolating a vertical gate contact structure |
| US6867078B1 (en) * | 2003-11-19 | 2005-03-15 | Freescale Semiconductor, Inc. | Method for forming a microwave field effect transistor with high operating voltage |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807177A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7354828B2 (en) | 2008-04-08 |
| JP2006287191A (ja) | 2006-10-19 |
| US20120080743A1 (en) | 2012-04-05 |
| US20080006881A1 (en) | 2008-01-10 |
| US8779493B2 (en) | 2014-07-15 |
| US8049262B2 (en) | 2011-11-01 |
| CN1841749A (zh) | 2006-10-04 |
| US20060220145A1 (en) | 2006-10-05 |
| KR20060104879A (ko) | 2006-10-09 |
| TWI298537B (en) | 2008-07-01 |
| TW200635037A (en) | 2006-10-01 |
| KR100640159B1 (ko) | 2006-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100440517C (zh) | 具有增加的沟道长度的半导体器件及其制造方法 | |
| US8377829B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| US7518175B2 (en) | Semiconductor memory device and method for fabricating the same | |
| KR20030029024A (ko) | 반도체 장치 및 그 제조 방법 | |
| US10566337B2 (en) | Method of manufacturing memory device | |
| CN100550296C (zh) | 具有球形凹陷栅极的半导体器件的制造方法 | |
| US20100159654A1 (en) | Semiconductor device having bulb-shaped recess gate and method for fabricating the same | |
| KR100920045B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN100530681C (zh) | 具有阶梯栅的半导体器件及其制造方法 | |
| US7303963B2 (en) | Method for manufacturing cell transistor | |
| KR20070002873A (ko) | 반도체 소자의 제조방법 | |
| CN101047206B (zh) | 具有增加的沟道面积的半导体器件及其制造方法 | |
| TW201349353A (zh) | 電晶體元件及其製造方法 | |
| US7768053B2 (en) | Semiconductor device with asymmetric transistor and method for fabricating the same | |
| KR20090074530A (ko) | 반도체 소자의 제조방법 | |
| JP5486498B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20070221979A1 (en) | Method for production of memory devices and semiconductor memory device | |
| JP2007005759A (ja) | 半導体素子及びその製造方法 | |
| KR100755058B1 (ko) | 스텝게이트를 갖는 반도체소자 및 그 제조방법 | |
| KR20120064924A (ko) | 반도체 장치 제조 방법 | |
| KR20060098101A (ko) | 균일한 터널 절연막을 갖는 비휘발성 기억소자들 및 그 제조방법들 | |
| JP2006228967A (ja) | 半導体装置の製造方法 | |
| KR20080001878A (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR20080088999A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20100006420A (ko) | 새들형 트랜지스터를 구비하는 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081203 Termination date: 20131230 |